KR100259949B1

KR100259949B1 - 액정 표시 장치

Info

Publication number: KR100259949B1
Application number: KR1019970006335A
Authority: KR
Inventors: 노부아끼 다까하시; 히데오 도우게
Original assignee: 마찌다 가쯔히꼬; 샤프 가부시키가이샤
Priority date: 1996-03-21
Filing date: 1997-02-27
Publication date: 2000-06-15
Also published as: KR970067076A; JP3231641B2; US6005541A; JPH09311311A; TW349180B

Abstract

바이어스 전압 발생 회로와 액정 드라이버 사이에 방전 회로를 설치한다. 이 방전 회로는 복수의 스위치와 방전용 저항으로 구성되고, 각 바이어스 전압이 한쌍의 스위치와 저항을 통해 접지된다. 장치의 전원 온시에는, 상기 스위치가 오프됨으로써, 각 바이어스 전압이 방전 회로에 공급되지 않고, 액정 표시 패널에 대해서만 공급된다. 한편, 장치의 전원 오프시에는, 상기 스위치가 온됨으로써, 액정 표시 패널에 축적된 전하가 상기 저항에 도입되어 방전된다. 따라서, 전원 온시에, 액정 표시 패널 이외의 부재에서 전력이 불필요하게 소비되는 것을 방지하여, 장치로서의 저소비 전력화를 도모할 수 있다. 또, 이와 함께, 전원 오프시의 액정 표시 패널의 품질 열화, 미관 손실을 방지할 수 있다.

Description

액정 표시 장치

제1도는 본 발명에 따른 액정 표시 장치가 구비하는 방전 회로의 일 구성예를 나타내는 설명도.

제2도는 상기 방전 회로를 P형 전계 효과 트랜지스터로 구성하고, 상기 P형 전계 효과 트랜지스터의 게이트 전극에 바이어스 기준 전압이 인가되어 있는 상태를 나타내는 설명도.

제3도는 상기 P형 전계 효과 트랜지스터의 게이트 소스간 전압과 드레인 전류의 관계를 나타내는 그래프.

제4도는 상기 P형 전계 효과 트랜지스터의 게이트 전극에 표시 제어 신호가 인가되어 있는 상태를 나타내는 설명도.

제5도는 상기 방전 회로를 바이폴라 트랜지스터로 구성하고, 상기 바이폴라 트랜지스터의 베이스에 바이어스 기준 전압이 인가되어 있는 상태를 나타내는 설명도.

제6도는 상기 바이폴라 트랜지스터의 베이스에 표시 제어 신호가 인가되어 있는 상태를 나타내는 설명도.

제7도는 P형 전계 효과 트랜지스터로 이루어진 방전 회로를 바이어스 전압 발생 회로와 일체화한 상태를 나타내는 설명도.

제8도는 상기 방전 회로를 액정 드라이버와 일체화한 상태를 나타내는 설명도.

제9도는 바이폴라 트랜지스터로 이루어진 방전 회로를 바이어스 전압 발생 회로와 일체화한 상태를 나타내는 설명도.

제10도는 상기 방전 회로를 액정 드라이버와 일체화한 상태를 나타내는 설명도.

제11도는 종래의 일반적인 수퍼 트위스트 네마틱 방식의 액정 표시 장치의 개략의 구성을 나타내는 블럭도.

제12도는 상기 액정 표시 장치의 방전 회로의 구성을 나타내는 설명도.

제13도는 종래의 다른 액정 표시 장치의 구성을 나타내는 설명도.

제14도는 종래의 일반적인 액정 표시 장치에서, 바이어스 전압이 4출력인 경우의 회로 구성을 나타내는 설명도.

〈도면의 주요부분에 대한 부호의 설명〉

1 : 방전 회로 2 : 액정 표시 패널

3 : 바이어스 전압 발생 회로 4 : 액정 드라이버

[발명의 목적]

[발명이 속하는 기술 분야 및 종래 기술]

본 발명은 OA(사무 자동화) 기기나 AV(오디오 비쥬얼) 기기 등에 이용되는, 복수의 바이어스 전압이 액정 표시 패널에 공급되어 표시가 행해지는 액정 표시 장치에 관한 것이다.

도 11은 수퍼 트위스트 네마틱(STN; Super Twisted Nematic) 방식의 액정 표시 장치의 개략 구성을 나타내고 있다. 이 액정 표시 장치는, 동 도면에서 나타낸 바와 같이, 액정 표시 패널(51)과, 세그먼트 드라이버(52)와, 공통 드라이버(53)를 포함하여 구성되어 있다. 액정 표시 패널(51)에는 복수의 주사 라인 및 신호 라인(모두 도시하지 않음)이 형성되어 있다. 세그먼트 드라이버(52) 및 공통 드라이버(53)는 액정 표시 패널(51)에 후술하는 각종 신호를 공급하는 구동 회로이다.

표시 데이타 신호 DATA 및 입력 데이타 시프트 블럭 XCK는 버퍼(54)를 통해 세그먼트 드라이버(52)에 각각 입력된다. 주사 개시 신호 YD는 버퍼(54)를 통해 공통 드라이버(53)에 입력된다. 입력 데이타 래치 신호 LP는 버퍼(54)를 통해 세그먼트 드라이버(52) 및 공통 드라이버(53)에 입력된다. 표시 제어 신호 DISP는 버퍼(54)를 통해 교류화 신호 발생 회로(55) 및 전원 시퀀스 회로(56)에 입력된다.

교류화 신호 발생 회로(55)는 입력되는 표시 제어 신호 DISP에 기초하여 교류화 신호 M을 생성한다. 상기 교류화 신호 M은 세그먼트 드라이버(52) 및 공통드라이버(53)에 입력된다. 전원 시퀀스 회로(56)는 입력되는 표시 제어 신호 DISP에 기초하여 액정 표시 패널(51)의 온, 오프를 제어한다. 상기 전원 시퀀스 회로(56)로부터 출력되는 표시 제어 신호 DISP는 세그먼트 드라이버(52), 공통 드라이버(53), 및 DC/DC 컨버터(57)에 각각 입력된다.

상기 DC/DC 컨버터(57)에는 상기 표시 제어 신호 DISP 외에, 로직용 전원 전압 V_dd, 및 콘트라스트 조정 전압 V_CON이 입력된다. 그리고, 상기 DC/DC 컨버터(57)는 바이어스 기준 전압 V_ee를 바이어스 전압 발생 회로(58)에 출력한다. 또, 상기 바이어스 전압 발생 회로(58)는 바이어스 기준 전압 V_ee에 기초한 바이어스 전압(중간 전압) V₁, V₂, …, V_n을 세그먼트 드라이버(52) 및 공통 드라이버(53)에 출력한다.

즉, 상기 액정 표시 장치에서는, 상기한 각종 신호, 로크, 및 바이어스 전압 V₁, V₂, …, V_n이 상기 세그먼트 드라이버(52) 및 공통 드라이버(53)에 공급된다. 이에 의해, 액정 표시 패널(51)의 원하는 주사 라인이 선택되고, 표시 데이타 신호 DATA에 따라 액정 표시 패널(51)의 소정의 도트가 점등된다.

그런데, 상기 액정 표시 장치에서는, 장치의 전원 오프시 및 표시 금지시에, 액정 표시 패널(51)에 직류 전압이 인가된 채 유지된다. 그 결과, 액정 표시 패널(51)이 열화되어, 액정 표시 패널(51)의 미관이 손상된다. 따라서, 상기 전원 오프시 및 표시 금지시에는 액정 표시 패널(51)에 축적된 전하를 제거하는 것이 필요하게 된다.

그 때문에, 상기 종래의 액정 표시 장치에는 방전 회로(59)가 설치되어 있고, 장치의 전원 오프시 및 표시 금지시에 액정 표시 패널(51)에 축적된 전하가 제거되도록 되어 있다.

이 방전 회로(59)는 도 12에서 나타낸 바와 같이, 방전용 저항 R₁, R₂, …, R_n으로 이루어져 있다. 상기 방전용 저항 R₁, R₂, …, R_n은 바이어스 전압 발생 회로(58)로부터 출력되는 각 바이어스 전압 V₁, V₂, …, V_n과 V_SS라인(0V) 사이에 병렬로 설치되어 있다. 이에 의해, 장치의 전원 오프시 및 표시 금지시에는, 액정 표시패널(51)의 전하가 상기 방전용 저항 R₁, R₂, …, R_n을 통해 방전, 제거되도록 되어 있다.

한편, 도 13은 예를 들면 일본 특개소59-46687호 공보에 개시된 액정 표시장치의 개략 구성을 나타내고 있다. 이 액정 표시 장치에서는 바이어스 공급 회로(61)가 전계 효과 트랜지스터(Q₁', Q₂') 등의 스위칭 소자를 통해 V_SS라인(0V)에 접속되어 있다. 그리고, 표시 금지 구동 모드 등, 바이어스 전압의 공급이 불필요한 때에는, 상기 전계 효과 트랜지스터(Q₁', Q₂')가 오프 상태가 되도록 제어되고 있다.

상기 구성에 의하면, 바이어스 전압의 공급이 불필요한 때에는, 전계 효과 트랜지스터(Q₁', Q₂')가 오프 상태가 되기 때문에, 바이어스 공급 회로(61)의 바이어스 전압 발생용 분압 저항 R₁', R₂'을 통해 V_SS라인에 전류가 흐르지 않게 된다. 이에 의해, 바이어스 전압의 공급이 불필요한 때에, 바이어스 전압 발생용 분압 저항 R₁', R₂'에서 전력이 소비되는 것을 방지하고 있다.

그런데, 도 12에서 나타낸 종래의 액정 표시 장치의 구성에서는, 바이어스 전압 V₁, V₂, …, V_n이 액정 표시 패널(51) 및 부속 회로에 상시 인가되기 때문에, 바이어스 전압 V₁, V₂, …, V_n이 인가되고 있는 동안, 바이어스 전압 발생 회로(58)로 부터의 전류가 바이어스 전압 V₁, V₂, …, V_n에 병렬로 접속되어 있는 방전용 저항 R₁, R₂, …, R_n에도 항상 흐르게 된다. 따라서, 상기 종래의 구성에서는, 장치의 전원 온시에 항상 여분의 전력 P_R을 소비한다고 하는 문제가 생긴다.

여기에서, 도 14에서 나타낸 바와 같이, 예를 들면 4개의 바이어스 전압 V₁, V₂, V₃, V₄가 발생하는 경우의 소비 전력에 대해서 고려하기로 한다.

일반적으로, 상기 방전용 저항 R₁, R₂, …, R_n에서 소비되는 전력 P_R은 다음식으로 나타낸다.

여기에서, 바이어스 기준 전압 V_ee=30V로 하면, 바이어스 전압 V₁, V₂, V₃, V₄는 각각 28.125V, 26.26V, 3.75V, 1.875V가 된다. 한편, 방전용 저항 R₁, R₂, R₃, R₄를 각각 33kΩ으로 한다. 이 때, 상기 방전용 저항 R₁, R₂, R₃, R₄에서 소비되는 전력 P_R은 상기 식으로부터 전력 P_R=45.4mW가 된다. 또한, 이 수치는 화상 표시시에 소비되는 전력의 약 5~6%에 상당한다. 따라서, 이 경우, 바이어스 전압 V₁, V₂, V₃, V₄가 인가되고 있는 동안, 상기 전력 P_R이 항상 반전 회로(59)에서 소비되게 된다.

또, 도 13에서 나타낸 상기 공보의 구성에서는, 장치의 전원 오프시 등에, 전계 효과 트랜지스터(Q₁', Q₂')를 오프 상태로 함으로써, 바이어스 공급 회로(61)에서 소비되는 전력을 저감할 수 있다. 그러나, 전계 효과 트랜지스터(Q₁', Q₂')가 오프 상태인 때에는, 액정 표시 패널(62)에 축적된 전하는, 상기 전계 효과 트랜지스터(Q1', Q2')를 통해 V_SS라인(0V)에 흐르지 않는다. 따라서, 그 결과, 액정 표시 패널(62)에 축적된 상기 전하가 제거되지 않고, 액정 표시 패널(62)이 열화되어, 액정 표시 패널(62)의 미관이 손상된다고 하는 문제거 생긴다.

[발명이 이루고자 하는 기술적 과제]

본 발명의 목적은, 장치의 전원 온시에 소비되는 불필요한 전력을 컷트할 수 있음과 동시에, 장치의 전원 오프시에 액정 표시 패널에 축적된 전하를 제거하여 액정 표시 패널의 품질 열화, 미관 손상을 방지할 수 있는 액정 표시 장치를 제공하는 데에 있다.

상기 목적을 달성하기 위해서, 본 발명의 관한 액정 표시 장치는, 액정 표시 패널과, 상기 액정 표시 패널을 구동하는 구동 수단과, 표시 데이타에 따라서 복수의 바이어스 전압을 발생함과 동시에 상기 액정 표시 패널의 표시를 행하기 위해서, 상기 복수의 바이어스 전압을 상기 구동 수단에 공급하는 바이어스 전압 발생 수단과, 상기 구동 수단과 상기 바이어스 전압 발생 수단에 접속되어, 공급된 전하를 방전하는 방전 수단을 포함하고, 상기 방전 수단은, 장치의 전원 오프시 및 표시 금지시에는 액정 표시 패널에 축적된 전하를 방전하는 한편, 표시 허가시에는 액정 표시 패널에 대해서만 상기 바이어스 전압을 공급하는 것을 특징으로 하고 있다.

상기 구성에 의하면, 표시 허가시에는, 표시 데이타에 따라서 복수의 바이어스 전압이 바이어스 전압 발생 수단으로부터 구동 수단을 통해 액정 표시 패널에 공급된다. 이 때, 상기 바이어스 전압은, 방전 수단의 작용에 의해서 액정 표시 패널에 대해서만 공급된다. 즉, 상기 바이어스 전압은 표시 허가시에는 상기 액정 표시 패널 이외의 부재에는 공급되지 않는다. 이에 의해, 액정 표시 패널 이외의 부재에 불필요하게 전력이 소비되는 일이 없게 된다.

또한, 종래에는 표시 허가시에 상기 바이어스 전압이 방전 수단에도 공급되어 있었다. 이 때문에, 표시 허가시에 방전 수단에서 불필요하게 전력이 소비되고 있었다. 그러나, 상기 구성에 의하면, 표시 허가시에 상기 바이어스 전압이 상기 액정 표시 패널 이외의 부재에 공급되는 일은 없다.

따라서, 상기 구성에 의하면, 표시 허가시에 종래와 같이 액정 표시 패널 이외의 부재에서 불필요하게 전력이 소비되는 것을 확실하게 방지할 수 있고, 장치로서의 저소비 전력화를 도모할 수 있다.

한편, 장치의 전원 오프시 및 표시 금지시에는, 방전 수단의 작용에 의해서 액정 표시 패널에 축적된 전하가 방전된다. 이에 의해, 액정 표시 패널의 품질 열화, 및 액정 표시 패널의 미관 손실을 확실하게 방지할 수 있다.

또, 상기 방전 수단은, 예를 들면 각 바이어스 전압에 대응하여 설치된 한 쌍의 전환 수단과 저항으로 구성된다. 이 경우, 상기 각 바이어스 전압이 대응하는 전환 수단과 저항을 통해 각각 접지된다.

상기 경우, 예를 들면 표시 허가시에 상기 전환 수단을 오프로 전환하면, 각 바이어스 전압이 방전 수단에는 공급되지 않고 액정 표시 패널에 대해서만 공급되게 된다. 그 결과, 표시 허가시에 상기 방전 수단에서 전력이 소비되는 일은 없다.

또, 예를 들면 전원 오프시 및 표시 금지시에는, 전환 수단을 온으로 전환함으로써, 액정 표시 패널에 축적된 전하가 상기 전환 수단을 통해 방전 수단에 설치된 저항에 흐른다. 그리고, 상기 저항에서 상기 전하가 방전되어 제거된다.

따라서, 상기 구성에 의하면, 표시 허가시에 바이어스 전압의 방전 수단에의 공급을 전환 수단에 의해 확실하게 저지할 수 있고, 장치의 소비 전력화를 확실하게 도모할 수 있다. 또, 전원 오프시 및 표시 금지시에, 액정 표시 패널에 축적된 전하를 전환 수단에 의해 확실하게 방전 수단에 공급하여 방전시킬 수 있다. 그 결과, 액정 표시 패널의 품질 열화 및 미관 손실을 확실하게 방지할 수 있다.

또, 상기 방전 수단은, 예를 들면 각 바이어스 전압에 대응하여 설치된 전계효과 트랜지스터로 이루어지고, 상기 각 바이어스 전압이 대응하는 전계 효과 트랜지스터를 통해 각각 접지되어 있어도 좋다.

예를 들면, P형 전계 효과 트랜지스터는, 게이트 소스간 전압이 소정의 임계치 이상이 되면 드레인 전류가 흐르지 않게 된다고 하는 특성이 있다. 즉, 이 경우, 전계 효과 트랜지스터는 오프 상태가 된다. 또, 반대로 게이트 소스간 전압이 소정의 임계치 이하가 되면, 상기 전계 효과 트랜지스터는 소정의 저항을 갖고 드레인 전류가 흐른다고 하는 특성이 있다. 즉, 이 경우, 전계 효과 트랜지스터는 오프 상태가 된다.

즉, 상기 전계 효과 트랜지스터는 장치의 전원 온시에는 오프가 되는 한편, 전원 오프시에는 소정의 저항을 갖고 온이 되어, 상기한 전환 수단 및 저항의 양 쪽의 기능을 겸하게 된다.

따라서, 상기 구성에 의하면, 방전 수단이 상기와 같은 전계 효과 트랜지스터로 구성되어도, 장치의 전원 온시에는 불필요한 소비 전력을 컷트할 수 있음과 동시에, 장치의 전원 오프시에는 액정 표시 패널에 축적된 전하를 방전시켜 액정 표시 패널의 품질 열화를 방지할 수 있다.

또, 이에 부가하여 상기 전계 효과 트랜지스터는 그 자체가 저항의 역할을 겸하기 때문에, 방전용 저항을 새로 설치할 필요가 없다. 따라서, 상기 구성에 의하면 부품 개수를 삭감하여 장치의 구성을 간소화할 수 있음과 동시에, 장치의 저 비용화를 도모할 수 있다.

또, 상기 전계 효과 트랜지스터 대신에, 상기 전계 효과 트랜지스터와 동일한 특성을 갖는 바이폴라 트랜지스터를 이용하여도, 상기와 동일한 효과를 성취할 수 있다.

본 발명의 또 다른 목적, 특징, 및 우수점은 이하에서 나타내는 기재에 의해 충분히 알 수 있을 것이다. 또, 본 발명의 이점은 첨부 도면을 참조한 다음 설명으로 명백하게 될 것이다.

[발명의 구성 및 작용]

[실시 형태 1]

본 발명의 실시 형태에 대해서 도 1에 기초하여 설명하면, 이하와 같다. 또, 본 발명의 액정 표시 장치는 종래의 액정 표시 장치와는 방전 회로(1) 이외의 구성에 대해서는 동일하다. 따라서, 본 실시 형태에서는, 설명의 편의상 종래와 공통한 구성에 대한 설명을 생략하고, 주로 방전 회로(1)의 구성 및 장치의 동작에 대해서 설명한다.

본 실시 형태에서의 액정 표시 장치는, 도 1에서 나타낸 바와 같이, 액정 표시 패널(2)과, 바이어스 전압 발생 회로(3)(바이어스 전압 발생 수단)와, 상기 액정 표시 패널(2)을 구동하는 액정 드라이버(4)(구동 수단)를 포함하여 구성되어 있다.

액정 표시 패널(2)은, 한 쌍의 투명 기판 사이에 액정이 밀봉되어 구성되어 있다. 그 중에서, 한 쪽의 투명 기판 상에는 복수의 주사 라인과 신호 라인이 형성되어 있다. 바이어스 전압 발생 회로(3)는 소정의 기준 전압을 분압하여 표시 데이타에 따라서 복수의 바이어스 전압 V₁, V₂, …, V_n을 발생함과 동시에, 상기 액정 표시 패널(2)의 표시를 행하기 위해서 상기 복수의 바이어스 전압 V₁, V₂, …, V_n을 상기 액정 드라이버(4)에 공급하는 회로이다.

액정 드라이버(4)는 세그먼트 드라이버와 공통 드라이버로 구성되어 있다. 상기 세그먼트 드라이버는, 바이어스 전압 발생 회로(3)로부터 공급되는 복수의 바이어스 전압 V₁, V₂, …, V_n을 적정하게 선택하여 액정 표시 패널(2)에 공급하는 회로이다. 상기 공통 드라이버는 상기 바이어스 전압 V₁, V₂, …, V_n에 기초하여 표시 데이타에 따른 전압의 표시 구동 신호를 액정 표시 패널(2)에 공급하는 회로이다. 이에 의해 바이어스 전압 V₁, V₂, …, V_n이 인가된 주사 라인과 표시 구동 신호가 인가된 신호 라인에 대응하는 액정 표시 패널(2) 내의 도트가 점등하고, 표시 데이타에 따라 표시가 행해지게 된다.

바이어스 전압 발생 회로(3) 및 액정 드라이버(4)에는 공급되는 전하를 방전하는 방전 회로(1)(방전 수단)가 접속되어 있다. 이 방전 회로(1)는 복수의 스위치 SW₁, SW₂, …, SW_n(전환 수단)과, 방전용 저항 R₁, R₂, …, R_n으로 구성되어 있다. 그리고, 스위치 SW₁과 저항 R₁, 수위치 SW₂와 저항 R₂, …, 스위치 SW_n과 저항 R_n이 한 쌍이 되어 각 바이어스 전압 V₁, V₂, …, V_n에 대응하여 각각 설치되어 있다.

상세하게는, 방전 회로(1)의 스위치 SW₁, SW₂, …, SW_n측이 바이어스 전압 발생 회로(3)의 각 출력단에 각각 접속되어 있다. 한편, 방전 회로(1)의 저항 R₁, R₂, …, R_n측이 접지되어 접지 전위 V_SS(0V)가 되어 있다. 즉, 바이어스 전압 V₁, V₂, …, V_n은 스위치 SW₁, SW₂, …, SW_n과 저항 R₁, R₂, …, R_n을 통해 각각 접지되어 있다. 또, 상기 스위치 SW₁, SW₂, …, SW_n은 장치의 전원 온시에는 오프되는 한편, 장치의 전원 오프시에는 온되도록 제어된다.

다음에, 상기 방전 회로(1)를 구비한 본 발명의 액정 표시 장치의 동작에 대해서 동 도면에 기초하여 설명하면 다음과 같다.

상기 구성에서, 장치의 전원 온시, 즉 표시 허가시(통상의 표시 상태시)에는 바이어스 전압 발생 회로(3)는 복수의 바이어스 전압 V₁, V₂, …, V_n을 발생한다. 그리고, 선택된 바이어스 전압 및 표시 구동 신호가 주사 라인 및 신호 라인을 통해 액정 표시 패널(2)에 공급된다.

여기에서, 장치의 전원 온시, 즉 표시 허가시에는 방전 회로(1)의 상기 스위치 SW₁, SW₂, …, SW_n은 오프되기 때문에, 상기 바이어스 전압 V₁, V₂, …, V_n이 방전 회로(1)에는 공급되지 않고 액정 드라이버(4)를 통해 액정 표시 패널(2)에 대해서만 공급된다. 즉, 표시 허가시에는 상기 바이어스 전압 V₁, V₂, …, V_n이 상기 액정 표시 패널(2) 이외의 부재에는 공급되지 않는다.

한편, 장치의 전원 오프시, 즉 표시 금지시에는, 방전 회로(1)의 상기 스위치 SW₁, SW₂, …, SW_n은 온되기 때문에, 액정 표시 패널(2)에 축적된 전하가 상기 스위치 SW₁, SW₂, …, SW_n을 통해 저항 R₁, R₂, …, R_n으로 전하가 방전된다.

이상과 같이, 본 실시 형태에 따른 액정 표시 장치는 액정 표시 패널(2)과, 이 액정 표시 패널(2)을 구동하는 액정 드라이버(4)를 포함하고, 표시 데이타에 따라서 복수의 바이어스 전압 V₁, V₂, …, V_n을 상기 액정 드라이버(4)에 공급하여 상기 액정 표시 패널(2)의 표시를 행하는 액정 표시 장치로서, 장치의 전원 오프시 및 표시 금지시에는 액정 표시 패널(2)의 전하를 방전하는 한편, 표시 허가시에는 액정 표시 패널(2)에 대해서만 상기 바이어스 전압 V₁, V₂, …, V_n을 공급하는 방전 회로(1)를 구비한 구성이다.

상기 구성에 의하면, 표시 허가시에는, 표시 데이타에 따라서 복수의 바이어스 전압 V₁, V₂, …, V_n이 액정 드라이버(4)를 통해 액정 표시 패널(2)에 공급된다. 이 때, 상기 바이어스 전압 V₁, V₂, …, V_n은 방전 회로(1)의 작용에 의해 액정 표시 패널(2)에 대해서만 공급된다. 즉, 상기 바이어스 전압 V₁, V₂, …, V_n은 표시 허가시에는 상기 액정 표시 패널(2) 이외의 부재에는 공급되지 않는다. 이에 의해, 액정 표시 패널(2) 이외의 부재에서 불필요하게 전력이 소비되는 일이 없게 된다.

또한, 종래에는 표시 허가시에 각 바이어스 전압이 방전 회로에도 공급되어 있었다. 이 때문에, 표시 허가시에 상기 방전 회로에서 불필요하게 전력이 소비되고 있었다. 그러나, 상기 구성에 의하면, 표시 허가시에 바이어스 전압 V₁, V₂, …, V_n이 상기 액정 표시 패널(2) 이외의 부재에 공급되는 일은 없다.

따라서, 상기 구성에 의하면, 표시 허가시에 종래와 같이 액정 표시 패널(2) 이외의 부재에 불필요하게 전력이 소비되는 것을 확실하게 방지할 수 있다. 그 결과, 장치의 소비 전력을 종래보다 약 5~6% 저감시킬 수 있고, 장치로서의 저소비 전력화를 도모할 수 있다.

한편, 장치의 전원 오프시 및 표시 금지시에는, 방전 회로(1)에 의해서 액정 표시 패널(2)에 축적된 전하가 방전된다. 이에 의해, 액정 표시 패널(2)의 품질 열화, 또한 액정 표시 패널(2)의 미관 손실을 확실하게 방지할 수 있다.

또, 본 실시 형태에 따른 액정 표시 장치는, 상기 방전 회로(1)가 각 바이어스 전압 V₁, V₂, …, V_n에 대응하여 설치된 한 쌍의 스위치 SW₁, SW₂, …, SW_n과 저항 R₁, R₂, …, R_n으로 이루어지고, 각 바이어스 전압 V₁, V₂, …, V_n이 상기 스위치 SW₁, SW₂, …, SW_n과 상기 저항 R₁, R₂, …, R_n을 통해 접지되어 있는 구성이다.

상기 구성에 의하면, 장치의 전원 온시에 스위치 SW₁, SW₂, …, SW_n이 오프되면, 바이어스 전압 V₁, V₂, …, V_n이 방전 회로(1)에 공급되지 않고 액정 표시 패널(2)에 대해서만 공급되게 된다. 그 결과, 표시 허가시에 상기 방전 회로(1)에서 전력이 소비되는 일은 없다.

또, 전원 오프시 및 표시 금지시에 스위치 SW₁, SW₂, …, SW_n이 온되면, 액정 표시 패널(2)에 축적된 전하가 상기 스위치 SW₁, SW₂, …, SW_n를 통해 방전 회로(1)에 설치된 저항 R₁, R₂, …, R_n에 흐른다. 그리고, 상기 저항 R₁, R₂, …, R_n에서 상기 전하가 방전되어 제거된다.

따라서, 상기 구성에 의하면, 표시 허가시에 각 바이어스 전압 V₁, V₂, …, V_n의 방전 회로(1)에의 공급을 스위치 SW₁, SW₂, …, SW_n에 의해서 확실하게 저지할 수 있다. 그 결과, 표시 허가시에는 각 바이어스 전압 V₁, V₂, …, V_n을 액정 표시 패널(2)에 대해서만 공급할 수 있고, 액정 표시 패널(2) 이외의 부재에서 전력이 불필요하게 소비되는 것을 확실하게 방지할 수 있다. 그 결과, 장치의 저소비 전력화를 확실하게 도모할 수 있다.

또한, 전원 오프시 및 표시 금지시에, 액정 표시 패널(2)에 축적된 전하를 스위치 SW₁, SW₂, …, SW_n에 의해 확실하게 방전 회로(1)에 공급하여 방전시킬 수 있다. 그 결과, 액정 표시 패널(2)의 품질 열화 및 미관 손실을 확실하게 방지할 수 있다.

[실시 형태 2]

본 발명의 다른 실시 형태에 대해서 도 2 내지 도 10에 기초하여 설명하면, 이하와 같다. 또, 설명의 편의상, 실시 형태 1에서 이용한 부재와 동일한 기능을 갖는 부재에는 동일 부재 번호를 병기하여, 그 설명을 생략한다.

도 2는 본 실시 형태에서의 액정 표시 장치의 개략 구성을 나타내고 있다. 상기 액정 표시 장치에서는 실시 형태 1에서 나타낸, 스위치 SW₁과 저항 R₁, 스위치 SW₂와 저항 R₂, …, 스위치 SW_n과 저항 R_n으로 이루어진 방전 회로(1)(도 1 참조)가 P형 전계 효과 트랜지스터 Q₁, Q₂, …, Q_n으로 이루어진 방전 회로(1a)로 되어 있다.

P형 전계 효과 트랜지스터 Q₁, Q₂, …, Q_n의 드레인 전극 D₁, D₂, …, D_n은 바이어스 전압 발생 회로(3)의 각 출력단에 각각 접속되어 있다. 소스 전극 S₁, S₂, …, S_n은 접지 전위 V_SS에 각각 접속되어 있다. 게이트 전극 G₁, G₂, …, G_n은 바이어스 전압 V₁, V₂, …, V_n을 생성하기 위한 바이어스 기준 전압 V_ee에 각각 접속되어 있다. 즉, P형 전계 효과 트랜지스터 Q₁, Q₂, …, Q_n은 각 바이어스 전압 V₁, V₂, …, V_n에 대응하여 각각 설치되어 있다. 그리고, 상기 각 바이어스 전압 V₁, V₂, …, V_n이 P형 전계 효과 트랜지스터 Q₁, Q₂, …, Q_n을 통해 접지되어 있다.

여기에서, 도 3은 P형 전계 효과 트랜지스터 Q₁, Q₂, …, Q_n에서의, 게이트 소스간 전압과 드레인 전류의 관계를 나타내고 있다. 동 도면으로부터 알 수 있는 바와 같이, P형 전계 효과 트랜지스터 Q₁, Q₂, …, Q_n은 게이트 소스간 전압이 소정의 임계치 이상이 되면 드레인 전류가 흐르지 않게 된다고 하는 특성이 있다. 즉, 이 경우, P형 전계 효과 트랜지스터 Q₁, Q₂, …, Q_n은 오프 상태가 된다. 또, 반대로, P형 전계 효과 트랜지스터 Q₁, Q₂, …, Q_n은 게이트 소스간 전압이 소정의 임계치 이하가 되면, 소정의 저항을 가지고 드레인 전류가 흐른다고 하는 특성이 있다. 즉, 이 경우, P형 전계 효과 트랜지스터 Q₁, Q₂, …, Q_n은 온 상태가 된다. 여기에서, 본 실시 형태에서는, P형 전계 효과 트랜지스터 Q₁, Q₂, …, Q_n의 게이트 소스간 전압이 소정의 임계치보다 커지도록 상기 바이어스 전압 V_ee가 설정되어 있다.

상기 구성에서, 장치의 전원 온시에는, 상기와 같이 설정된 바이어스 기준 전압 V_ee가 각 게이트 전극 G₁, G₂, …, G_n에 인가되기 때문에, 게이트 소스간 전압이 특정 임계치보다 크게 되어, 상기 특성에 의해 드레인 전류가 흐르지 않게 된다. 그 결과, 도 2에서 나타낸 P형 전계 효과 트랜지스터 Q₁, Q₂, …, Q_n은 오프 상태가 된다. 따라서, 이 경우, 바이어스 전압 발생 회로(3)로부터의 바이어스 전압 V₁, V₂, …, V_n은 액정 드라이버(4)를 통해 액정 표시 패널(2)에 대해서만 인가되게 된다.

한편, 장치의 전원 오프시에는, 상기 바이어스 기준 전압 V_ee가 게이트 전극 G₁, G₂, …, G_n에 인가되기 않게 되지 때문에, 게이트 소스간 전압이 특정 임계치 보다 작게 되어, 상기 특성에 의해 P형 전계 효과 트랜지스터 Q₁, Q₂, …, Q_n의 소정의 저항을 가지고 각각 온 상태가 된다. 그 결과, 장치의 전원 오프시에는, 이 P형 전계 효과 트랜지스터 Q₁, Q₂, …, Q_n에서, 액정 표시 패널(2)에 축적된 전하가 확실하게 방전되게 된다.

이상과 같이, 본 실시 형태에 따른 액정 표시 장치는, 방전 회로(1a)는 각 바이어스 전압 V₁, V₂, …, V_n에 대응하여 설치된 P형 전계 효과 트랜지스터 Q₁, Q₂, …, Q_n으로 이루어지고, 각 바이어스 전압 V₁, V₂, …, V_n이 대응하는 P형 전계 효과 트랜지스터 Q₁, Q₂, …, Q_n을 통해 접지되어 있는 구성이다.

상기 구성에 의하면, 장치의 전원 온시에는, 상기 P형 전계 효과 트랜지스터 Q₁, Q₂, …, Q_n이 오프 상태가 되는 한편, 장치의 전원 오프시에는 상기 P형 전계 효과 트랜지스터 Q₁, Q₂, …, Q_n자체가 소정의 저항을 갖고 온 상태가 되기 때문에, 상기 P형 전계 효과 트랜지스터 Q₁, Q₂, …, Q_n은 실시 형태 1에서 나타낸 스위치 SW₁, SW₂, …, SW_n및 저항 R₁, R₂, …, R_n의 양쪽의 역할을 겸하게 된다.

따라서, 장치의 전원 오프시에는 바이어스 전압 발생 회로(3)에서 발생하는 바이어스 전압 V₁, V₂, …, V_n을 확실하게 액정 표시 패널(2)에 대해서만 인가할 수 있다. 그 결과, 액정 표시 패널(2) 이외의 부재에서 불필요한 전력이 소비되는 것을 확실하게 방지할 수 있음과 동시에, 장치로서의 저소비 전력화를 도모할 수 있다.

또, 장치의 전원 오프시에는, 액정 표시 패널(2)에 축적된 전하를 상기 전계 효과 트랜지스터 Q₁, Q₂, …, Q_n에서 확실하게 방전시킬 수 있다. 이에 의해, 액정 표시 패널(2)의 품질 열화를 확실하게 방지할 수 있음과 동시에, 액정 표시 패널(2)의 미관 손실을 확실하게 방지할 수 있다.

또한, 상기 P형 전계 효과 트랜지스터 Q₁, Q₂, …, Q_n으로 이루어진 방전 회로(1a)가 상술한 방전 회로(1)와 동일한 역할을 겸하기 때문에, 새로 방전용 저항을 설치할 필요가 없다. 따라서 상기 구성에 의하면, 부품 개수를 삭감하여 장치의 구성을 간략화할 수 있음과 동시에, 장치의 저 비용화를 도모할 수 있다.

또한, 상기 P형 전계 효과 트랜지스터 Q₁, Q₂, …, Q_n의 게이트 전극 G₁, G₂, …, G_n에는 상기 바이어스 전압 V₁, V₂, …, V_n을 생성하기 위한 바이어스 기준 전압 V_ee가 공급되기 때문에, P형 전계 효과 트랜지스터 Q₁, Q₂, …, Q_n에 걸리는 전압을 제어할 수 있음과 동시에, 드레인 전류의 크기를 제어할 수 있다.

또, 본 실시 형태에서는, 바이어스 기준 전압 V_ee가 상기 P형 전계 효과 트랜지스터 Q₁, Q₂, …, Q_n의 각 게이트 전극 G₁, G₂, …, G_n에 입력되는 구성이다. 그러나, 도 4에서 나타낸 바와 같이, 표시 제어 신호 DISP가 상기 각 게이트 전극 G₁, G₂, …, G_n에 입력되는 구성이어도, P형 전계 효과 트랜지스터 Q₁, Q₂, …, Q_n의 특성에 의해 본 실시 형태와 동일한 효과가 얻어진다.

즉, 바이어스 기준 전압 V_ee는 표시 제어 신호 DISP의 온, 오프 제어에 기초하여, DC/DC 컨버터(도시 생략)로부터 출력된다. 이 때문에, 표시 제어 신호 DISP의 온, 오프 제어는 결국, 바이어스 기준 전압 V_ee의 온, 오프 제어와 동일하게 된다. 따라서, P형 전계 효과 트랜지스터 Q₁, Q₂, …, Q_n의 각 게이트 전극 G₁, G₂, …, G_n에 표시 제어 신호 DISP가 입력되는 구성이어도, 상기와 동일한 효과를 성취할 수 있다. 따라서, 바이어스 기준 전압 V_ee와 표시 제어 신호, DISP 중, 사용하기 쉬운 쪽을 각 게이트 전극 G₁, G₂, …, G_n에 입력하도록 하면 좋다.

또, P형 전계 효과 트랜지스터 Q₁, Q₂, …, Q_n의 각 게이트 전극 G₁, G₂, …, G_n에, 바이어스 기준 전압 V_ee또는 표시 제어 신호 DISP를 공급함으로써, P형 전계 효과 트랜지스터 Q₁, Q₂, …, Q_n을 내압에 따라 적당히 사용하는 것도 가능하게 된다.

또, 본 실시 형태에서는, 실시 형태 1에서 설명한 방전 회로(1) 대신에, P형 전계 효과 트랜지스터 Q₁, Q₂, …, Q_n으로 이루어진 방전 회로(1a)를 이용한 예에 대해서 설명했다. 그러나, 상기 방전 회로(1a) 이외에도, 도 5에서 나타낸 바와 같이, P형 전계 효과 트랜지스터 Q₁, Q₂, …, Q_n과 동일한 특성을 갖는 바이폴라 트랜지스터 T₁, T₂, …, T_n으로 이루어진 방전 회로(1b)를 방전 회로(1) 대신에 이용하여도 좋다.

이 경우, 바이폴라 트랜지스터 T₁, T₂, …, T_n의 콜렉터 C₁, C₂, …, C_n은 바이어스 전압 발생 회로(3)의 각 출력단에 각각 접속된다. 또, 에미터 E₁, E₂, …, E_n은 접지 전위 V_ss에 각각 접속된다. 한편, 베이스 B₁, B₂, …, B_n은 바이어스 전압 V₁, V₂, …, V_n을 생성하기 위한 바이어스 기준 전압 V_ee에 각각 접속된다. 즉, 바이폴라 트랜지스터 T₁, T₂, …, T_n은 각 바이어스 전압 V₁, V₂, …, V_n에 대응하여 설치되고, 상기 각 바이어스 전압 V₁, V₂, …, V_n이 바이폴라 트랜지스터 T₁, T₂, …, T_n을 통해 접지된다.

그리고, 장치의 전원 온시에는, 바이어스 기준 전압 V_ee가 각 베이스 B₁, B₂, …, B_n에 인가되기 때문에, 바이폴라 트랜지스터 T₁, T₂, …, T_n은 그 특성에 의해 오프 상태가 된다. 이에 의해, 바이어스 전압 발생 회로(3)에서 발생하는 바이어스 전압 V₁, V₂, …, V_n이 확실하게 액정 표시 패널(2)에 대해서만 인가된다. 따라서, 이 경우, 액정 표시 패널(2)의 이외의 부재에서 불필요하게 전력이 소비되는 것을 확실하게 방지할 수 있다.

한편, 장치의 전원 오프시에는, 바이어스 기준 전압 V_ee가 각 베이스 B₁, B₂, …, B_n에 인가되지 않기 때문에, 바이폴라 트랜지스터 T₁, T₂, …, T_n은 그 특성에 의해 소정의 저항을 가져 온 상태가 된다. 이에 의해, 액정 표시 패널(2)에 축적된 전하가 상기 바이폴라 트랜지스터 T₁, T₂, …, T_n에서 확실하게 방전된다. 따라서, 이 경우, 액정 표시 패널(2)의 품질 열화를 확실하게 방지할 수 있음과 동시에, 액정 표시 패널(2)의 미관 손실을 확실하게 방지할 수 있다.

또, 도 6에서 나타낸 바와 같이, 바이폴라 트래지스터 T₁, T₂, …, T_n의 각 베이스 B₁, B₂, …, B_n에 바이어스 기준 전압 V_ee가 아니라 표시 제어 신호 DISP가 입력되도록 하는 구성이어도 좋다. 이 경우에도, 상기와 동일한 효과가 얻어지는 것은 물론이다.

게다가, 상기 바이어스 기준 전압 V_ee또는 상기 표시 제어 신호 DISP를 바이폴라 트랜지스터 T₁, T₂, …, T_n의 각 베이스 B₁, B₂, …, B_n에 공급하는 것에 의해, 바이폴라 트랜지스터 T₁, T₂, …, T_n에 걸리는 전압을 제어할 수 있음과 동시에, 콜렉터 전류의 크기를 제어할 수 있다.

또, 도 7에서 나타낸 바와 같이, P형 전계 효과 트랜지스터 Q₁, Q₂, …, Q_n으로 이루어지는 방전 회로(1a)를 바이어스 전압 발생 회로(3)에 조립하여 바이어스 전압 발생 회로(3')를 구성하여도 좋다.

일반적으로 사용되고 있는 바이어스 전압 발생 회로(3)는 바이폴라 또는 CMOS(Complementary Metal Oxide Semiconductor)로 구성되어 있다. 이 때문에, 바이어스 전압 발생 회로(3) 내에 트랜지스터를 조립하기 쉽다. 따라서, 상기 P형 전계 효과 트랜지스터 Q₁, Q₂, …, Q_n을 바이어스 전압 발생 회로(3)에 조립하여, 방전 회로(1a)와 바이어스 전압 발생 회로(3)를 일체화한 바이어스 전압 발생 회로(3')를 구성함으로써, 공간 절약을 실현할 수 있다.

상세하게 설명하면, 바이어스 전압 발생 회로(3)와 방전 회로(1a)가 별개로 형성되어 있는 경우, 상기 바이어스 전압 발생 회로(3)와 방전 회로(1a)의 점유 면적은 205.3㎟인 것이 실제의 측정에 의해 알려져 있다. 그러나, 상술한 바와 같이 방전 회로(1a)와 바이어스 전압 발생 회로(3)를 일체화한 바이어스 전압 발생 회로(3')를 구성한 경우, 상기 바이어스 전압 발생 회로(3)와 방전 회로(1a)의 점유 면적은 바이어스 전압 발생 회로(3')만의 점유 면적이 되어, 108㎟가 된다. 따라서, 방전 회로(1a)와 바이어스 전압 발생 회로(3)를 일체화하여 바이어스 전압 발생 회로(3')를 구성한 경우, 실제로 공간 절약화가 달성되고 있는 것을 알 수 있다.

또, 도 8에서 나타낸 바와 같이, P형 전계 효과 트랜지스터 Q₁, Q₂, …, Q_n으로 이루어진 방전 회로(1a)를 액정 드라이버(4)에 조립하여, 액정 드라이버(4')를 구성하여도 좋다.

액정 드라이버(4)에서, 각 바이어스 전압 V₁, V₂, …, V_n이 인가되는 세그먼트 드라이버 및 공통 드라이버는 CMOS로 구성되어 있다. 그 때문에, 세그먼트 드라이버 및 공통 드라이버 내에 트랜지스터를 조립하기 쉽다. 따라서, 상기 P형 전계 효과 트랜지스터 Q₁, Q₂, …, Q_n을 액정 드라이버(4)에 조립하여, 방전 회로(1a)와 액정 드라이버(4)를 일체화한 액정 드라이버(4')를 구성함으로써 공간 절약화를 실현할 수 있다.

또, 도 9에서 나타낸 바와 같이, 바이폴라 트랜지스터 T₁, T₂, …, T_n으로 이루어진 방전 회로(1b)와 바이어스 전압 발생 회로(3)를 일체화하여 바이어스 전압 발생 회로(3')를 구성하여도 상기와 동일한 효과가 얻어지는 것은 물론이다.

동일하게, 도 10에서 나타낸 바와 같이, 바이폴라 트랜지스터 T₁, T₂, …, T_n으로 이루어진 방전 회로(1b)와 액정 드라이버(4)를 일체화하여 액정 드라이버(4')를 구성하여도 상기와 동일한 효과가 얻어지는 것은 물론이다.

또, 이와 같이, 방전 회로(1a, 1b)를 바이어스 전압 발생 회로(3) 또는 액정 드라이버(4)와 일체화하여도, 비용을 상승시키지 않고 본 발명의 효과를 얻을 수 있다.

발명의 상세한 설명의 항에서 이루어진 구체적인 실시 형태 또는 실시예는, 어디까지나 본 발명의 기술 내용을 명확하게 하기 위한 것으로서, 이와 같은 구체예만에 한정하여 협의로 해석해야 하는 것이 아니라, 본 발명의 정신과 다음에 기재된 특허 청구 사항의 범위내에서 여러가지로 변경하여 실시할 수 있는 것이다.

Claims

액정 표지 장치에 있어서, 액정 표시 패널과; 상기 액정 표시 패널을 구동하는 구동 수단과; 표시 데이타에 따라서 복수의 바이어스 전압을 발생함과 동시에, 상기 액정 표시 패널의 표시를 행하기 위해서, 상기 복수의 바이어스 전압을 상기 구동 수단에 공급하는 바이어스 전압 발생 수단과; 상기 구동 수단과 상기 바이어스 전압 발생 수단에 접속되어, 공급된 전하를 방전하는 방전 수단을 포함하되, 상기 방전 수단은, 장치의 전원 오프시 및 표시 금지시에는 액정 표시 패널에 축적된 전하를 방전하는 한편, 표시 허가시에는 액정 표시 패널에 대해서만 상기 바이어스 전압을 공급하며, 상기 방전 수단은, 각 바이어스 전압에 대응하여 설치된 전계 효과 트랜지스터로 이루어지고, 상기 각 바이어스 전압이 대응하는 전계 효과 트랜지스터를 통해 각각 접지되어 있는 것을 특징으로 하는 액정 표시 장치.
액정 표시 장치에 있어서, 액정 표시 패널과; 상기 액정 표시 패널을 구동하는 구동 수단과; 표시 데이타에 따라서 복수의 바이어스 전압을 발생함과 동시에, 상기 액정 표시 패널의 표시를 행하기 위해서, 상기 복수의 바이어스 전압을 상기 구동 수단에 공급하는 바이어스 전압 발생 수단과; 상기 구동 수단과 상기 바이어스 전압 발생 수단에 접속되어, 공급된 전하를 방전하는 방전 수단을 포함하되, 상기 방전 수단은, 장치의 전원 오프시 및 표시 금지시에는 액정 표시 패널에 축적된 전하를 방전하는 한편, 표시 허가시에는 액정 표시 패널에 대해서만 상기 바이어스 전압을 공급하며, 상기 방전 수단은, 각 바이어스 전압에 대응하여 설치된 바이폴라 트랜지스터로 이루어지고, 상기 각 바이어스 전압이 대응하는 바이폴라 트랜지스터를 통해 각각 접지되어 있는 것을 특징으로 하는 액정 표시 장치.
제1항에 있어서, 상기 전계 효과 트랜지스터의 각 게이트 전극에는 상기 각 바이어스 전압을 생성하기 위한 바이어스 기준 전압이 각각 공급되는 것을 특징으로 하는 액정 표시 장치.
제1항에 있어서, 상기 전계 효과 트랜지스터의 각 게이트 전극에는, 상기 액정 표시 패널의 표시 온과 오프를 제어하는 표시 제어 신호가 각각 공급되는 것을 특징으로 하는 액정 표시 장치.
제1항에 있어서, 상기 방전 수단이 상기 바이어스 전압 발생 수단과 일체화 하여 형성되어 있는 것을 특징으로 하는 액정 표시 장치.
제1항에 있어서, 상기 방전 수단이 상기 구동 수단과 일체화하여 형성되어 있는 것을 특징으로 하는 액정 표시 장치.
제1항에 있어서, 상기 전계 효과 트랜지스터는 P형 전계 효과 트랜지스터인 것을 특징으로 하는 액정 표시 장치.
제2항에 있어서, 상기 바이폴라 트랜지스터의 각 베이스에는, 상기 각 바이어스 전압을 생성하기 위한 바이어스 기준 전압이 각각 공급되는 것을 특징으로 하는 액정 표시 장치.
제2항에 있어서, 상기 바이폴라 트랜지스터의 각 베이스에는, 상기 액정 표시 패널의 표시의 온과 오프를 제어하는 표시 제어 신호가 각각 공급되는 것을 특징으로 하는 액정 표시 장치.
제2항에 있어서, 상기 방전 수단이 상기 바이어스 전압 발생 수단과 일체화 하여 형성되어 있는 것을 특징으로 하는 액정 표시 장치.
제2항에 있어서, 상기 방전 수단이 상기 구동 수단과 일체화하여 형성되어 있는 것을 특징으로 하는 액정 표시 장치.