KR100256873B1 - Manufacturing method for thin flim actuated mirror array - Google Patents
Manufacturing method for thin flim actuated mirror array Download PDFInfo
- Publication number
- KR100256873B1 KR100256873B1 KR1019970057099A KR19970057099A KR100256873B1 KR 100256873 B1 KR100256873 B1 KR 100256873B1 KR 1019970057099 A KR1019970057099 A KR 1019970057099A KR 19970057099 A KR19970057099 A KR 19970057099A KR 100256873 B1 KR100256873 B1 KR 100256873B1
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- active matrix
- sacrificial layer
- sacrificial
- forming
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
- G02B26/00—Optical devices or arrangements for the control of light using movable or deformable optical elements
- G02B26/08—Optical devices or arrangements for the control of light using movable or deformable optical elements for controlling the direction of light
- G02B26/0816—Optical devices or arrangements for the control of light using movable or deformable optical elements for controlling the direction of light by means of one or more reflecting elements
- G02B26/0833—Optical devices or arrangements for the control of light using movable or deformable optical elements for controlling the direction of light by means of one or more reflecting elements the reflecting element being a micromechanical device, e.g. a MEMS mirror, DMD
- G02B26/0858—Optical devices or arrangements for the control of light using movable or deformable optical elements for controlling the direction of light by means of one or more reflecting elements the reflecting element being a micromechanical device, e.g. a MEMS mirror, DMD the reflecting means being moved or deformed by piezoelectric means
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
- B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
- B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
- B81C1/00134—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems comprising flexible or deformable structures
- B81C1/00142—Bridges
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
- B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
- B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
- B81C1/00214—Processes for the simultaneaous manufacturing of a network or an array of similar microstructural devices
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S359/00—Optical: systems and elements
- Y10S359/904—Micromirror
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Mechanical Light Control Or Optical Switches (AREA)
- Micromachines (AREA)
Abstract
Description
본 발명은 AMA(Actuated Mirror Array)를 이용한 박막형 광로 조절 장치의 제조 방법에 관한 것으로, 보다 상세하게는 액티브 매트릭스로부터 비롯되는 단차를 보상하여 희생층의 평탄화율을 향상시킬 수 있는 박막형 광로 조절 장치의 제조 방법에 관한 것이다.The present invention relates to a method for manufacturing a thin film type optical path control device using an Actuated Mirror Array (AMA), and more particularly, to a planarization rate of a thin film type optical path control device that can improve the planarization rate of a sacrificial layer by compensating for a step resulting from an active matrix. It relates to a manufacturing method.
광학 에너지(optical energy)를 스크린 상에 투영하기 위한 광로 조절 장치 또는 공간적 광 변조기(spatial light modulator)는 광통신, 화상 처리, 및 정보 디스플레이 장치와 같은 다양한 분야에 응용될 수 있다. 상기 광로 조절 장치 또는 공간적 광 변조기를 이용한 화상 처리 장치는 통상적으로 광학 에너지를 스크린 상에 표시하는 방법에 따라 직시형 화상 표시 장치(direct-view image display device)와 투사형 화상 표시 장치(projection-type image display device)로 구분된다.Optical path control devices or spatial light modulators for projecting optical energy onto a screen may be applied to various fields such as optical communication, image processing, and information display devices. The image processing apparatus using the optical path adjusting device or the spatial light modulator typically has a direct-view image display device and a projection-type image device according to a method of displaying optical energy on a screen. display device).
직시형 화상 표시 장치의 예로서는 CRT(Cathode Ray Tube)를 들 수 있는데, 이러한 CRT 장치는 소위 브라운관으로 불리는 것으로서 화질은 우수하나 화면의 대형화에 따라 그 중량과 용적이 증가하여 제조 비용이 상승하게 되는 문제가 있다. 투사형 화상 표시 장치로는 액정 표시 장치(Liquid Crystal Display : LCD), DMD(Deformable Mirror Device) 및 AMA를 들 수 있다. 이러한 투사형 화상 표시 장치는 다시 그들의 광학적 특성에 따라 2개의 그룹으로 나뉠 수 있다. 즉, LCD와 같은 장치는 전송 광 변조기(transmissive spatial light modulators)로 분류될 수 있는데 반하여, DMD와 AMA는 반사 광 변조기(reflective spatial light modulators)로 분류될 수 있다.An example of a direct-view image display device is a CRT (Cathode Ray Tube). The CRT device is called a CRT, which has excellent image quality but increases in weight and volume as the screen is enlarged, leading to an increase in manufacturing cost. There is. Projection type image display apparatuses include a liquid crystal display (LCD), a deformable mirror device (DMD), and an AMA. Such projection image display devices can be further divided into two groups according to their optical characteristics. That is, devices such as LCDs can be classified as transmissive spatial light modulators, while DMD and AMA can be classified as reflective spatial light modulators.
LCD와 같은 전송 광 변조기는 광학적 구조가 매우 간단하므로, 얇게 형성하여 중량을 가볍게 할 수 있으며 용적을 줄이는 것이 가능하다. 그러나, 빛의 극성으로 인하여 광효율이 낮으며, 액정 재료에 고유하게 존재하는 문제, 예를 들면 응답 속도가 느리고 그 내부가 과열되기 쉬운 단점이 있다. 또한, 현존하는 전송 광 변조기의 최대 광효율은 1 내지 2% 범위로 한정되며, 수용 가능한 디스플레이 품질을 제공하기 위해서 암실 조건을 필요로 한다. 따라서, 상술한 문제점들을 해결하기 위하여 DMD 및 AMA와 같은 광 변조기가 개발되었다.Transmission optical modulators, such as LCDs, have a very simple optical structure, which makes them thinner, lighter in weight, and smaller in volume. However, due to the polarity of the light, the light efficiency is low, there is a problem inherent in the liquid crystal material, for example, there is a disadvantage that the response speed is slow and the inside is easy to overheat. In addition, the maximum light efficiency of existing transmission light modulators is limited to a range of 1-2%, requiring dark room conditions to provide acceptable display quality. Therefore, optical modulators such as DMD and AMA have been developed to solve the above problems.
DMD는 5% 정도의 비교적 양호한 광효율을 나타내지만, DMD에 채용된 힌지 구조물에 의해서 심각한 피로 문제가 발생할 뿐만 아니라, 매우 복잡하고 값비싼 구동 회로가 요구된다는 단점이 있다. AMA는 그 내부에 설치된 각각의 거울들이 광원으로부터 입사되는 빛을 소정의 각도로 반사하고, 상기 반사된 빛이 슬릿(slit)이나 핀홀(pinhole)과 같은 개구(aperture)를 통과하여 스크린에 투영되어 화상을 맺도록 광속을 조절할 수 있는 장치이다. 따라서, 그 구조와 동작 원리가 간단하며, LCD나 DMD에 비해 높은 광효율(10% 이상의 광효율)을 얻을 수 있다. 또한, 스크린에 투영되는 화상의 콘트라스트가 향상되어 밝고 선명한 화상을 얻을 수 있다.Although DMD shows a relatively good light efficiency of about 5%, the hinge structure employed in the DMD not only causes serious fatigue problems, but also requires a very complicated and expensive driving circuit. In the AMA, each of the mirrors installed therein reflects light incident from the light source at a predetermined angle, and the reflected light is projected on the screen through an aperture such as a slit or a pinhole. It is a device that can adjust the speed of light to form an image. Therefore, its structure and operation principle are simple, and high light efficiency (more than 10% light efficiency) can be obtained compared to LCD or DMD. In addition, the contrast of the image projected on the screen is improved to obtain a bright and clear image.
AMA의 각 액츄에이터는 인가되는 전기적인 화상 신호 및 바이어스 신호에 의하여 발생되는 전기장에 따라 변형을 일으킨다. 상기 액츄에이터가 변형을 일으킬 때 그 상부에 장착된 각각의 거울들이 경사지게 된다. 따라서, 상기 경사진 거울들은 광원으로부터 입사된 빛을 소정의 각도로 반사시켜 스크린 상에 화상을 맺을 수 있도록 한다. 상기 각각의 거울들을 구동하는 액츄에이터로서 PZT(Pb(Zr, Ti)O3) 또는 PLZT((Pb, La)(Zr, Ti)O3) 등의 압전 물질이 이용된다. 또한, PMN(Pb(Mg, Nb)O3) 등의 전왜 물질로서 상기 액츄에이터를 구성할 수도 있다.Each actuator of the AMA generates a deformation in accordance with the electric field generated by the applied electric picture signal and the bias signal. As the actuator deforms, each of the mirrors mounted thereon is tilted. Accordingly, the inclined mirrors reflect light incident from the light source at a predetermined angle to form an image on the screen. Piezoelectric materials such as PZT (Pb (Zr, Ti) O 3 ) or PLZT ((Pb, La) (Zr, Ti) O 3 ) are used as actuators for driving the respective mirrors. The actuator may also be configured as a warping material such as PMN (Pb (Mg, Nb) O 3 ).
이러한 AMA 장치는 크게 벌크형(bulk type)과 박막형(thin film type)으로 구분된다. 상기 벌크형 광로 조절 장치는 Gregory Um 등에게 허여된 미합중국 특허 제5,085,497호에 개시되어 있다. 벌크형 광로 조절 장치는 다층 세라믹을 얇게 절단하여 내부에 금속 전극이 형성된 세라믹 웨이퍼를 트랜지스터가 내장된 액티브 매트릭스(active matrix)에 장착한 후, 쏘잉 방법을 이용하여 가공하고 그 상부에 거울을 설치함으로써 이루어진다. 그러나, 벌크형 광로 조절 장치는 설계 및 제조에 있어서 매우 높은 정밀도가 요구되며, 변형층의 응답이 느리다는 단점이 있다.These AMA devices are largely divided into bulk type and thin film type. The bulk optical path control device is disclosed in US Pat. No. 5,085,497 to Gregory Um et al. The bulk optical path control device is made by thinly cutting a multilayer ceramic to mount a ceramic wafer having a metal electrode therein into an active matrix in which a transistor is built, and then processing by using a sawing method and installing a mirror on the top. . However, the bulk optical path control device requires very high precision in design and manufacturing, and has a disadvantage in that the response of the strained layer is slow.
이에 따라, 반도체 제조 공정을 이용하여 제조할 수 있는 박막형 광로 조절 장치가 개발되었다. 상기 박막형 광로 조절 장치는 본 출원인이 1996년 9월 24일에 대한민국 특허청에 특허 출원한 특허 출원 제96-42197호(발명의 명칭:멤브레인의 스트레스를 조절할 수 있는 박막형 광로 조절 장치 및 그 제조 방법)에 개시되어 있다.Accordingly, a thin film type optical path control apparatus that can be manufactured using a semiconductor manufacturing process has been developed. The thin film type optical path control device is a patent application No. 96-42197 filed by the applicant of the Korean Patent Office on September 24, 1996 (name of the invention: thin film type optical path control device that can control the stress of the membrane and its manufacturing method) Is disclosed.
도 1a 및 도 1b는 상기 선행 출원에 기재된 박막형 광로 조절 장치의 제조 방법을 설명하기 위한 단면도들이다.1A and 1B are cross-sectional views illustrating a method of manufacturing a thin film type optical path adjusting device described in the preceding application.
먼저, 상기 박막형 광로 조절 장치의 구조를 살펴보면 다음과 같다.First, the structure of the thin film type optical path control device is as follows.
상기 박막형 광로 조절 장치는 액티브 매트릭스(1) 및 액츄에이터(60)를 포함한다. 그 내부에 M×N(M, N은 정수) 개의 MOS 트랜지스터가 내장되고 상기 MOS 트랜지스터의 드레인 영역으로부터 연장되는 드레인 패드(5)가 형성된 액티브 매트릭스(1)는, 상기 액티브 매트릭스(1) 및 드레인 패드(5)의 상부에 적층된 보호층(10)과 보호층의 상부에 적층된 식각 방지층(15)을 포함한다.The thin film type optical path control device includes an
액츄에이터(60)는 식각 방지층(15) 중에서 그 아래에 드레인 패드(5)가 형성된 부분에 일측이 접촉되며 타측이 에어 갭(25)을 개재하여 액티브 매트릭스(1)의 하부와 수평하게 적층된 멤브레인(30), 멤브레인의 상부에 적층된 하부 전극(35), 하부 전극의 상부에 적층된 변형층(40), 변형층의 상부에 적층된 상부 전극(45), 그리고 변형층(40)의 일측으로부터 하부 전극(35), 멤브레인(30), 식각 방지층(15) 및 보호층(10)을 통하여 상기 드레인 패드(5)까지 수직하게 형성된 비어 홀(50)의 내부에 하부 전극(35)과 드레인 패드(5)가 서로 연결되도록 형성된 비어 컨택(55)을 포함한다.The
상부 전극(45)의 일부에는 스트라이프(46)가 형성된다. 스트라이프(46)는 상부 전극(45)을 균일하게 작동시켜 상부 전극(45) 중 변형층(40)의 변형에 따라 변형되는 부분과 변형되지 않는 부분의 경계에서 광원으로부터 입사되는 빛이 난반사 되는 것을 방지한다.A
이하, 상기 박막형 광로 조절 장치의 제조 방법을 설명한다.Hereinafter, the manufacturing method of the said thin film type optical path control apparatus is demonstrated.
도 1a를 참조하면, n형으로 도핑된 실리콘 웨이퍼로 이루어지며 M×N(M, N은 정수) 개의 P-MOS 트랜지스터가 내장되고 상기 트랜지스터의 드레인 영역으로부터 연장되는 드레인 패드(5)가 형성된 액티브 매트릭스(1) 상에 인 실리케이트 유리(PSG)를 사용하여 보호층(10)을 형성한다. 보호층(10)은 화학 기상 증착(CVD) 방법을 이용하여 1.0㎛ 정도의 두께를 갖도록 형성한다. 보호층(10)은 후속 공정 동안 상기 트랜지스터가 내장된 액티브 매트릭스(1)를 보호한다.Referring to FIG. 1A, an active wafer is formed of an n-type doped silicon wafer, in which M × N (M, N is an integer) P-MOS transistors are formed and a
상기 보호층(10) 상에는 질화물로 이루어진 식각 방지층(15)이 형성된다. 식각 방지층(15)은 저압 화학 기상 증착(LPCVD) 방법을 이용하여 1000∼2000Å 정도의 두께를 갖도록 형성한다. 식각 방지층(15)은 후속하는 식각 공정 동안 보호층(10) 및 액티브 매트릭스(1)가 식각되어 손상을 입는 것을 방지한다.An
상기 식각 방지층(15) 상에는 희생층(20)이 형성된다. 희생층(20)은 인(P)의 농도가 높은 인 실리케이트 유리(PSG)를 대기압 화학 기상 증착(APCVD) 방법을 이용하여 1.0∼3.0㎛ 정도의 두께를 갖도록 형성한다. 이 경우, 희생층(20)은 상기 MOS 트랜지스터가 내장된 액티브 매트릭스(1)의 상부를 덮고 있으므로, 그 표면의 평탄도가 매우 불량하다. 따라서, 희생층(20)의 표면을 스핀 온 글래스(SOG)를 사용하는 방법 또는 화학 기계적 연마(CMP) 방법을 이용하여 평탄화시킨다. 이어서, 희생층(20) 중 그 아래에 드레인 패드(5)가 형성되어 있는 부분을 식각하여 상기 식각 방지층(15)의 일부를 노출시킴으로써 액츄에이터(60)의 지지부를 만든다.The
상기 노출된 식각 방지층(15)의 상부 및 희생층(20)의 상부에는 멤브레인(30)이 적층된다. 멤브레인(30)은 질화물을 저압 화학 기상 증착(LPCVD) 방법을 이용하여 0.1∼1.0㎛ 정도의 두께로 증착하여 형성한다.The
하부 전극(35)은 상기 멤브레인(30)의 상부에 적층된다. 하부 전극(35)은 백금(Pt), 탄탈륨(Ta), 또는 백금-탄탈륨(Pt-Ta) 등의 금속을 스퍼터링하여 0.1∼1.0㎛ 정도의 두께를 갖도록 형성한다. 이어서, 사진 식각 공정을 통해 상기 하부 전극(35)을 각각의 화소별로 분리시킴으로써 각 화소들에 독자적인 제1 신호(화상 신호)가 인가되도록 한다(Iso-Cut 공정). 하부 전극(35)에는 외부로부터 액티브 매트릭스(1)에 내장된 트랜지스터를 통하여 제1 신호가 인가된다.The
상기 하부 전극(35)의 상부에는 PZT 또는 PLZT 등의 압전 물질로 구성된 변형층(40)이 적층된다. 변형층(40)은 졸-겔(sol-gel)법, 스퍼터링 방법, 또는 화학 기상 증착 방법을 이용하여 0.1∼1.0㎛ 두께를 가지도록 형성한다. 바람직하게는, 변형층(40)은 PZT를 졸-겔법을 사용하여 0.4㎛ 정도의 두께를 갖도록 형성한다. 그리고, 변형층(40)을 구성하는 압전 물질을 급속 열처리(RTA) 방법으로 열처리하여 상변이시킨다. 변형층(40)은 상부 전극(45)에 제2 신호(바이어스 신호)가 인가되고 하부 전극(35)에 제1 신호가 인가되어 상부 전극(45)과 하부 전극(35) 사이의 전위차에 따라 발생하는 전기장에 의하여 변형을 일으킨다.A
상부 전극(45)은 상기 변형층(40)의 상부에 적층된다. 상부 전극(45)은 알루미늄(Al), 은(Ag), 또는 백금(Pt) 등의 금속을 스퍼터링하여 0.1∼1.0㎛ 정도의 두께를 가지도록 형성한다. 상부 전극(45)에는 외부로부터 공통 전극선(도시되지 않음)을 통하여 제2 신호가 인가된다. 상부 전극(45)은 전기 전도성 및 반사성을 동시에 가지므로 전기장을 발생시키는 바이어스 전극의 기능뿐만 아니라 입사되는 빛을 반사하는 거울의 기능도 함께 수행한다.The
도 1b를 참조하면, 상기 상부 전극(45)의 상부로부터 순차적으로 상부 전극(45), 변형층(40), 그리고 하부 전극(35)을 소정의 화소 형상으로 패터닝한다. 이 때, 상부 전극(45)의 일부에는 상부 전극(45)의 작동을 균일하게 하여 광원으로부터 입사되는 빛의 난반사를 방지하는 스트라이프(46)가 형성된다.Referring to FIG. 1B, the
이어서, 상기 변형층(40)의 일측으로부터 변형층(40), 하부 전극(35), 멤브레인(30), 식각 방지층(15), 및 보호층(10)을 차례로 식각하여 비어 홀(50)을 형성한다. 따라서, 비어 홀(50)은 상기 변형층(40)의 일측으로부터 상기 드레인 패드(5)까지 형성된다. 계속하여, 텅스텐(W), 알루미늄(Al), 또는 티타늄(Ti) 등의 전기 전도성을 갖는 금속을 스퍼터링 방법을 이용하여 증착시켜 비어 컨택(55)을 형성한다. 비어 컨택(55)은 상기 드레인 패드(5)와 하부 전극(35)을 연결한다. 그러므로, 외부로부터 인가된 제1 신호는 액티브 매트릭스(1)에 내장된 트랜지스터, 드레인 패드(5) 및 비어 컨택(55)을 통하여 하부 전극(35)에 인가된다. 그리고, 상기 멤브레인(30)을 소정의 화소 형상으로 패터닝한다.Subsequently, the via
이어서, 상기 희생층(20)을 플루오르화 수소(HF) 증기를 사용하여 식각하여 희생층(20)의 위치에 에어 갭(25)을 형성한 후, 세정 및 건조(rinse and dry) 처리를 수행하여 AMA 소자를 완성한다.Subsequently, the
상술한 박막형 광로 조절 장치에 있어서, 제1 신호는 액티브 매트릭스(1)에 내장된 MOS 트랜지스터, 드레인 패드(5)와 비어 컨택(55)을 통하여 하부 전극(35)에 인가된다. 동시에, 상부 전극(45)에는 제2 신호가 인가되어 상부 전극(45)과 하부 전극(35) 사이에 전기장이 발생한다. 이 전기장에 의하여 상부 전극(45)과 하부 전극(35) 사이에 적층되어 있는 변형층(40)이 변형을 일으킨다. 변형층(40)은 상기 전기장에 대하여 직교하는 방향으로 수축하며, 변형층(40)을 포함하는 액츄에이터(60)는 소정의 각도를 가지고 상방으로 휘어진다. 따라서, 액츄에이터(60) 상부의 상부 전극(45)도 같은 방향으로 경사진다. 광원으로부터 입사되는 빛은 상부 전극(45)에 의해 소정의 각도로 반사된 후, 스크린에 투영되어 화상을 맺는다.In the above-described thin film type optical path adjusting device, the first signal is applied to the
그러나, 상술한 박막형 광로 조절 장치의 제조 방법에 의하면, 식각 방지층의 상부에 희생층을 충분한 두께로 증착한 후, 화학 기계적 연마(CMP) 공정으로 상기 희생층을 평탄화시킨다. 그러나, 상술한 방법에 의하면 CMP 공정을 실시한 후 희생층의 잔류 두께를 정확하게 예측하기 어렵기 때문에, 전체 모듈에서 희생층의 두께를 정확하게 조절하기 어려운 문제점이 있다. 더욱이, 상기 희생층으로는 액티브 매트릭스 상의 요철이 심한 부분의 평탄화를 충분히 달성하지 못하여 하층의 요철이 거울로서 작용하는 상부 전극의 표면에 나타남으로써 상부 전극의 표면이 불규칙하게 되거나 그 수평도가 떨어지는 문제점이 있다.However, according to the manufacturing method of the thin film type optical path control apparatus described above, after the sacrificial layer is deposited to a sufficient thickness on the etch stop layer, the sacrificial layer is planarized by a chemical mechanical polishing (CMP) process. However, according to the above method, since it is difficult to accurately predict the remaining thickness of the sacrificial layer after performing the CMP process, it is difficult to accurately adjust the thickness of the sacrificial layer in the entire module. Furthermore, the sacrificial layer may not sufficiently achieve flattening of the uneven portion on the active matrix, and the unevenness of the lower layer may appear on the surface of the upper electrode serving as a mirror, resulting in an irregular surface or an inferior level of the upper electrode. There is this.
따라서, 본 발명의 목적은 제2 보호층을 형성하고 제2 보호층의 표면을 연마하여 평탄화한 후, 그 상부에 폴리 실리콘을 사용하여 희생층을 형성함으로써, 액티브 매트릭스로부터 비롯되는 단차를 보상하여 희생층의 평탄화율을 향상시킬 수 있는 박막형 광로 조절 장치의 제조 방법을 제공하는데 있다.Accordingly, it is an object of the present invention to form a second protective layer, polish and planarize the surface of the second protective layer, and then form a sacrificial layer using polysilicon thereon to compensate for the steps resulting from the active matrix. The present invention provides a method for manufacturing a thin film type optical path control apparatus capable of improving the planarization rate of a sacrificial layer.
도 1a 및 도 1b는 본 출원인의 선행 출원에 기재된 박막형 광로 조절 장치의 제조 방법을 설명하기 위한 단면도들이다.1A and 1B are cross-sectional views illustrating a method of manufacturing a thin film type optical path adjusting device described in the applicant's prior application.
도 2는 본 발명에 따른 박막형 광로 조절 장치의 평면도이다.2 is a plan view of a thin film type optical path control apparatus according to the present invention.
도 3은 도 2에 도시한 장치를 AA′선으로 자른 단면도이다.3 is a cross-sectional view of the device shown in FIG. 2 taken along line A′A ′.
도 4a 도 4f는 도 3에 도시한 장치의 제조 공정도이다4A and 4F are manufacturing process diagrams of the apparatus shown in FIG.
〈도면의 주요 부분에 대한 부호의 설명〉<Explanation of symbols for main parts of drawing>
100 : 액티브 매트릭스 105 : 제1 금속층100: active matrix 105: first metal layer
110 : 제1 보호층 115 : 제2 금속층110: first protective layer 115: second metal layer
120 : 제2 보호층 125 : 산화 방지층120: second protective layer 125: antioxidant layer
130 : 희생층 135 : 지지층130: sacrificial layer 135: support layer
140 : 하부 전극 150 : 변형층140: lower electrode 150: strained layer
155 : 상부 전극 160 : 비어 홀155: upper electrode 160: via hole
165 : 비어 컨택 170 : 거울165: beer contact 170: mirror
175 : 에어 갭 200 : 액츄에이터175: air gap 200: actuator
상술한 목적을 달성하기 위하여 본 발명은, M×N(M, N은 정수) 개의 MOS 트랜지스터가 내장되고 상기 MOS 트랜지스터의 드레인으로부터 연장되는 드레인 패드를 포함하는 액티브 매트릭스를 제공하는 단계; 상기 액티브 매트릭스의 상부에 제2 보호층을 형성하는 단계; 상기 제2 보호층을 화학 기계적 연마(CMP) 방법으로 평탄화시키는 단계; 상기 제2 보호층의 상부에 폴리 실리콘을 사용하여 희생층을 형성하는 단계; 상기 희생층의 상부에 지지층, 하부 전극, 변형층, 및 상부 전극을 포함하는 액츄에이터를 형성하는 단계; 상기 지지층의 상부에 거울을 형성하는 단계; 그리고 상기 희생층을 플루오르화 브롬(BrF3) 또는 플루오르화 크세논(XeF2)을 사용하여 제거하는 단계를 포함하는 박막형 광로 조절 장치의 제조 방법을 제공한다.In order to achieve the above object, the present invention provides a method comprising: providing an active matrix including a drain pad having M x N (M, N is an integer) embedded therein and extending from the drain of the MOS transistor; Forming a second passivation layer on the active matrix; Planarizing the second protective layer by a chemical mechanical polishing (CMP) method; Forming a sacrificial layer using polysilicon on the second protective layer; Forming an actuator on the sacrificial layer, the actuator including a support layer, a lower electrode, a strain layer, and an upper electrode; Forming a mirror on top of the support layer; And removing the sacrificial layer using bromine fluoride (BrF 3 ) or xenon fluoride (XeF 2 ).
본 발명에 따른 박막형 광로 조절 장치의 제조 방법에 의하면, 액티브 매트릭스의 상부에 제2 보호층을 하지층의 단차를 평탄화시킬 수 있을 정도의 두께로 형성한다. 상기 제2 보호층을 화학 기계적 연마(CMP) 방법으로 연마하여 평탄한 표면을 얻을 수 있다. 이와 같이 제2 보호층을 평탄화시킨 후, 에어 갭을 형성하기 위하여 폴리 실리콘을 사용하여 희생층을 형성한다. 따라서, 제2 보호층에서 평탄화 공정을 수행하였으므로, 별도로 희생층을 평탄화하는 공정이 필요 없다. 또한, 희생층은 평탄화된 제2 보호층의 상부에 형성되므로 희생층의 잔류 두께를 용이하게 예측할 수 있으며, 액티브 매트릭스 상에 형성된 희생층의 전체적인 잔류 두께 균일성을 확보할 수 있다.According to the manufacturing method of the thin film type optical path control apparatus which concerns on this invention, the 2nd protective layer is formed in the thickness of the level which can planarize the level | step difference of an underlayer on the active matrix. The second protective layer may be polished by chemical mechanical polishing (CMP) to obtain a flat surface. After the planarization of the second protective layer is performed, a sacrificial layer is formed using polysilicon to form an air gap. Therefore, since the planarization process is performed in the second passivation layer, the process of planarizing the sacrificial layer is not necessary. In addition, since the sacrificial layer is formed on the planarized second protective layer, the remaining thickness of the sacrificial layer can be easily predicted, and the overall residual thickness uniformity of the sacrificial layer formed on the active matrix can be secured.
더욱이, 평탄화 공정 후 잔류하는 제2 보호층은 후속하는 희생층의 식각 공정시 하층들을 보호하는 식각 방지층의 기능을 동시에 수행하므로 제조 공정이 단축된다.Furthermore, the second protective layer remaining after the planarization process simultaneously performs the function of the anti-etching layer protecting the lower layers during the subsequent etching process of the sacrificial layer, thereby shortening the manufacturing process.
이하, 본 발명의 바람직한 실시예를 첨부한 도면을 참조하여 상세하게 설명한다.Hereinafter, with reference to the accompanying drawings, preferred embodiments of the present invention will be described in detail.
도 2는 본 발명에 따른 박막형 광로 조절 장치의 평면도를 도시한 것이며, 도 3은 도 2에 도시한 장치를 AA′선으로 자른 단면도를 도시한 것이다.FIG. 2 is a plan view of a thin film type optical path adjusting device according to the present invention, and FIG. 3 is a cross-sectional view taken along line A′A ′ of the apparatus shown in FIG. 2.
도 2 및 도 3을 참조하면, 본 발명에 따른 박막형 광로 조절 장치는 액티브 매트릭스(100), 액츄에이터(200), 그리고 거울(170)을 포함한다.2 and 3, the thin film type optical path adjusting apparatus according to the present invention includes an
M×N(M, N은 정수) 개의 MOS 트랜지스터가 내장된 상기 액티브 매트릭스(100)는, 상기 MOS 트랜지스터의 소오스 및 드레인으로부터 연장되는 제1 금속층(105), 제1 금속층(105)의 상부에 형성된 제1 보호층(110), 제1 보호층(110)의 상부에 형성된 제2 금속층(115), 그리고 제2 금속층(115)의 상부에 형성된 제2 보호층(120)을 포함한다. 바람직하게는, 제2 보호층(120)의 상부에는 산화 방지층(125)이 형성될 수 있다. 제1 금속층(105)은 상기 MOS 트랜지스터의 드레인으로부터 연장되는 드레인 패드를 포함하며, 제2 금속층(115)은 티타늄(Ti)층 및 질화티타늄(TiN)층으로 이루어진다.The
도 3을 참조하면, 상기 액츄에이터(200)는, 상기 산화 방지층(125) 중 아래에 제1 금속층(105)의 드레인 패드가 형성된 부분에 일측이 접촉되며 타측이 에어 갭(175)을 개재하여 상기 액티브 매트릭스(100)의 하부에 수평하게 형성된 지지층(135), 지지층(135)의 상부에 형성된 하부 전극(140), 하부 전극(140)의 상부에 형성된 변형층(150), 변형층(150)의 상부에 형성된 상부 전극(155), 그리고 상기 변형층(150)의 일측으로부터 변형층(150), 하부 전극(140), 지지층(135), 제2 보호층(120) 및 제1 보호층(110)을 통하여 상기 제1 금속층(105)의 드레인 패드까지 수직하게 형성된 비어 홀(160)의 내부에 상기 하부 전극(140)과 드레인 패드가 연결되도록 형성된 비어 컨택(165)을 포함한다. 상기 지지층(135)은 선행 출원에 기재된 박막형 광로 조절 장치 중 멤브레인의 기능을 수행한다.Referring to FIG. 3, one side of the
상기 지지층(135)은 양측 지지부로부터 평행하게 형성된 2개의 사각형 형상의 암(arm)들의 사이에 사각형 형상의 평판이 동일 평면상에서 상기 암들과 일체로 형성되어 있는 형상을 갖는다. 상기 지지층(135)의 사각형 형상의 평판의 상부에는 거울(170)이 형성된다. 따라서, 상기 거울(170)은 사각형의 평판의 형상을 갖는다.The
이하, 본 발명에 따른 박막형 광로 조절 장치의 제조 방법을 도면을 참조하여 상세하게 설명한다.Hereinafter, a method of manufacturing a thin film type optical path control device according to the present invention will be described in detail with reference to the drawings.
도 4a 내지 도 4f는 본 발명에 따른 박막형 광로 조절 장치의 제조 공정도를 도시한 것이다.4A to 4F show a manufacturing process diagram of the thin film type optical path control device according to the present invention.
도 4a를 참조하면, n형으로 도핑된 실리콘(Si) 웨이퍼인 액티브 매트릭스(100)를 준비한 후, 통상의 소자 분리 공정, 예를 들면, 실리콘 부분 산화법(LOCOS)을 이용하여 상기 액티브 매트릭스(100)에 액티브 영역 및 필드 영역을 구분하기 위한 소자 분리막을 형성한다. 이어서, 상기 액티브 영역의 상부에 불순물이 도핑된 폴리 실리콘과 같은 도전 물질로 이루어진 게이트를 형성한 후, 이온 주입 공정으로 p+소오스 및 드레인을 형성함으로써, M×N(M, N은 정수) 개의 MOS 트랜지스터를 형성한다.Referring to FIG. 4A, after preparing an
상기 MOS 트랜지스터가 형성된 결과물의 상부에 산화물로 이루어진 절연막을 형성한 후, 사진 식각 공정으로 상기 소오스 및 드레인의 일측 상부를 각각 노출시키는 개구부들을 형성한다. 이어서, 상기 개구부들이 형성된 결과물의 상부에 티타늄, 질화티타늄, 텅스텐(W)과 같은 금속으로 이루어진 제1 금속층(105)을 7000∼8000Å 정도의 두께를 가지도록 증착한 후, 제1 금속층(105)을 사진 식각 공정으로 패터닝한다. 상기와 같이 패터닝된 제1 금속층(105)은 상기 MOS 트랜지스터의 드레인으로부터 액츄에이터(200)의 지지부의 일측까지 연장되는 드레인 패드를 포함한다.After forming an insulating film made of an oxide on the resultant formed MOS transistor, the openings for exposing the top of one side of the source and the drain are formed by a photolithography process. Subsequently, a
상기 제1 금속층(105)의 상부에는 제1 보호층(110)이 형성된다. 제1 보호층(110)은 인 실리케이트 유리(PSG)를 화학 기상 증착(CVD) 방법을 이용하여 8000Å 정도의 두께를 가지도록 형성한다. 제1 보호층(110)은 후속하는 공정 동안 상기 MOS 트랜지스터가 내장된 액티브 매트릭스(100)가 손상을 입게 되는 것을 방지한다.The
상기 제1 보호층(110)의 상부에는 제2 금속층(115)이 형성된다. 제2 금속층(115)을 형성하기 위하여, 먼저 티타늄(Ti)을 스퍼터링하여 티타늄층을 형성한다. 이어서, 상기 티타늄층의 상부에 질화티타늄을 물리 기상 증착(PVD) 방법을 사용하여 적층하여 질화티타늄층을 형성한다. 제2 금속층(115)은 2000∼3000Å 정도의 두께를 가지도록 형성한다. 제2 금속층(115)은 광원으로부터 입사되는 광이 거울(170)뿐만 아니라, 거울(170)이 형성된 부분을 제외한 부분에도 입사됨으로 인하여, 액티브 매트릭스(100)에 광 누설 전류가 흐르게 되는 것을 방지한다. 이어서, 제2 금속층(115) 중 후속 공정에서 비어 컨택(165)이 형성될 부분을 사진 식각 공정을 통해 식각하여 제2 금속층(115)에 개구부를 형성한다.The
상기 제2 금속층(115)의 상부에는 제2 보호층(120)이 형성된다. 제2 보호층(120)은 인 실리케이트 유리(PSG)를 사용하여 2.0∼3.0㎛ 정도의 두께를 갖도록 형성한다. 상기 제2 보호층(120) 역시 후속하는 공정 동안 상기 MOS 트랜지스터가 내장된 액티브 매트릭스(100)와 액티브 매트릭스(100) 상에 형성된 상기 결과물들이 손상을 입게 되는 것을 방지한다. 이 경우, 제2 보호층(120)은 상기 P-MOS 트랜지스터가 내장된 액티브 매트릭스(100)의 상부를 덮고 있으므로 그 표면의 평탄도가 매우 불량하다. 따라서, 화학 기계적 연마(CMP) 방법을 이용하여 제2 보호층(120) 하부의 제2 금속층(115)을 CMP 종료 층으로 하여 상기 제2 보호층(120)의 표면을 연마함으로써 평탄화시킨다.The
CMP 공정을 종료한 후, 상기 제2 보호층(120)이 잔류할 경우에는 후속하는 희생층의 제거 공정시 상기 제2 보호층(120)이 식각 방지층의 기능, 예컨대 상기 액티브 매트릭스(100) 및 제2 금속층(115)이 플루오르화 브롬(BrF3) 또는 플루오르화 크세논(XeF2)에 의하여 식각되는 것을 방지하는 기능을 수행할 수 있다. 따라서, 별도의 식각 방지층을 적층할 필요가 없게 되어 본 발명의 제조 공정을 단축시킬 수 있는 장점이 있다.After the CMP process is finished, when the second
그러나, CMP 종료 후 상기 제2 금속층(115)이 부분적으로 노출될 경우에는, 도 4b에 도시한 바와 같이, 상기 제2 보호층 및 노출된 제2 금속층(115)의 상부에 산화 방지층(125)을 형성할 수 있다. 산화 방지층(125)은 질화물(Si3N4)을 저압 화학 기상 증착(LPCVD) 방법으로 증착하여 1000∼2000Å 정도의 두께를 가지도록 형성한다. 바람직하게는, 실리콘 조성이 풍부한 질화물을 사용하여 형성한다. 또한, 상기 산화 방지층(125)은 산화물, 예컨대 인 실리케이트 유리(PSG) 또는 저온 산화물(Low Temperature Oxide : LTO)을 사용하여 1000∼2000Å 정도의 두께를 가지도록 형성할 수 있다.However, when the
도 4c를 참조하면, 상기 제2 보호층(120)의 상부에는 희생층(130)이 형성된다. 희생층(130)은 액츄에이터(200)를 형성하기 위한 박막들의 적층을 용이하게 하는 기능을 수행한다. 희생층(130)은 폴리 실리콘을 약 600℃ 정도의 온도에서 저압 화학 기상 증착(LPCVD) 방법으로 증착하여 형성한다. 희생층(130)은 이미 평탄화된 제2 보호층(120)의 상부에 형성되므로, 상기 희생층(130)은 별도의 평탄화 공정이 필요 없게 된다. 희생층(130)은 약 1.0㎛ 정도의 두께를 가지도록 형성한다.Referring to FIG. 4C, a
종래에는, 폴리 실리콘을 사용하여 희생층을 형성할 경우에는, 상기 폴리 실리콘이 그 표면이 불규칙한 특성을 갖기 때문에 별도의 CMP 공정을 수행하여 희생층의 표면을 평탄화 하였다. 그러나, 본 발명에서는 희생층을 구성하는 폴리 실리콘을 CMP하는 설비를 별도로 구비하거나 조건을 맞출 필요 없이, 제2 보호층(120)의 표면에서 평탄화 공정을 수행한 후, 평탄화된 제2 보호층(120)의 상부에 희생층을 형성하므로 공정 효율을 높일 수 있다.Conventionally, when the sacrificial layer is formed using polysilicon, the surface of the sacrificial layer is planarized by performing a separate CMP process because the polysilicon has irregular characteristics. However, in the present invention, the planarization of the second protective layer may be performed after the planarization process is performed on the surface of the second
이어서, 상기 희생층(130) 중 아래에 제2 금속층(115)의 개구부가 형성된 부분 및 이와 인접한 부분을 식각하여 상기 제2 보호층(120)의 일부를 노출시킴으로써, 액츄에이터(200)의 지지부인 앵커(anchor)가 형성될 위치를 만든다.Subsequently, a portion of the
도 4d를 참조하면, 상기 노출된 제2 보호층(120)의 상부 및 희생층(130)의 상부에 제1층(134)을 형성한다. 제1층(134)은 질화물을 저압 화학 기상 증착(LPCVD) 방법을 이용하여 0.1∼1.0㎛ 정도의 두께를 가지도록 형성한다. 제1층(134)은 후에 지지층(135)으로 패터닝된다.Referring to FIG. 4D, a
상기 제1층(134)의 상부에는 전기 전도성이 우수한 금속인 백금, 탄탈륨, 또는 백금-탄탈륨(Pt-Ta) 등의 금속을 사용하여 하부 전극층을 형성한다. 하부 전극층은 스퍼터링 방법을 이용하여 0.1∼1.0㎛ 정도의 두께를 가지도록 형성한다. 이어서, 하부 전극층을 각각의 화소별로 분리시킴으로써 각 화소들에 독립적인 제1 신호가 인가되도록 한다(IsoCut 공정). 하부 전극층은 후에 하부 전극(140)으로 패터닝된다. 상기 하부 전극(140)에는 액티브 매트릭스(100)에 내장된 트랜지스터로부터 전달된 제1 신호가 인가된다.The lower electrode layer is formed on the
상기 하부 전극층의 상부에는 PZT, 또는 PLZT로 구성된 제2층이 형성된다. 제2층은 졸-겔법, 스퍼터링 방법, 또는 화학 기상 증착 방법을 이용하여 0.1∼1.0㎛, 바람직하게는 0.4㎛ 정도의 두께를 가지도록 형성한다. 그리고, 상기 제2층을 급속 열처리(RTA) 방법으로 열처리하여 상변이시킨다. 제2층은 후에 변형층(150)으로 패터닝된다. 상기 변형층(150)은 상부 전극(155)에 제2 신호가 인가되고 하부 전극(140)에 제1 신호가 인가되어 상부 전극(155)과 하부 전극(140) 사이의 전위차에 따라 발생하는 전기장에 의하여 변형을 일으킨다.A second layer made of PZT or PLZT is formed on the lower electrode layer. The second layer is formed to have a thickness of about 0.1 to 1.0 mu m, preferably about 0.4 mu m, using a sol-gel method, a sputtering method, or a chemical vapor deposition method. In addition, the second layer is subjected to a heat treatment by a rapid heat treatment (RTA) method to cause phase shift. The second layer is later patterned into
상기 제2층의 상부에는 상부 전극층이 적층된다. 상부 전극층은 백금, 알루미늄, 또는 은 등의 전기 전도성 및 반사성을 갖는 금속을 스퍼터링 방법을 이용하여 0.1∼1.0㎛ 정도의 두께를 가지도록 형성한다.An upper electrode layer is stacked on the second layer. The upper electrode layer is formed of a metal having electrical conductivity and reflectivity, such as platinum, aluminum, or silver, to have a thickness of about 0.01 to 1.0 탆 using a sputtering method.
상기 상부 전극층의 상부에 제1 포토 레지스트(도시되지 않음)를 스핀 코팅(spin coating) 방법으로 도포한 후, 상기 상부 전극층이 도 2에 도시한 바와 같이 거울상의‘ㄷ’자의 형상을 가지도록 패터닝하여 상부 전극(155)을 형성한다. 상기 상부 전극(155)에는 외부로부터 공통 전극선(도시되지 않음)을 통하여 제2 신호가 인가된다. 이어서, 상기 제1 포토 레지스트를 제거한 후, 상기 패터닝된 상부 전극(155) 및 제2층의 상부에 제2 포토 레지스트(도시되지 않음)를 스핀 코팅 방법으로 도포한 후, 상기 제2층이 상부 전극(155) 보다 약간 넓은 거울상의‘ㄷ’자의 형상을 갖도록 패터닝하여 변형층(150)을 형성한다(도 2 참조).After applying a first photoresist (not shown) to the upper electrode layer by spin coating, patterning the upper electrode layer to have a mirror-shaped 'C' shape as shown in FIG. 2. The
상기 상부 전극(155), 변형층(150) 및 하부 전극층의 상부에 제3 포토 레지스트(도시되지 않음)를 스핀 코팅 방법으로 도포한 후, 상기 하부 전극층을 상기 변형층(150) 보다 약간 넓은 거울상의‘ㄷ’자의 형상을 갖도록 패터닝하여 하부 전극(140)을 형성한다.After applying a third photoresist (not shown) on the
도 4e를 참조하면, 상기 변형층(150) 중 아래에 제2 금속층(115)의 개구부가 형성되어 있는 부분으로부터 변형층(150), 하부 전극(140), 제1층(134), 제2 보호층(120), 그리고 제1 보호층(110)을 차례로 식각하여 상기 변형층(150)의 일측으로부터 제1 금속층(105)의 드레인 패드까지 비어 홀(160)을 형성한 후, 비어 홀(160)의 내부에 텅스텐(W), 백금, 알루미늄, 또는 티타늄 등의 금속을 스퍼터링 방법을 이용하여 상기 제1 금속층(105)의 드레인 패드와 하부 전극(140)이 연결되도록 비어 컨택(165)을 형성한다. 그러므로, 비어 컨택(165)은 비어 홀(160) 내에서 상기 하부 전극(140)으로부터 드레인 패드의 상부까지 형성된다. 외부로부터 전달된 제1 신호는 액티브 매트릭스(100)에 내장된 트랜지스터, 제1 금속층(105)의 드레인 패드 및 비어 컨택(165)을 통하여 하부 전극(140)에 인가된다.Referring to FIG. 4E, the
계속하여, 상기 패터닝된 하부 전극(140) 및 비어 홀(160)의 상부에 제4 포토 레지스트(도시되지 않음)를 스핀 코팅 방법으로 도포한 후, 제1층(134)의 양측 지지부로부터 연장된 부분은 상기 하부 전극(140) 보다 약간 넓은 사각형의 형상을 가지며, 이와 일체로 형성된 제1층(134)의 중앙부는 사각형의 평판의 형상을 갖도록 패터닝하여 지지층(135)을 형성한다. 즉, 도 2에 도시한 바와 같이 지지층(135)은 양측 지지부로부터 사각형 형상의 암들이 연장되고, 이러한 암들 사이에 보다 넓은 면적을 갖는 사각형 형상의 평판이 동일 평면상에서 상기 암들과 일체로 형성된 형상을 가진다. 그리고, 상기 제4 포토 레지스트를 제거한다. 상기와 같이 지지층(135)이 패터닝된 결과, 희생층(130)의 일부가 노출된다.Subsequently, a fourth photoresist (not shown) is applied to the patterned
상기 노출된 희생층(130)의 상부 및 지지층(135)의 상부에 제5 포토 레지스트(도시되지 않음)를 스핀 코팅 방법으로 도포한 후, 상기 지지층(135)의 중앙부인 사각형 형상의 평판이 노출되도록 패터닝한다. 그리고, 상기 사각형 형상의 노출된 지지층(135)의 중앙부의 상부에 은, 백금, 또는 알루미늄 등의 반사성을 갖는 금속을 0.3∼2.0㎛ 정도의 두께로 스퍼터링 방법 또는 화학 기상 증착 방법을 이용하여 증착시킨다. 계속하여, 상기 증착된 금속이 상기 사각형 형상의 노출된 지지층(135)의 중앙부와 동일한 형상을 갖도록 상기 증착된 금속을 패터닝하여 거울(170)을 형성한 후, 상기 제5 포토 레지스트를 제거한다.After applying a fifth photoresist (not shown) on the exposed
도 4f를 참조하면, 상기 희생층(130)을 플루오르화 브롬(BrF3) 또는 플루오르화 크세논(XeF2)을 사용하여 식각하여 희생층(130)의 위치에 에어 갭(175)을 형성한 후, 세정 및 건조(rinse and dry) 처리를 수행하여 AMA 소자를 완성한다.Referring to FIG. 4F, the
상술한 본 발명에 따른 박막형 광로 조절 장치에 있어서, 상부 전극(155)에는 외부로부터 공통 전극선을 통하여 제2 신호가 인가된다. 동시에 하부 전극(140)에는 외부로부터 액티브 매트릭스(100)에 내장된 트랜지스터, 제1 금속층(115)의 드레인 패드 및 비어 컨택(165)을 통하여 제1 신호가 인가되어, 상부 전극(155)과 하부 전극(140) 사이에 전위차에 따른 전기장이 발생한다. 이러한 전기장에 의하여 상부 전극(155)과 하부 전극(140) 사이에 형성된 변형층(150)이 변형을 일으킨다. 변형층(150)은 상기 전기장에 대하여 직교하는 방향으로 수축하며, 따라서, 변형층(150) 및 지지층(135)을 포함하는 액츄에이터(200)는 소정의 각도를 가지고 휘어진다. 광원으로부터 입사되는 광을 반사하는 거울(170)은 상기 지지층(135)의 중앙부의 상부에 형성되어 있으므로 액츄에이터(200)와 같은 각도로 휘어진다. 이에 따라, 상기 거울(170)은 입사되는 광을 소정의 각도로 반사하며, 반사된 광은 슬릿을 통과하여 스크린에 투영되어 화상을 맺게 된다.In the above-described thin film type optical path control device according to the present invention, a second signal is applied to the
상술한 바와 같이 본 발명에 의하면, 액티브 매트릭스의 상부에 제2 보호층을 하지층의 단차를 평탄화시킬 수 있을 정도의 두께로 형성한다. 상기 제2 보호층을 화학 기계적 연마(CMP) 방법으로 연마하여 평탄한 표면을 얻을 수 있다. 이와 같이 제2 보호층을 평탄화시킨 후, 에어 갭을 형성하기 위하여 폴리 실리콘을 사용하여 희생층을 형성한다. 따라서, 제2 보호층에서 평탄화 공정을 수행하였으므로, 별도로 희생층을 평탄화하는 공정이 필요 없다. 또한, 희생층은 평탄화된 제2 보호층의 상부에 형성되므로 희생층의 잔류 두께를 용이하게 예측할 수 있으며, 액티브 매트릭스 상에 형성된 희생층의 전체적인 잔류 두께 균일성을 확보할 수 있다.As described above, according to the present invention, a second protective layer is formed on the active matrix so that the thickness of the base layer can be flattened. The second protective layer may be polished by chemical mechanical polishing (CMP) to obtain a flat surface. After the planarization of the second protective layer is performed, a sacrificial layer is formed using polysilicon to form an air gap. Therefore, since the planarization process is performed in the second passivation layer, the process of planarizing the sacrificial layer is not necessary. In addition, since the sacrificial layer is formed on the planarized second protective layer, the remaining thickness of the sacrificial layer can be easily predicted, and the overall residual thickness uniformity of the sacrificial layer formed on the active matrix can be secured.
또한, 평탄화 공정 후 잔류하는 제2 보호층은 후속하는 희생층의 식각 공정시 하층들을 보호하는 식각 방지층의 기능을 동시에 수행하므로 제조 공정이 단축된다.In addition, the second protective layer remaining after the planarization process simultaneously performs a function of an etch stop layer that protects lower layers during an etching process of a subsequent sacrificial layer, thereby shortening a manufacturing process.
상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.Although described above with reference to a preferred embodiment of the present invention, those skilled in the art will be variously modified and changed within the scope of the invention without departing from the spirit and scope of the invention described in the claims below I can understand that you can.
Claims (4)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019970057099A KR100256873B1 (en) | 1997-10-31 | 1997-10-31 | Manufacturing method for thin flim actuated mirror array |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019970057099A KR100256873B1 (en) | 1997-10-31 | 1997-10-31 | Manufacturing method for thin flim actuated mirror array |
Publications (2)
Publication Number | Publication Date |
---|---|
KR19990035304A KR19990035304A (en) | 1999-05-15 |
KR100256873B1 true KR100256873B1 (en) | 2000-05-15 |
Family
ID=19523879
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019970057099A KR100256873B1 (en) | 1997-10-31 | 1997-10-31 | Manufacturing method for thin flim actuated mirror array |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100256873B1 (en) |
-
1997
- 1997-10-31 KR KR1019970057099A patent/KR100256873B1/en not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
KR19990035304A (en) | 1999-05-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR19990004774A (en) | Manufacturing method of thin film type optical path control device | |
KR100256873B1 (en) | Manufacturing method for thin flim actuated mirror array | |
KR100256874B1 (en) | Manufacturing method for thin flim actuated mirror array | |
KR100256796B1 (en) | Method for manufacturing thin flim actuated mirror array | |
KR100251098B1 (en) | Thin film actuated mirror array and manufacturing method of the same | |
KR100271002B1 (en) | Method for manufacturing thin flim actuatred mirror array | |
KR100257605B1 (en) | Method for manufacturing thin film actuated mirror array | |
KR100257603B1 (en) | Thin film actuated mirror array and method for manufacturing the same | |
KR100251100B1 (en) | Thin film actuated mirror array and manufacturing method of the same | |
KR100256870B1 (en) | Method for manufacturing thin flim actuated mirror array | |
KR100251101B1 (en) | Thin film actuated mirror array and manufacturing method of the same | |
KR100256791B1 (en) | Method for manufacturing thin flim actuated mirror array | |
KR19990084641A (en) | Manufacturing method of thin film type optical path control device | |
KR19990035316A (en) | Thin Film Type Light Path Regulator | |
KR19990035325A (en) | Manufacturing method of thin film type optical path control device | |
KR20000004787A (en) | Method for manufacturing a thin film actuated mirror array | |
KR19990035326A (en) | Manufacturing method of thin film type optical path control device | |
KR19990012822A (en) | Manufacturing method of thin film type optical path control device | |
KR19990035328A (en) | Thin Film Type Light Path Regulator | |
KR19990035329A (en) | Manufacturing method of thin film type optical path control device | |
KR19990034637A (en) | Manufacturing method of thin film type optical path control device | |
KR19990039329A (en) | Manufacturing method of thin film type optical path control device | |
KR19990019076A (en) | Manufacturing method of thin film type optical path control device | |
KR19990058708A (en) | Manufacturing method of thin film type optical path control device | |
KR19990058709A (en) | Thin Film Type Light Path Regulator |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20090202 Year of fee payment: 10 |
|
LAPS | Lapse due to unpaid annual fee |