KR100251098B1 - Thin film actuated mirror array and manufacturing method of the same - Google Patents

Thin film actuated mirror array and manufacturing method of the same Download PDF

Info

Publication number
KR100251098B1
KR100251098B1 KR1019970028908A KR19970028908A KR100251098B1 KR 100251098 B1 KR100251098 B1 KR 100251098B1 KR 1019970028908 A KR1019970028908 A KR 1019970028908A KR 19970028908 A KR19970028908 A KR 19970028908A KR 100251098 B1 KR100251098 B1 KR 100251098B1
Authority
KR
South Korea
Prior art keywords
layer
lower electrode
active matrix
upper electrode
thin film
Prior art date
Application number
KR1019970028908A
Other languages
Korean (ko)
Other versions
KR19990004767A (en
Inventor
손성용
Original Assignee
전주범
대우전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 전주범, 대우전자주식회사 filed Critical 전주범
Priority to KR1019970028908A priority Critical patent/KR100251098B1/en
Publication of KR19990004767A publication Critical patent/KR19990004767A/en
Application granted granted Critical
Publication of KR100251098B1 publication Critical patent/KR100251098B1/en

Links

Images

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02BOPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B26/00Optical devices or arrangements for the control of light using movable or deformable optical elements
    • G02B26/08Optical devices or arrangements for the control of light using movable or deformable optical elements for controlling the direction of light
    • G02B26/0816Optical devices or arrangements for the control of light using movable or deformable optical elements for controlling the direction of light by means of one or more reflecting elements
    • G02B26/0833Optical devices or arrangements for the control of light using movable or deformable optical elements for controlling the direction of light by means of one or more reflecting elements the reflecting element being a micromechanical device, e.g. a MEMS mirror, DMD
    • G02B26/0858Optical devices or arrangements for the control of light using movable or deformable optical elements for controlling the direction of light by means of one or more reflecting elements the reflecting element being a micromechanical device, e.g. a MEMS mirror, DMD the reflecting means being moved or deformed by piezoelectric means
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B81MICROSTRUCTURAL TECHNOLOGY
    • B81CPROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00841Cleaning during or after manufacture
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00Piezoelectric or electrostrictive devices
    • H10N30/80Constructional details
    • H10N30/87Electrodes or interconnections, e.g. leads or terminals
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00Piezoelectric or electrostrictive devices
    • H10N30/80Constructional details
    • H10N30/88Mounts; Supports; Enclosures; Casings
    • H10N30/883Further insulation means against electrical, physical or chemical damage, e.g. protective coatings
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S359/00Optical: systems and elements
    • Y10S359/904Micromirror

Abstract

PURPOSE: A method for manufacturing a thin film type light path controlling apparatus is provided to prevent a lower electrode from being damaged and improve a reproduction of an etching process by making a thickness of a strain layer equal. CONSTITUTION: A drain pad(105) is formed on an active matrix(100). A protective layer(110) is formed on the drain pad(105) and the active matrix(100) to protect the active matrix(100) having a transistor. An etching preventing layer(115) is laminated on the protective layer(110). The first layer is laminated on the exposed etching preventing layer(115) and is patterned into a supporting layer(125). A lower electrode layer is formed on the first layer using a conductive metal and is patterned into a lower electrode(130) approving the first signal. The second layer is laminated on the lower electrode layer and is patterned into a strain layer(135). An upper electrode layer is laminated on the second layer and is patterned into an upper electrode with a specific pixel shape. A via hole(145) is formed with etching the strain layer(135), the lower electrode(130), the etching preventing layer(115) and the protective layer(110) from a side of the strain layer(135) to an upper part of the drain pad(105).

Description

박막형 광로 조절 장치의 제조 방법Manufacturing method of thin film type optical path control device

본 발명은 박막형 광로 조절 장치인 AMA(Actuated Mirror Arrays)의 제조 방법에 관한 것으로서, 보다 상세하게는 변형층을 두 단계 공정에 의해 패터닝하여 액츄에이터의 지지부와 그 이외 부분에서 변형층의 두께를 균일하게 함으로써, 후속하는 식각 공정의 조절이 용이하게 하며, 변형층의 식각으로 인해 하부 전극이 손상을 입는 것을 방지하여 안정한 액츄에이터를 형성할 수 있는 박막형 광로 조절 장치의 제조 방법에 관한 것이다.The present invention relates to a method of manufacturing AMA (Actuated Mirror Arrays), which is a thin film type optical path control device. More specifically, the strained layer is patterned by a two-step process to uniformly vary the thickness of the strained layer at the support portion and other portions of the actuator. As a result, the present invention relates to a method of manufacturing a thin film type optical path control device, which facilitates the subsequent etching process and prevents damage to the lower electrode due to etching of the strained layer, thereby forming a stable actuator.

광학 에너지(optical energy)를 스크린 상에 투영하기 위한 광로 조절 장치 또는 공간적 광 변조기(spatial light modulator)는 광통신, 화상 처리, 및 정보 디스플레이 장치와 같은 다양한 분야에 응용될 수 있다. 상기 광로 조절 장치 또는 공간적 광 변조기를 이용한 화상 처리 장치는 통상적으로 광학 에너지를 스크린 상에 표시하는 방법에 따라 직시형 화상 표시 장치(direct-view image display device)와 투사형 화상 표시 장치(projection-type image display device)로 구분된다.Optical path control devices or spatial light modulators for projecting optical energy onto a screen may be applied to various fields such as optical communication, image processing, and information display devices. The image processing apparatus using the optical path adjusting device or the spatial light modulator typically has a direct-view image display device and a projection-type image device according to a method of displaying optical energy on a screen. display device).

직시형 화상 표시 장치의 예로서는 CRT(Cathode Ray Tube)를 들 수 있는데, 이러한 CRT 장치는 소위 브라운관으로 불리는 것으로서 화질은 우수하나 화면의 대형화에 따라 그 중량과 용적이 증가하여 제조 비용이 상승하게 되는 문제가 있다. 투사형 화상 표시 장치로는 액정 표시 장치(Liquid Crystal Display : LCD), 디포머블 미러 어레이(Deformable Mirror Device; DMD) 및 AMA를 들 수 있다. 이러한 투사형 화상 표시 장치는 다시 그들의 광학적 특성에 따라 2개의 그룹으로 나뉠 수 있다. 즉, LCD와 같은 장치는 전송 광 변조기(transmissive spatial light modulators)로 분류될 수 있는데 반하여, DMD 및 AMA는 반사 광 변조기(reflective spatial light modulators)로 분류될 수 있다. LCD와 같은 전송 광 변조기는 광학적 구조가 매우 간단하므로, 얇게 형성하여 중량을 가볍게 할 수 있으며 용적을 줄이는 것이 가능하다. 그러나, 빛의 극성으로 인하여 광효율이 낮으며, 액정 재료에 고유하게 존재하는 문제, 예를 들면 응답 속도가 느리고 그 내부가 과열되기 쉬운 단점이 있다. 또한, 현존하는 전송 광 변조기의 최대 광효율은 1 내지 2 % 범위로 한정되며, 수용 가능한 디스플레이 품질을 제공하기 위해서 암실 조건을 필요로 한다. 따라서, 상술한 문제점들을 해결하기 위하여 DMD 및 AMA와 같은 광 변조기가 개발되었다.An example of a direct-view image display device is a CRT (Cathode Ray Tube). The CRT device is called a CRT, which has excellent image quality but increases in weight and volume as the screen is enlarged, leading to an increase in manufacturing cost. There is. Projection type image display devices include a liquid crystal display (LCD), a deformable mirror device (DMD), and an AMA. Such projection image display devices can be further divided into two groups according to their optical characteristics. That is, devices such as LCDs can be classified as transmissive spatial light modulators, while DMD and AMA can be classified as reflective spatial light modulators. Transmission optical modulators, such as LCDs, have a very simple optical structure, which makes them thinner, lighter in weight, and smaller in volume. However, due to the polarity of the light, the light efficiency is low, there is a problem inherent in the liquid crystal material, for example, there is a disadvantage that the response speed is slow and the inside is easy to overheat. In addition, the maximum light efficiency of existing transmission light modulators is limited to a range of 1-2%, requiring dark room conditions to provide acceptable display quality. Therefore, optical modulators such as DMD and AMA have been developed to solve the above problems.

DMD는 5% 정도의 비교적 양호한 광효율을 나타내지만, DMD에 채용된 힌지 구조물에 의해서 심각한 피로 문제가 발생할 뿐만 아니라, 매우 복잡하고 값비싼 구동 회로가 요구된다는 단점이 있다. AMA는 그 내부에 설치된 각각의 거울들이 광원으로부터 입사되는 빛을 소정의 각도로 반사하고, 상기 반사된 빛이 슬릿(slit)이나 핀홀(pinhole)과 같은 개구(aperture)를 통과하여 스크린에 투영되어 화상을 맺도록 광속을 조절할 수 있는 장치이다. 따라서, 그 구조와 동작 원리가 간단하며, LCD나 DMD에 비해 높은 광효율(10% 이상의 광효율)을 얻을 수 있다. 또한, 콘트라스트(contrast)가 향상되어 밝고 선명한 화상을 얻을 수 있다.Although DMD shows a relatively good light efficiency of about 5%, the hinge structure employed in the DMD not only causes serious fatigue problems, but also requires a very complicated and expensive driving circuit. In the AMA, each of the mirrors installed therein reflects light incident from the light source at a predetermined angle, and the reflected light is projected on the screen through an aperture such as a slit or a pinhole. It is a device that can adjust the speed of light to form an image. Therefore, its structure and operation principle are simple, and high light efficiency (more than 10% light efficiency) can be obtained compared to LCD or DMD. In addition, contrast can be improved to obtain a bright and clear image.

이러한 AMA 장치는 크게 벌크형(bulk type)과 박막형(thin film type)으로 구분된다. 상기 벌크형 광로 조절 장치는 Gregory Um 등에게 허여된 미합중국 특허 제 5,085,497호에 개시되어 있다. 벌크형 광로 조절 장치는 다층 세라믹을 얇게 절단하여 내부에 금속 전극이 형성된 세라믹 웨이퍼를 트랜지스터가 내장된 액티브 매트릭스(active matrix)에 장착한 후, 쏘잉 방법으로 가공하고 그 상부에 거울을 설치함으로써 이루어진다. 그러나, 벌크형 광로 조절 장치는 설계 및 제조에 있어서 매우 높은 정밀도가 요구되며, 변형부의 응답이 느리다는 단점이 있다.These AMA devices are largely divided into bulk type and thin film type. The bulk optical path control device is disclosed in US Pat. No. 5,085,497 to Gregory Um et al. The bulk optical path adjusting device is made by thinly cutting a multilayer ceramic to mount a ceramic wafer having a metal electrode formed therein in an active matrix in which a transistor is embedded, and then processing by a sawing method and installing a mirror thereon. However, the bulk optical path control device requires very high precision in design and manufacture, and has a disadvantage in that the response of the deformable part is slow.

이에 따라, 반도체 제조 공정을 이용하여 제조할 수 있는 박막형 광로 조절 장치가 개발되었다. 상기 박막형 광로 조절 장치는 본 출원인이 1996년 9월 24일에 특허 출원한 특허출원 제96-42197호(발명의 명칭:멤브레인의 스트레스를 조절할 수 있는 박막형 광로 조절 장치 및 그 제조 방법)에 개시되어 있다.Accordingly, a thin film type optical path control apparatus that can be manufactured using a semiconductor manufacturing process has been developed. The thin film type optical path control device is disclosed in the patent application No. 96-42197 (name of the invention: thin film type optical path control device that can control the stress of the membrane and a method of manufacturing the same) of the applicant filed on September 24, 1996 have.

도 1은 상기 선행 출원에 기재된 박막형 광로 조절 장치의 평면도를 도시한 것이며, 도 2는 도 1에 도시한 장치를 A­A′선으로 자른 단면도를 도시한 것이다.FIG. 1 shows a plan view of the thin film type optical path adjusting device described in the above prior application, and FIG. 2 shows a cross-sectional view taken along the line AA ′ of the device shown in FIG. 1.

도 1 및 도 2를 참조하면, 상기 박막형 광로 조절 장치는 액티브 매트릭스(1) 및 액츄에이터(60)를 포함한다. 그 내부에 M×N(M, N은 정수) 개의 모스(metal oxide semiconductor; MOS) 트랜지스터가 내장되고 일측 상부에 드레인 패드(5)가 형성된 액티브 매트릭스(1)는, 상기 액티브 매트릭스(1) 및 드레인 패드(5)의 상부에 적층된 보호층(passivation layer)(10)과 보호층(10)의 상부에 적층된 식각 방지층(15)을 포함한다.1 and 2, the thin film type optical path control device includes an active matrix 1 and an actuator 60. An active matrix 1 having M × N (M, N is an integer) MOS transistors and a drain pad 5 formed on one side thereof includes the active matrix 1 and A passivation layer 10 stacked on top of the drain pad 5 and an etch stop layer 15 stacked on top of the passivation layer 10 are included.

액츄에이터(60)는 상기 식각 방지층(15) 중에서 그 아래에 드레인 패드(5)가 형성된 부분에 일측이 접촉되며 타측이 에어 갭(25)을 개재하여 상기 액티브 매트릭스(1)와 평행하도록 적층된 멤브레인(30), 상기 멤브레인(30)의 상부에 적층된 하부 전극(35), 상기 하부 전극(35)의 상부에 적층된 변형층(40), 상기 변형층(40)의 상부에 적층된 상부 전극(45), 상기 변형층(40)의 일측으로부터 하부 전극(35), 멤브레인(30), 식각 방지층(15) 및 보호층(10)을 통하여 상기 드레인 패드(5)까지 수직하게 형성된 비어 홀(50) 내에 하부 전극(35)과 드레인 패드(5)가 서로 전기적으로 연결되도록 형성된 비어 컨택(55)을 포함한다.The actuator 60 is a membrane in which one side is in contact with a portion of the etch stop layer 15 in which the drain pad 5 is formed and the other side is parallel to the active matrix 1 via the air gap 25. 30, a lower electrode 35 stacked on the membrane 30, a strained layer 40 stacked on the lower electrode 35, and an upper electrode stacked on the strained layer 40. 45, a via hole vertically formed from one side of the strained layer 40 to the drain pad 5 through the lower electrode 35, the membrane 30, the etch stop layer 15, and the protective layer 10. The lower electrode 35 and the drain pad 5 are formed in the via contact 55 to be electrically connected to each other.

상기 상부 전극(45)의 일부에는 스트라이프(46)가 형성된다. 상기 스트라이프(46)는 상부 전극(45)을 균일하게 작동시켜 광원으로부터 입사되는 빛의 난반사를 방지한다.A stripe 46 is formed on a portion of the upper electrode 45. The stripe 46 operates the upper electrode 45 uniformly to prevent diffuse reflection of light incident from the light source.

이하, 상기 박막형 광로 조절 장치의 제조 방법을 도 3a 내지 3d를 참조하여 설명한다.Hereinafter, a method of manufacturing the thin film type optical path control device will be described with reference to FIGS. 3A to 3D.

도 3a를 참조하면, M×N(M, N은 정수) 개의 트랜지스터(도시되지 않음)가 내장되고 그 일측 상부에 드레인 패드(5)가 형성된 액티브 매트릭스(1) 상에 인 실리케이트 유리(phosphor-silicate glass; PSG)로 구성된 보호층(10)을 형성한다. 상기 보호층(10)은 화학 기상 증착(chemical vapor deposition; CVD) 방법을 이용하여 1.0㎛ 정도의 두께를 갖도록 형성한다. 상기 보호층(10)은 후속 공정으로부터 액티브 매트릭스(1)를 보호한다.Referring to FIG. 3A, a silicate glass (phosphor-) is formed on an active matrix 1 having M × N (M and N are integers) transistors (not shown) and a drain pad 5 formed on one side thereof. A protective layer 10 made of silicate glass (PSG) is formed. The protective layer 10 is formed to have a thickness of about 1.0 μm using chemical vapor deposition (CVD). The protective layer 10 protects the active matrix 1 from subsequent processes.

상기 보호층(10) 상에는 질화물로 이루어진 식각 방지층(15)이 형성된다. 상기 식각 방지층(15)은 저압 화학 기상 증착(low pressure CVD; LPCVD) 방법을 이용하여 0.1∼1.0㎛ 정도의 두께를 갖도록 형성한다. 상기 식각 방지층(15)은 후속하는 식각 공정 동안에 보호층(10) 및 액티브 매트릭스(1)가 식각되는 것을 방지한다.An etch stop layer 15 made of nitride is formed on the protective layer 10. The etch stop layer 15 may be formed to have a thickness of about 0.1 μm to about 1.0 μm using a low pressure chemical vapor deposition (LPCVD) method. The etch stop layer 15 prevents the protective layer 10 and the active matrix 1 from being etched during the subsequent etching process.

상기 식각 방지층(15) 상에는 희생층(20)이 형성된다. 상기 희생층(20)은 인(P)의 농도가 높은 PSG를 대기압 화학 기상 증착(atmospheric pressure CVD; APCVD) 방법을 이용하여 1.0∼3.0㎛ 정도의 두께를 갖도록 형성한다. 이 경우, 희생층(20)은 트랜지스터가 내장된 액티브 매트릭스(1)의 상부를 덮고 있으므로, 그 표면의 평탄도가 매우 불량하다. 따라서, 희생층(20)의 표면을 스핀 온 글래스(spin-on glass; SOG)를 사용하는 방법 또는 화학 기계적 연마(chemical mechanical polishing; CMP) 방법을 이용하여 평탄화시킨다. 이어서, 상기 희생층(20) 중 그 아래에 드레인 패드(5)가 형성되어 있는 부분을 식각하여 상기 식각 방지층(15)의 일부를 노출시킴으로써 액츄에이터의 지지부가 형성될 위치를 만든다.The sacrificial layer 20 is formed on the etch stop layer 15. The sacrificial layer 20 is formed of a PSG having a high concentration of phosphorus (P) to have a thickness of about 1.0 μm to 3.0 μm by using an atmospheric pressure chemical vapor deposition (APCVD) method. In this case, since the sacrificial layer 20 covers the upper portion of the active matrix 1 in which the transistor is embedded, the surface flatness is very poor. Accordingly, the surface of the sacrificial layer 20 is planarized by using spin-on glass (SOG) or chemical mechanical polishing (CMP). Subsequently, a portion of the sacrificial layer 20 in which the drain pad 5 is formed is etched to expose a portion of the etch stop layer 15 to form a position where the support portion of the actuator is to be formed.

도 3b를 참조하면, 상기 노출된 식각 방지층(15) 및 희생층(20) 상에 0.1∼1.0㎛ 정도의 두께로 멤브레인(30)을 형성한다. 상기 멤브레인(30)은 질화물을 저압 화학 기상 증착(LPCVD) 방법을 이용하여 형성한다. 이때, 저압의 반응 용기 내에서 반응 가스의 비를 변화시키면서 멤브레인(30)을 형성함으로써, 멤브레인(30) 내의 응력(stress)을 조절한다.Referring to FIG. 3B, the membrane 30 is formed on the exposed etch stop layer 15 and the sacrificial layer 20 to a thickness of about 0.1 μm to about 1.0 μm. The membrane 30 forms nitride using low pressure chemical vapor deposition (LPCVD). At this time, by forming the membrane 30 while varying the ratio of the reaction gas in the reaction vessel of low pressure, the stress in the membrane 30 is controlled.

상기 멤브레인(30) 상에는 예컨대 백금(Pt)-탄탈륨(Ta)으로 구성된 하부 전극(35)이 형성된다. 이어서, 상기 하부 전극(35)을 식각하여 각 화소별로 상기 하부 전극(35)을 단락시킴으로써 각 화소들에 독립적인 제1 신호(화상 신호)가 인가되도록 한다(Iso­Cut 식각 공정).On the membrane 30, for example, a lower electrode 35 made of platinum (Pt) -tantalum (Ta) is formed. Subsequently, the lower electrode 35 is etched to short the lower electrode 35 for each pixel so that an independent first signal (image signal) is applied to each pixel (Iso 화소 Cut etching process).

상기 하부 전극(35) 상에는 PZT 또는 PLZT로 구성된 변형층(40)이 형성된다. 상기 변형층(40)은 졸-겔(sol-gel)법을 이용하여 0.1∼1.0㎛, 바람직하게는 0.4㎛ 정도의 두께를 갖도록 형성한 후, 급속 열처리(rapid thermal annealing; RTA) 방법으로써 상변이시킨다. 상기 변형층(40)은 공통 전극인 상부 전극(45)과 신호 전극인 하부 전극(35) 사이에 발생하는 전기장에 의하여 변형을 일으키다.The deformation layer 40 formed of PZT or PLZT is formed on the lower electrode 35. The strained layer 40 is formed to have a thickness of about 0.1 μm to about 1.0 μm, preferably about 0.4 μm using a sol-gel method, and then a phase change is performed by a rapid thermal annealing (RTA) method. Makes it. The deformation layer 40 is deformed by an electric field generated between the upper electrode 45 that is a common electrode and the lower electrode 35 that is a signal electrode.

상기 상부 전극(45)은 변형층(40)의 상부에 형성된다. 상기 상부 전극(45)은 알루미늄 또는 백금 등의 전기 전도성 및 반사성이 우수한 금속을 스퍼터링 방법을 이용하여 0.1∼1.0㎛ 정도의 두께를 갖도록 형성한다. 공통 전극인 상부 전극(45)에는 제2 신호(바이어스 신호)가 인가된다. 또한, 상기 상부 전극(45)은 광원으로부터 입사되는 빛을 반사하는 거울의 기능도 함께 수행한다.The upper electrode 45 is formed on the strained layer 40. The upper electrode 45 is formed of a metal having excellent electrical conductivity and reflectivity such as aluminum or platinum so as to have a thickness of about 0.1 to 1.0 μm using a sputtering method. The second signal (bias signal) is applied to the upper electrode 45 which is the common electrode. In addition, the upper electrode 45 also functions as a mirror that reflects light incident from the light source.

도 3c를 참조하면, 상기 상부 전극(45)을 소정의 화소 형상으로 패터닝한다. 이때, 상기 상부 전극(45)의 일측 상부에 스트라이프(46)가 형성되도록 패터닝한다. 계속해서, 상기 변형층(40) 및 하부 전극(35)을 순차적으로 소정의 화소 형상으로 패터닝한 후, 변형층(40)의 일측 상부로부터 드레인 패드(5)의 상부까지 변형층(40), 하부 전극(35), 멤브레인(30), 식각 방지층(15) 및 보호층(10)을 순차적으로 식각함으로써 비어 홀(50)을 형성한다. 이어서, 텅스텐, 백금 또는 티타늄 등의 금속을 리프트-오프 방법으로 증착하여 상기 드레인 패드(5)와 하부 전극(35)을 전기적으로 연결시키는 비어 컨택(55)을 형성한다. 따라서, 상기 비어 컨택(55)은 비어 홀(50) 내에서 하부 전극(35)으로부터 드레인 패드(5)의 상부까지 수직하게 형성된다. 그러므로, 외부로부터 인가된 제1 신호는 액티브 매트릭스(1)에 내장된 트랜지스터, 드레인 패드(5) 및 비어 컨택(55)을 통하여 하부 전극(35)에 인가된다.Referring to FIG. 3C, the upper electrode 45 is patterned into a predetermined pixel shape. In this case, the stripe 46 is patterned so that the stripe 46 is formed on one side of the upper electrode 45. Subsequently, the strained layer 40 and the lower electrode 35 are sequentially patterned into a predetermined pixel shape, and then the strained layer 40 is formed from an upper portion of one side of the strained layer 40 to an upper portion of the drain pad 5. The via hole 50 is formed by sequentially etching the lower electrode 35, the membrane 30, the etch stop layer 15, and the protective layer 10. Subsequently, a metal such as tungsten, platinum or titanium is deposited by a lift-off method to form a via contact 55 that electrically connects the drain pad 5 and the lower electrode 35. Therefore, the via contact 55 is formed vertically from the lower electrode 35 to the top of the drain pad 5 in the via hole 50. Therefore, the first signal applied from the outside is applied to the lower electrode 35 through the transistor, the drain pad 5, and the via contact 55 embedded in the active matrix 1.

도 3d를 참조하면, 상기 비어 컨택(55)이 형성된 결과물 전면에 포토레지스트층(도시하지 않음)을 도포하고 이를 패터닝하여 상기 멤브레인(30)을 노출시킨다. 이어서, 상기 포토레지스트층을 식각 마스크로 사용하여 상기 멤브레인(30)을 이방성 식각함으로써 소정의 화소 형상으로 패터닝한다. 계속해서, 상기 포토레지스트층을 식각 마스크로 사용하여 49% 플루오르화 수소(HF) 증기에 의해 상기 희생층(20)을 등방성 식각함으로써 에어 갭(25)을 형성한다. 이어서, 상기 포토레지스트층을 제거하고, 남아있는 식각 용액을 제거하기 위하여 세정 및 건조 공정을 실시함으로써 AMA 소자를 완성한다.Referring to FIG. 3D, a photoresist layer (not shown) is coated on the entire surface of the resultant product in which the via contact 55 is formed and patterned to expose the membrane 30. Subsequently, the membrane 30 is anisotropically etched using the photoresist layer as an etching mask, thereby patterning a predetermined pixel shape. Subsequently, the air gap 25 is formed by isotropically etching the sacrificial layer 20 by 49% hydrogen fluoride (HF) vapor using the photoresist layer as an etching mask. Subsequently, the AMA device is completed by removing the photoresist layer and performing a cleaning and drying process to remove the remaining etching solution.

상술한 박막형 광로 조절 장치에 있어서, 외부로부터 인가된 제1 신호는 액티브 매트릭스(1)에 내장된 MOS 트랜지스터, 드레인 패드(5) 및 비어 컨택(55)을 통하여 하부 전극(35)에 인가된다. 또한, 외부로부터 공통 전극선을 통하여 상부 전극(45)에는 제2 신호가 인가되어 상부 전극(45)과 하부 전극(35) 사이에 전기장이 발생한다. 이러한 전기장에 의하여 상부 전극(45)과 하부 전극(35) 사이에 적층되어 있는 변형층(40)이 변형을 일으킨다. 변형층(40)은 상기 전기장에 대하여 수직한 방향으로 수축하며, 변형층(40)을 포함하는 액츄에이터(60)는 소정의 각도를 가지고 상방으로 휘게 된다. 그러므로 액츄에이터(60) 상부의 상부 전극(45)도 같은 방향으로 경사진다. 광원으로부터 입사되는 빛은 소정의 각도로 경사진 상부 전극(45)에 의해 반사된 후, 스크린에 투영되어 화상을 맺는다.In the above-described thin film type optical path adjusting device, the first signal applied from the outside is applied to the lower electrode 35 through the MOS transistor, the drain pad 5, and the via contact 55 embedded in the active matrix 1. In addition, a second signal is applied to the upper electrode 45 from the outside through the common electrode line to generate an electric field between the upper electrode 45 and the lower electrode 35. By the electric field, the strained layer 40 stacked between the upper electrode 45 and the lower electrode 35 causes deformation. The strained layer 40 contracts in a direction perpendicular to the electric field, and the actuator 60 including the strained layer 40 is bent upward at a predetermined angle. Therefore, the upper electrode 45 on the actuator 60 is also inclined in the same direction. Light incident from the light source is reflected by the upper electrode 45 inclined at a predetermined angle and then projected onto a screen to form an image.

상기 선행 출원에 기재된 박막형 광로 조절 장치에 있어서, 멤브레인은 화학 기상 증착(Chemical Vapor Deposition : CVD) 방법을 이용하여 형성하고, 하부 전극 및 상부 전극은 스퍼터링 방법과 같은 물리 기상 증착(Physical Vapor Deposition : PVD) 방법을 이용하여 형성하므로 액츄에이터의 지지부 부분과 그 외 부분의 단차는 크게 차이가 나지 않는다. 그러나, 변형층은 졸-겔법을 이용하여 형성하므로, 액츄에이터의 지지부 부분과 그 이외 부분간에는 단차가 크게 발생한다. 따라서, 상기 적층된 박막들을 패터닝하여 소정의 형상을 갖는 화소를 형성할 때, 변형층을 화소 형상으로 식각하기 위해서는 식각 조건을 정확하게 조절해야 하므로 식각 공정의 재현성이 떨어지게 된다. 즉, 변형층 중 액츄에이터의 지지부 부분의 두께가 타 부분의 두께보다 두꺼우므로 변형층의 패터닝 시, 타 부위는 식각이 과도하게 진행되어 변형층의 하부에 형성된 하부 전극이 손상을 입게 되는 문제점이 있었다. 이와 같이, 식각이 과도하게 진행되어 하부 전극이 손상을 받게 되면, 외부로부터 인가된 제1 신호가 하부 전극에 고르게 인가되지 못하므로 변형층이 변형을 일으키지 못하게 되는 문제점이 있었다.In the thin film type optical path adjusting device described in the above-mentioned prior application, the membrane is formed by using a chemical vapor deposition (CVD) method, and the lower electrode and the upper electrode are physical vapor deposition (PVD), such as a sputtering method. The step difference between the supporting part and the other part of the actuator is not significantly different since it is formed by the method. However, since the strained layer is formed using the sol-gel method, a large step is generated between the supporting portion of the actuator and the other portions. Therefore, when the stacked thin films are formed to form a pixel having a predetermined shape, in order to etch the deformed layer into a pixel shape, etching conditions must be precisely adjusted, thereby reducing reproducibility of the etching process. That is, since the thickness of the supporting portion of the actuator of the strained layer is thicker than the thickness of the other portion, when the strained layer is patterned, the other portion is excessively etched, thereby causing damage to the lower electrode formed under the strained layer. . As such, when the etching proceeds excessively and the lower electrode is damaged, the first signal applied from the outside is not evenly applied to the lower electrode, thereby preventing the deformation layer from causing deformation.

따라서, 본 발명의 목적은 변형층을 화소 형상으로 패터닝할 때 액츄에이터의 지지부 부분을 일차로 식각하여 변형층의 두께를 균일하게 함으로써, 후속하는 식각 공정의 조절이 용이하게 하도록 하고, 변형층의 식각으로 인해 하부 전극이 손상을 입는 것을 방지하여 안정한 액츄에이터를 형성할 수 있는 박막형 광로 조절 장치의 제조 방법을 제공하는데 있다.Accordingly, it is an object of the present invention to make the thickness of the strained layer uniform by first etching the supporting portion of the actuator when patterning the strained layer into a pixel shape, thereby facilitating control of subsequent etching processes, and etching the strained layer. The present invention provides a method of manufacturing a thin film type optical path control apparatus capable of preventing a lower electrode from being damaged and forming a stable actuator.

도 1은 본 출원인이 선행 출원한 박막형 광로 조절 장치 중 멤브레인의 평면도이다.1 is a plan view of the membrane of the thin film type optical path control device previously applied by the applicant.

도 2는 도 1에 도시한 장치를 A­A′선으로 자른 단면도이다.FIG. 2 is a cross-sectional view taken along line A′A ′ of the apparatus shown in FIG. 1.

도 3a 내지 도 3d는 도 2에 도시한 장치의 제조 공정도이다.3A to 3D are manufacturing process diagrams of the apparatus shown in FIG. 2.

도 4는 본 발명에 따른 박막형 광로 조절 장치 중 지지층의 평면도이다.Figure 4 is a plan view of the support layer of the thin film type optical path control apparatus according to the present invention.

도 5는 도 4의 장치 중 'B' 부분을 확대한 평면도이다.5 is an enlarged plan view of a portion 'B' of the apparatus of FIG. 4.

도 6은 도 4에 도시한 장치를 C­C′선으로 자른 단면도이다.6 is a cross-sectional view taken along line C′C ′ of the apparatus shown in FIG. 4.

도 7a 내지 도 7d는 도 4에 도시한 장치의 제조 공정도이다.7A to 7D are manufacturing process diagrams of the apparatus shown in FIG. 4.

〈도면의 주요 부분에 대한 부호의 설명〉<Explanation of symbols for main parts of drawing>

100:액티브 매트릭스 105 : 드레인 패드100: active matrix 105: drain pad

110:보호층 115 : 식각 방지층110: protective layer 115: etching prevention layer

120 : 희생층 125:지지층120: sacrificial layer 125: support layer

130:하부 전극 135 : 변형층130: lower electrode 135: strained layer

140:상부 전극 145:비어 홀140: upper electrode 145: empty hole

150:비어 컨택 155:iso-cut150: free contact 155: iso-cut

160:에어 갭 200 : 액츄에이터160: air gap 200: actuator

상기 목적을 달성하기 위하여 본 발명은, M×N(M, N은 정수) 개의 트랜지스터가 내장되고 일측 상부에 형성된 드레인 패드를 갖는 액티브 매트릭스를 제공하는 단계, 그리고 상기 액티브 매트릭스의 상부에 액츄에이터를 형성하는 단계를 포함하는 박막형 광로 조절 장치의 제조 방법을 제공한다. 상기 액츄에이터를 형성하는 단계는, ⅰ) 상기 액티브 매트릭스의 상부에 일측이 접촉되며 타측이 상기 액티브 매트릭스의 하부와 평행하도록 제1층을 적층하는 단계, ⅱ) 상기 제1층의 상부에 하부 전극층을 적층하는 단계, ⅲ) 상기 하부 전극층의 상부에 제2층을 적층하는 단계, ⅳ) 상기 제2층의 상부에 상부 전극층을 형성하는 단계, ⅴ) 상기 상부 전극층을 패터닝하여 상부 전극을 형성하는 단계, ⅵ) 상기 제2층 중 상기 제1층이 상기 액티브 매트릭스에 접하는 부분을 일차로 패터닝하는 단계 및 상기 제2층을 이차로 패터닝하는 단계를 포함하여 변형층을 형성하는 단계, ⅶ) 상기 하부 전극층을 패터닝하여 하부 전극을 형성하는 단계, 및 ⅷ) 상기 제1층을 패터닝하여 지지층을 형성하는 단계를 포함한다.In order to achieve the above object, the present invention provides a step of providing an active matrix having a drain pad formed on one side and M x N (M, N is an integer), and an actuator formed on top of the active matrix It provides a method for manufacturing a thin film type optical path control apparatus comprising the step of. The forming of the actuator may include: (i) stacking a first layer such that one side is in contact with an upper portion of the active matrix and the other side is parallel to a lower portion of the active matrix; ii) a lower electrode layer is formed on the upper portion of the first layer. Laminating, iii) laminating a second layer on top of the lower electrode layer, iii) forming an upper electrode layer on top of the second layer, iii) patterning the upper electrode layer to form an upper electrode (Iii) forming a strained layer, comprising first patterning a portion of the second layer in contact with the active matrix, and second patterning the second layer, iii) the lower portion Patterning the electrode layer to form a lower electrode, and iii) patterning the first layer to form a support layer.

본 발명에 따른 박막형 광로 조절 장치에 있어서, 외부로부터 인가된 제1 신호는 액티브 매트릭스에 내장된 트랜지스터, 드레인 패드 및 비어 컨택을 통하여 하부 전극에 인가된다. 또한, 상부 전극에는 외부로부터 공통 전극선을 통하여 제2 신호가 인가되어 상부 전극과 하부 전극 사이에 전기장이 발생한다. 이 전기장에 의하여 상부 전극과 하부 전극 사이에 형성되어 있는 변형층이 변형을 일으킨다. 변형층은 발생한 전기장에 대하여 수직한 방향으로 수축하며, 변형층을 포함하는 액츄에이터는 소정의 각도로 휘어진다. 따라서 액츄에이터 상부의 상부 전극도 같은 방향으로 경사진다. 광원으로부터 입사되는 빛은 상기와 같이 소정의 각도로 경사진 상부 전극에 의해 반사된 후, 스크린에 투영되어 화상을 맺는다.In the thin film type optical path adjusting device according to the present invention, the first signal applied from the outside is applied to the lower electrode through the transistor, the drain pad, and the via contact embedded in the active matrix. In addition, a second signal is applied to the upper electrode through the common electrode line from the outside to generate an electric field between the upper electrode and the lower electrode. Due to this electric field, the strain layer formed between the upper electrode and the lower electrode causes deformation. The strained layer contracts in a direction perpendicular to the generated electric field, and the actuator including the strained layer is bent at a predetermined angle. Therefore, the upper electrode on the actuator is also inclined in the same direction. Light incident from the light source is reflected by the upper electrode inclined at a predetermined angle as described above, and then is projected onto a screen to form an image.

그러므로, 본 발명에 따른 박막형 광로 조절 장치의 제조 방법에 따르면, 변형층 중 액츄에이터의 지지부와 그 이외 부분의 단차를 줄이기 위하여 액츄에이터의 지지부 상에 형성된 부분을 일차로 식각한 후 나머지 부분을 화소 형상으로 패터닝함으로써, 액츄에이터의 지지부 부분과 그 이외 부분에서 변형층의 두께를 균일하게 할 수 있다. 따라서, 변형층 두께의 불균형으로 인한 과도한 식각에 의하여 하부 전극이 손상을 입는 것을 방지할 수 있다. 또한, 식각 깊이의 조절을 용이하게 하며 식각 공정의 재현성을 높일 수 있다.Therefore, according to the manufacturing method of the thin film type optical path control apparatus according to the present invention, in order to reduce the step difference between the support portion of the actuator and the other portion of the deformable layer, the portion formed on the support portion of the actuator is first etched and then the remaining portion is formed into a pixel shape. By patterning, thickness of a strained layer can be made uniform in the support part part of an actuator, and other parts. Therefore, it is possible to prevent the lower electrode from being damaged by excessive etching due to the imbalance of the strain layer thickness. In addition, it is possible to easily control the etching depth and to increase the reproducibility of the etching process.

이하, 첨부된 도면들을 참조로 하여 본 발명의 일 실시예에 따른 박막형 광로 조절 장치의 제조 방법을 상세하게 설명한다.Hereinafter, a method of manufacturing a thin film type optical path control apparatus according to an embodiment of the present invention will be described in detail with reference to the accompanying drawings.

도 4는 본 발명에 따른 박막형 광로 조절 장치 중 지지층의 평면도이며, 도 5는 도 4에 도시한 장치 중 'B' 부분을 확대한 평면도이며, 도 6은 도 4에 도시한 장치를 C­C′선으로 자른 단면도를 도시한 것이다.4 is a plan view of a support layer of the thin film type optical path control device according to the present invention, FIG. 5 is an enlarged plan view of a portion 'B' of the device shown in FIG. 4, and FIG. 6 is a CC ′ line of the device shown in FIG. 4. It shows a cross-sectional view cut into.

도 4 내지 도 6을 참조하면, 본 발명에 따른 박막형 광로 조절 장치는 M×N 개의 MOS 트랜지스터(도시되지 않음)가 내장된 액티브 매트릭스(100)와 액티브 매트릭스(100)의 상부에 형성된 액츄에이터(200)를 포함한다.4 to 6, the thin film type optical path adjusting device according to the present invention includes an active matrix 100 having M × N MOS transistors (not shown) and an actuator 200 formed on the active matrix 100. ).

상기 액티브 매트릭스(100)는 상기 트랜지스터의 드레인 영역으로부터 연장되어 액티브 매트릭스(100)의 일측 상부에 형성된 드레인 패드(105), 드레인 패드(105) 및 액티브 매트릭스(100)의 상부에 형성된 보호층(110), 그리고 보호층(110)의 상부에 형성된 식각 방지층(115)을 포함한다.The active matrix 100 extends from the drain region of the transistor so that the drain pad 105, the drain pad 105, and the protection layer 110 formed on the active matrix 100 are formed on one side of the active matrix 100. And an etch stop layer 115 formed on the protective layer 110.

상기 액츄에이터(200)는 상기 식각 방지층(115)에 일측이 접촉되며 타측이 에어 갭(160)을 개재하여 상기 액티브 매트릭스(100)의 하부와 평행하게 형성된 지지층(125), 지지층(125)의 상부에 형성된 하부 전극(130), 하부 전극(130)의 상부에 형성된 변형층(135), 변형층(135)의 상부에 형성된 상부 전극(140), 상기 변형층(135)의 일측으로부터 변형층(135), 하부 전극(130), 지지층(125), 식각 방지층(115) 및 보호층(110)을 통하여 상기 드레인 패드(105)의 상부까지 형성된 비어 홀(145), 그리고 상기 비어 홀(145) 내에 상기 하부 전극(130)과 드레인 패드(105)가 연결되도록 형성된 비어 컨택(150)을 포함한다.The actuator 200 has one side in contact with the etch stop layer 115 and the other side of the support layer 125 and the upper portion of the support layer 125 formed in parallel with the bottom of the active matrix 100 via the air gap 160. A lower layer 130 formed on the lower layer 130, a strained layer 135 formed on the upper portion of the lower electrode 130, an upper electrode 140 formed on the upper portion of the strained layer 135, and a strained layer from one side of the strained layer 135. 135, a via hole 145 formed to an upper portion of the drain pad 105 through the lower electrode 130, the support layer 125, the etch stop layer 115, and the protective layer 110, and the via hole 145. The via contact 150 is formed to connect the lower electrode 130 and the drain pad 105 therein.

또한, 도 4를 참조하면 상기 지지층(125)의 평면은, 일측이 그 중앙부에 사각형 형상의 오목한 부분을 가지며, 이러한 오목한 부분이 양쪽 가장자리로 갈수록 계단형으로 넓어지는 형상으로 형성되고, 타측이 상기 오목한 부분에 대응하여 중앙부로 갈수록 계단형으로 좁아지는 사각형 형상의 돌출부를 가진다. 그러므로, 상기 지지층(125)의 오목한 부분에 인접한 액츄에이터의 지지층의 돌출된 부분이 끼워지고, 상기 사각형 형상의 돌출부가 인접한 액츄에이터의 지지층의 오목한 부분에 끼워지게 된다. 본 발명의 지지층(125)은 상기 선행 출원에 기재된 멤브레인(30)의 기능을 수행한다.In addition, referring to Figure 4, the plane of the support layer 125, one side has a concave portion of the rectangular shape in the center, the concave portion is formed in a shape that widens stepwise toward both edges, the other side is Corresponding to the concave portion has a quadrangular protrusion that narrows stepwise toward the center portion. Therefore, the protruding portion of the support layer of the actuator adjacent to the concave portion of the support layer 125 is fitted, and the rectangular projection is fitted into the concave portion of the support layer of the adjacent actuator. The support layer 125 of the present invention performs the function of the membrane 30 described in the preceding application.

이하 본 발명의 일 실시예에 따른 박막형 광로 조절 장치의 제조 방법을 도면을 참조하여 상세하게 설명한다.Hereinafter, a method of manufacturing a thin film type optical path control device according to an embodiment of the present invention will be described in detail with reference to the accompanying drawings.

도 7a 내지 도 7d는 도 4에 도시한 박막형 광로 조절 장치의 제조 공정도를 도시한 것이다. 도 7a 내지 7d에 있어서, 도 4와 동일한 부재들에 대해서는 동일한 참조 번호를 사용한다.7A to 7D show a manufacturing process diagram of the thin film type optical path control device shown in FIG. 7A to 7D, the same reference numerals are used for the same members as in FIG.

도 7a를 참조하면, 내부에 M×N 개의 MOS 트랜지스터(도시되지 않음)가 내장되어 있는 액티브 매트릭스(100)의 상부에 드레인 패드(105)를 형성한다. 드레인 패드(105)는 텅스텐 또는 티타늄 등의 금속을 사용하여 4000Å 정도의 두께를 가지도록 형성한다. 상기 드레인 패드(105)는 외부로부터 인가되어 액티브 매트릭스(100)에 내장된 MOS 트랜지스터를 통하여 전달된 제1 신호를 비어 컨택(150)에 전달하는 역할을 한다.Referring to FIG. 7A, a drain pad 105 is formed on an active matrix 100 having M × N MOS transistors (not shown) therein. The drain pad 105 is formed to have a thickness of about 4000 mm by using a metal such as tungsten or titanium. The drain pad 105 is applied from the outside to transfer the first signal transmitted through the MOS transistor embedded in the active matrix 100 to the via contact 150.

이어서, 상기 트랜지스터가 내장된 액티브 매트릭스(100)를 보호하기 위하여 상기 드레인 패드(105) 및 액티브 매트릭스(100)의 상부에 보호층(110)을 형성한다. 보호층(110)은 인 실리케이트 유리(PSG)를 화학 기상 증착(CVD) 방법을 이용하여 1. 0∼2. 0㎛ 정도의 두께를 가지도록 형성한다. 상기 보호층(110)은 후속하는 공정 동안 액티브 매트릭스(100)에 내장된 트랜지스터가 손상을 입게 되는 것을 방지한다.Subsequently, a protective layer 110 is formed on the drain pad 105 and the active matrix 100 to protect the active matrix 100 having the transistor embedded therein. The protective layer 110 is formed of phosphorous silicate glass (PSG) using a chemical vapor deposition (CVD) method. It is formed to have a thickness of about 0㎛. The protective layer 110 prevents the transistor embedded in the active matrix 100 from being damaged during subsequent processing.

상기 보호층(110)의 상부에는 식각 방지층(115)이 적층된다. 식각 방지층(115)은 질화물(nitride)을 저압 화학 기상 증착(LPCVD) 방법을 이용하여 1000∼2000Å 정도의 두께를 가지도록 형성한다. 상기 식각 방지층(115)은 상기 액티브 매트릭스(100) 및 보호층(110)이 후속되는 식각 공정으로 인하여 식각되는 것을 방지한다.An etch stop layer 115 is stacked on the passivation layer 110. The etch stop layer 115 is formed to have a thickness of about 1000 to 2000 GPa using nitride by low pressure chemical vapor deposition (LPCVD). The etch stop layer 115 prevents the active matrix 100 and the protective layer 110 from being etched due to a subsequent etching process.

상기 식각 방지층(115)의 상부에는 희생층(120)이 적층된다. 희생층(120)은 인(P)을 고농도로 함유한 인 실리케이트 유리(PSG)를 대기압 화학 기상 증착(APCVD) 방법으로 2.0∼3.0㎛ 정도의 두께를 가지도록 형성한다. 이 경우, 희생층(120)은 트랜지스터가 내장된 액티브 매트릭스(100)의 상부를 덮고 있으므로 그 표면의 평탄도가 매우 불량하다. 따라서, 희생층(120)의 표면을 스핀 온 글래스(SOG)를 사용하는 방법, 또는 CMP 방법을 이용하여 상기 희생층(120)이 1. 1㎛ 정도의 두께가 되도록 희생층(120)의 표면을 연마함으로써 평탄화시킨다. 이어서, 상기 희생층(120) 중 아래에 드레인 패드(105)가 형성된 부분을 식각하여 상기 식각 방지층(115)의 일부를 노출시켜 액츄에이터의 지지부(200a)가 형성될 위치를 만든다.The sacrificial layer 120 is stacked on the etch stop layer 115. The sacrificial layer 120 is formed of phosphorus silicate glass (PSG) containing phosphorus (P) in a high concentration so as to have a thickness of about 2.0 to 3.0 μm by an atmospheric chemical vapor deposition (APCVD) method. In this case, since the sacrificial layer 120 covers the upper portion of the active matrix 100 in which the transistor is embedded, the flatness of the surface thereof is very poor. Therefore, the surface of the sacrificial layer 120 is made to have a thickness of about 1 μm by using a spin on glass (SOG) method or a CMP method on the surface of the sacrificial layer 120. It is flattened by grinding. Subsequently, a portion of the sacrificial layer 120 where the drain pad 105 is formed is etched to expose a portion of the etch stop layer 115 to form a position where the support portion 200a of the actuator is to be formed.

도 7b를 참조하면, 상기 노출된 식각 방지층(115) 및 희생층(120)의 상부에 제1층(124)을 적층한다. 상기 제1층(124)은 질화물을 저압 화학 기상 증착(LPCVD) 방법을 이용하여 0.1∼1.0㎛ 정도의 두께를 가지도록 형성한다. 제1층(124)은 후에 지지층(125)으로 패터닝된다.Referring to FIG. 7B, a first layer 124 is stacked on the exposed etch stop layer 115 and the sacrificial layer 120. The first layer 124 is formed to have a thickness of about 0.1 to 1.0 μm using a low pressure chemical vapor deposition (LPCVD) method. The first layer 124 is later patterned into a support layer 125.

상기 제1층(124)의 상부에 전기 전도성이 우수한 백금, 탄탈륨, 또는 백금-탄탈륨 등의 금속을 사용하여 하부 전극층(129)을 형성한다. 하부 전극층(129)은 스퍼터링 방법을 이용하여 0.1∼1.0㎛ 정도의 두께를 가지도록 형성한다. 이어서, 하부 전극층(129)을 각각의 화소별로 독립적인 제1 신호를 인가하기 위하여 하부 전극층(129)을 Iso-Cutting한다. 하부 전극층(129)은 후에 제1 신호가 인가되는 하부 전극(130)으로 패터닝된다. 외부로부터 인가된 제1 신호가 액티브 매트릭스(100)에 내장된 트랜지스터, 드레인 패드(105) 및 비어 컨택(150)을 통하여 하부 전극(130)에 인가된다.The lower electrode layer 129 is formed on the first layer 124 using a metal such as platinum, tantalum, or platinum-tantalum having excellent electrical conductivity. The lower electrode layer 129 is formed to have a thickness of about 0.01 to 1.0 µm using a sputtering method. Subsequently, the lower electrode layer 129 is iso-cutted so that the lower electrode layer 129 is applied with an independent first signal for each pixel. The lower electrode layer 129 is later patterned with the lower electrode 130 to which the first signal is applied. The first signal applied from the outside is applied to the lower electrode 130 through the transistor, the drain pad 105, and the via contact 150 embedded in the active matrix 100.

상기 하부 전극층(129)의 상부에는 제2층(134)이 적층된다. 제2층(134)은 PZT 또는 PLZT 등의 압전 물질을 사용하여 4000∼6000Å, 바람직하게는 4000Å 정도의 두께를 가지도록 형성한다. 제2층(134)은 졸-겔(Sol-Gel)법, 스퍼터링 방법, 또는 화학 기상 증착(CVD) 방법을 이용하여 형성한 후, 급속 열처리(RTA) 방법을 이용하여 열처리하여 상변이시킨다. 이어서, 제2층(134)을 구성하는 압전 물질을 분극(poling)시킨다. 제2층(134)은 후에 변형층(135)으로 패터닝된다.The second layer 134 is stacked on the lower electrode layer 129. The second layer 134 is formed using a piezoelectric material such as PZT or PLZT to have a thickness of 4000 to 6000 kPa, preferably about 4000 kPa. The second layer 134 is formed using a sol-gel method, a sputtering method, or a chemical vapor deposition (CVD) method, and then subjected to a phase change by heat treatment using a rapid heat treatment (RTA) method. Subsequently, the piezoelectric material constituting the second layer 134 is polarized. The second layer 134 is later patterned into the strained layer 135.

상기 제2층(134)의 상부에는 상부 전극층(139)이 적층된다. 상부 전극층(139)은 알루미늄, 은, 또는 백금 등의 전기 전도성 및 반사성을 갖는 금속을 스퍼터링 방법을 이용하여 0.1∼1.0㎛ 정도의 두께를 가지도록 형성한다. 이어서, 상부 전극층(139)을 소정의 화소 형상으로 패터닝하여 상부 전극(140)을 형성한다. 이 때, 상기 상부 전극층(139)은 액츄에이터의 지지부(200a)를 통과하지 않도록 스윙 형상으로 패터닝된다. 상부 전극(140)에는 외부로부터 공통 전극선(도시되지 않음)을 통하여 제2 신호가 인가된다.An upper electrode layer 139 is stacked on the second layer 134. The upper electrode layer 139 is formed of a metal having electrical conductivity and reflectivity such as aluminum, silver, or platinum so as to have a thickness of about 0.01 to 1.0 탆 using a sputtering method. Subsequently, the upper electrode layer 139 is patterned into a predetermined pixel shape to form the upper electrode 140. At this time, the upper electrode layer 139 is patterned in a swing shape so as not to pass through the support portion 200a of the actuator. The second signal is applied to the upper electrode 140 through a common electrode line (not shown) from the outside.

도 7c를 참조하면, 상기 제2층(134)을 패터닝하여 상기 상부 전극(140)보다 넓은 면적의 화소 형상을 갖는 변형층(135)을 형성한다. 도 7b를 참조하면, 제2층(134)은 상기 제1층(124) 및 하부 전극층(129)의 상부에 형성되므로 상기 제2층(134) 중 액츄에이터의 지지부(200a) 상에 형성된 부분은 아래에 드레인 패드(105)가 형성된 식각 방지층(115)으로부터 약 6000∼8000Å 정도의 두께(d1+d2의 두께)를 갖지만 제2층(134)의 나머지 부분은 약 4000Å 정도의 두께(d2의 두께)를 갖게 된다. 이로 인하여 제2층(134)을 소정의 화소 형상으로 패터닝할 때, 제2층(134) 중 액츄에이터의 지지부(200a) 상에 형성된 부분에 비하여 상기 제2층(134)의 나머지 부분이 과도하게 식각됨으로써 그 하부에 형성된 하부 전극층(129)이 식각되어 손상을 입는 경우가 있다. 또한, 하부 전극층(129)이 손상을 입지 않도록 제2층(134)을 식각할 수 있으나, 이러한 식각 공정은 그 식각 깊이의 제어가 어렵고 식각 공정의 재현성이 매우 낮아 제2층(134) 중 액츄에이터의 지지부(200a) 상에 형성된 부분은 충분히 식각되지 않는 문제가 있다.Referring to FIG. 7C, the second layer 134 is patterned to form a strained layer 135 having a pixel shape larger than that of the upper electrode 140. Referring to FIG. 7B, since the second layer 134 is formed on the first layer 124 and the lower electrode layer 129, a portion of the second layer 134 formed on the support part 200a of the actuator is It has a thickness (d 1 + d 2 ) of about 6000 to 8000 kPa from the etch stop layer 115 having the drain pad 105 formed below, but the remaining portion of the second layer 134 is about 4000 k (d 2). Thickness). As a result, when the second layer 134 is patterned into a predetermined pixel shape, the remaining portion of the second layer 134 is excessively excessive compared to the portion formed on the support portion 200a of the actuator. By etching, the lower electrode layer 129 formed under the etching may be etched and damaged. In addition, although the second layer 134 may be etched so that the lower electrode layer 129 is not damaged, the etching process is difficult to control the etching depth and the reproducibility of the etching process is very low so that the actuator of the second layer 134 may be etched. The portion formed on the supporting portion 200a has a problem that is not sufficiently etched.

그러므로, 도 7c에 도시한 바와 같이, 본 발명에서는 상기 제2층(134) 중 액츄에이터의 지지부(200a) 상에 형성된 부분을 일차로 2000∼4000Å 정도(d1의 두께)를 식각하여 그 부분의 제2층(134)의 두께가 나머지 부분의 두께와 동일하게 한다. 계속하여, 상기에서 일차로 균일한 두께를 갖도록 식각된 제2층(134)을 소정의 화소 형상으로 패터닝하므로, 종래에 비하여 그 식각 깊이의 조절이 용이하고 식각 공정의 재현성이 증가하여 하부 전극층(129)에 손상을 주지 않으면서 변형층(135)을 형성할 수 있다.Therefore, as shown in FIG. 7C, in the present invention, a portion of the second layer 134 formed on the support portion 200a of the actuator is first etched at about 2000 to 4000 mm (t 1 thickness). The thickness of the second layer 134 is equal to the thickness of the remaining portion. Subsequently, since the second layer 134 etched to have a uniform thickness is patterned to a predetermined pixel shape, the etching depth is easier to control and the reproducibility of the etching process is increased. The strained layer 135 may be formed without damaging the 129.

계속하여, 상기 하부 전극층(129)을 패터닝하여 변형층(135)보다 넓은 면적의 화소 형상을 갖는 하부 전극(130)을 형성한다. 상부 전극(145)에 제2 신호가 인가되고 하부 전극(135)에 제1 신호가 인가되면 상부 전극(145)과 하부 전극(135) 사이에 전기장이 발생한다. 이 전기장에 의하여 상기 변형층(140)이 변형을 일으키게 된다.Subsequently, the lower electrode layer 129 is patterned to form a lower electrode 130 having a pixel shape larger than that of the strained layer 135. When the second signal is applied to the upper electrode 145 and the first signal is applied to the lower electrode 135, an electric field is generated between the upper electrode 145 and the lower electrode 135. The deformation layer 140 causes deformation by this electric field.

도 7d를 참조하면, 상기 변형층(135)의 일측으로부터 드레인 패드(105)의 상부까지 변형층(135), 하부 전극(130), 제1층(124), 식각 방지층(115) 및 보호층(110)을 차례로 식각하여 비어 홀(145)을 형성한다. 따라서, 비어 홀(145)은 상기 변형층(135)의 일측으로부터 상기 드레인 패드(105)의 상부까지 형성된다. 이어서, 상기 비어 홀(145)의 내부에 텅스텐(W), 알루미늄, 또는 티타늄(Ti) 등의 전기 전도성이 우수한 금속을 스퍼터링 방법을 이용하여 증착시켜 비어 컨택(150)을 형성한다. 비어 컨택(150)은 상기 드레인 패드(105) 및 하부 전극(130)을 전기적으로 연결한다. 그러므로, 외부로부터 인가된 제1 신호는 액티브 매트릭스(100)에 내장된 트랜지스터, 드레인 패드(105) 및 비어 컨택(150)을 통하여 하부 전극(130)에 인가된다. 계속하여, 상기 제1층(124)을 소정의 화소 형상으로 패터닝하여 지지층(125)을 형성한다. 이어서, 상기 희생층(120)을 플루오르화 수소(HF) 증기를 사용하여 식각하여 에어 갭(160)을 형성한 후, 헹굼 및 건조(rinse and dry) 처리를 수행하여 AMA 소자를 완성한다.Referring to FIG. 7D, the strained layer 135, the lower electrode 130, the first layer 124, the etch stop layer 115, and the protective layer from one side of the strained layer 135 to an upper portion of the drain pad 105. The via holes 145 are sequentially etched to form via holes 145. Accordingly, the via hole 145 is formed from one side of the strained layer 135 to an upper portion of the drain pad 105. Subsequently, a via contact 150 is formed by depositing a metal having excellent electrical conductivity such as tungsten (W), aluminum, or titanium (Ti) in the via hole 145 using a sputtering method. The via contact 150 electrically connects the drain pad 105 and the lower electrode 130. Therefore, the first signal applied from the outside is applied to the lower electrode 130 through the transistor, the drain pad 105, and the via contact 150 embedded in the active matrix 100. Subsequently, the first layer 124 is patterned into a predetermined pixel shape to form the support layer 125. Subsequently, the sacrificial layer 120 is etched using hydrogen fluoride (HF) vapor to form an air gap 160, followed by rinsing and drying to complete the AMA device.

상술한 본 발명에 따른 박막형 광로 조절 장치에 있어서, 외부로부터 TCP의 패드 및 AMA 패널의 패드를 통하여 전달된 제1 신호는 액티브 매트릭스(100)에 내장된 트랜지스터, 드레인 패드(105) 및 비어 컨택(150)을 통해 신호 전극인 하부 전극(130)에 인가된다. 동시에, 상부 전극(140)에는 외부로부터 TCP의 패드, AMA 패널의 패드 및 공통 전극선을 통하여 제2 신호가 인가되어 상부 전극(140)과 하부 전극(130) 사이에 전기장이 발생하게 된다. 이러한 전기장에 의하여 상부 전극(140)과 하부 전극(130) 사이에 형성된 변형층(135)이 변형을 일으킨다. 상기 변형층(135)은 상기 전기장에 대하여 수직한 방향으로 수축하게 되며, 이에 따라 상기 액츄에이터(200)는 소정의 각도로 휘게 된다. 광속을 반사하는 거울의 기능도 수행하는 상부 전극(140)은 액츄에이터(200)의 상부에 형성되어 있으므로 액츄에이터(200)와 함께 경사진다. 이에 따라서, 상부 전극(140)은 광원으로부터 입사되는 빛을 소정의 각도로 반사하며, 반사된 광은 슬릿을 통과하여 스크린에 화상을 맺게 된다.In the above-described thin film type optical path control device according to the present invention, the first signal transmitted from the outside through the pad of the TCP and the pad of the AMA panel is a transistor, a drain pad 105 and a via contact (embedded in the active matrix 100). It is applied to the lower electrode 130 which is a signal electrode through the 150. At the same time, a second signal is applied to the upper electrode 140 from the outside through a pad of TCP, a pad of an AMA panel, and a common electrode line to generate an electric field between the upper electrode 140 and the lower electrode 130. Due to this electric field, the deformation layer 135 formed between the upper electrode 140 and the lower electrode 130 causes deformation. The strained layer 135 is contracted in a direction perpendicular to the electric field, and thus the actuator 200 is bent at a predetermined angle. Since the upper electrode 140, which also functions as a mirror that reflects the light beam, is formed on the actuator 200, the upper electrode 140 is inclined together with the actuator 200. Accordingly, the upper electrode 140 reflects the light incident from the light source at a predetermined angle, and the reflected light passes through the slit to form an image on the screen.

본 발명에 따른 박막형 광로 조절 장치의 제조 방법에 있어서, 액츄에이터의 지지부와 그 이외 부분의 단차를 줄이기 위하여 변형층 중 액츄에이터의 지지부 상에 형성된 부분을 일차로 식각한 후 나머지 부분을 화소 형상으로 패터닝함으로써, 액츄에이터의 지지부 부분과 그 이외 부분에서 변형층의 두께를 균일하게 할 수 있다. 따라서, 변형층 두께의 불균형으로 인한 과도한 식각에 의하여 하부 전극이 손상을 입는 것을 방지할 수 있다. 또한, 식각 깊이의 조절을 용이하게 하며 식각 공정의 재현성을 높일 수 있다.In the manufacturing method of the thin film type optical path control apparatus according to the present invention, in order to reduce the step difference between the support portion and the other portion of the actuator by first etching the portion formed on the support portion of the actuator of the deformation layer by patterning the remaining portion in the pixel shape The thickness of the strained layer can be made uniform at the support portion of the actuator and at other portions. Therefore, it is possible to prevent the lower electrode from being damaged by excessive etching due to the imbalance of the strain layer thickness. In addition, it is possible to easily control the etching depth and to increase the reproducibility of the etching process.

상술한 바와 같이, 본 발명의 바람직한 실시예를 참조하여 설명하였지만 해당 기술 분야의 숙련된 당업자라면 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.As described above, although described with reference to a preferred embodiment of the present invention, those skilled in the art can understand that the present invention can be variously modified and changed without departing from the spirit and scope of the present invention. There will be.

Claims (3)

M×N(M, N은 정수) 개의 트랜지스터가 내장되고 일측 상부에 형성된 드레인 패드를 갖는 액티브 매트릭스를 제공하는 단계; 그리고Providing an active matrix having M × N (M, N is an integer) transistors and having drain pads formed on one side thereof; And ⅰ) 상기 액티브 매트릭스의 상부에 일측이 접촉되며 타측이 상기 액티브 매트릭스의 하부와 평행하도록 제1층을 적층하는 단계, ⅱ) 상기 제1층의 상부에 하부 전극층을 적층하는 단계, ⅲ) 상기 하부 전극층의 상부에 제2층을 적층하는 단계, ⅳ) 상기 제2층의 상부에 상부 전극층을 형성하는 단계, ⅴ) 상기 상부 전극층을 패터닝하여 상부 전극을 형성하는 단계, ⅵ) 상기 제2층 중 상기 제1층이 상기 액티브 매트릭스에 접하는 부분을 일차로 패터닝하는 단계 및 상기 제2층을 이차로 패터닝하는 단계를 포함하여 변형층을 형성하는 단계, ⅶ) 상기 하부 전극층을 패터닝하여 하부 전극을 형성하는 단계, 및 ⅷ) 상기 제1층을 패터닝하여 지지층을 형성하는 단계를 포함하는 액츄에이터를 형성하는 단계를 포함하는 박막형 광로 조절 장치의 제조 방법.Iii) laminating a first layer such that one side is in contact with the top of the active matrix and the other side is parallel to the bottom of the active matrix, ii) laminating a bottom electrode layer on top of the first layer, iii) the bottom Stacking a second layer on top of the electrode layer, iii) forming an upper electrode layer on top of the second layer, iii) patterning the upper electrode layer to form an upper electrode, iii) out of the second layer Forming a strained layer including first patterning a portion of the first layer in contact with the active matrix and second patterning the second layer; iii) patterning the bottom electrode layer to form a bottom electrode And iii) forming an actuator comprising the step of patterning the first layer to form a support layer. 제1항에 있어서, 상기 제2층을 일차로 패터닝하는 단계는, 상기 제1층이 상기 액티브 매트릭스에 접하는 부분에서의 제2층의 두께와 그 이외 부분에서의 제2층의 두께가 동일하게 수행하는 단계인 것을 특징으로 하는 박막형 광로 조절 장치의 제조 방법.The method of claim 1, wherein the first patterning of the second layer comprises: the thickness of the second layer in the portion where the first layer is in contact with the active matrix and the thickness of the second layer in the other portion are the same. Method of manufacturing a thin film type optical path control device, characterized in that the step of performing. 제1항에 있어서, 상기 제2층을 일차로 패터닝하는 단계는, 상기 제2층 중 상기 제1층이 상기 액티브 매트릭스에 접하는 부분을 2000∼4000Å을 식각하는 단계인 것을 특징으로 하는 박막형 광로 조절 장치의 제조 방법.The method of claim 1, wherein the first patterning of the second layer comprises etching 2000 to 4000 μs of a portion of the second layer in contact with the active matrix. Method of manufacturing the device.
KR1019970028908A 1997-06-30 1997-06-30 Thin film actuated mirror array and manufacturing method of the same KR100251098B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970028908A KR100251098B1 (en) 1997-06-30 1997-06-30 Thin film actuated mirror array and manufacturing method of the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970028908A KR100251098B1 (en) 1997-06-30 1997-06-30 Thin film actuated mirror array and manufacturing method of the same

Publications (2)

Publication Number Publication Date
KR19990004767A KR19990004767A (en) 1999-01-25
KR100251098B1 true KR100251098B1 (en) 2000-04-15

Family

ID=19512180

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970028908A KR100251098B1 (en) 1997-06-30 1997-06-30 Thin film actuated mirror array and manufacturing method of the same

Country Status (1)

Country Link
KR (1) KR100251098B1 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116394233B (en) * 2023-01-12 2024-03-19 江苏启威星装备科技有限公司 Mechanical arm control method, storage medium and electronic equipment

Also Published As

Publication number Publication date
KR19990004767A (en) 1999-01-25

Similar Documents

Publication Publication Date Title
KR19990004774A (en) Manufacturing method of thin film type optical path control device
KR100251098B1 (en) Thin film actuated mirror array and manufacturing method of the same
KR100237341B1 (en) Thin film actuated mirror array and its manufacturing method
KR100256870B1 (en) Method for manufacturing thin flim actuated mirror array
KR100251101B1 (en) Thin film actuated mirror array and manufacturing method of the same
KR100256869B1 (en) Method for manufacturing thin flim actuated mirror array
KR100248992B1 (en) Manufacturing method of tma
KR100257605B1 (en) Method for manufacturing thin film actuated mirror array
KR100251114B1 (en) Manufacturing method of ama
KR100251100B1 (en) Thin film actuated mirror array and manufacturing method of the same
KR100256873B1 (en) Manufacturing method for thin flim actuated mirror array
KR100251110B1 (en) Manufacturing method of ama
KR100256875B1 (en) Method for manufacturing thin flim actuated mirror array
KR100256874B1 (en) Manufacturing method for thin flim actuated mirror array
KR100248989B1 (en) Tma and manufacturing method
KR100248995B1 (en) Tma and manufacturing method thereof
KR19990019075A (en) Manufacturing method of thin film type optical path control device
KR19990004771A (en) Thin film type optical path control device and its manufacturing method
KR19980054845A (en) Manufacturing method of thin film type optical path control device
KR19990004772A (en) Manufacturing method of thin film type optical path control device
KR19990002351A (en) Thin film type optical path control device and its manufacturing method
KR19990004778A (en) Thin-film optical path to prevent initial tilting of actuator
KR19990004779A (en) Manufacturing method of thin film type optical path control device
KR19990004780A (en) Manufacturing method of thin film type optical path control device
KR19980054847A (en) Manufacturing method of thin film type optical path control device

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090106

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee