KR100250186B1 - 알루미늄계 패턴의 형성방법 - Google Patents

알루미늄계 패턴의 형성방법 Download PDF

Info

Publication number
KR100250186B1
KR100250186B1 KR1019930004863A KR930004863A KR100250186B1 KR 100250186 B1 KR100250186 B1 KR 100250186B1 KR 1019930004863 A KR1019930004863 A KR 1019930004863A KR 930004863 A KR930004863 A KR 930004863A KR 100250186 B1 KR100250186 B1 KR 100250186B1
Authority
KR
South Korea
Prior art keywords
etching
carbon
selectivity
material layer
resist
Prior art date
Application number
KR1019930004863A
Other languages
English (en)
Other versions
KR930022467A (ko
Inventor
도시하루 야나기다
Original Assignee
이데이 노부유끼
소니 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 이데이 노부유끼, 소니 가부시키가이샤 filed Critical 이데이 노부유끼
Publication of KR930022467A publication Critical patent/KR930022467A/ko
Application granted granted Critical
Publication of KR100250186B1 publication Critical patent/KR100250186B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53214—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being aluminium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/963—Removing process residues from vertical substrate surfaces

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Plasma & Fusion (AREA)
  • Drying Of Semiconductors (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)
  • ing And Chemical Polishing (AREA)

Abstract

Al계 재료층의 드라이에칭에 있어서의 선택성을 향상시킨다.
Al계 다층막(7)을 SOCl2(염화티오닐)/Cl2혼합가스를 사용하여 에칭한다. 이 때, 레지스트마스크(8)의 분해생성물에 유래하여 형성되는 탄소계 폴리머 CClx에는 티오닐기(>S=O)가 도입되어, 강한 화학결합과 정전(靜電)흡착력이 부여되어 에칭내성(耐性)이 향상된다. 따라서, 이방성가공에 필요한 입사이온에너지와 탄소계 폴리머의 퇴적량을 저감할 수 있고, 레지스트선택성 및 바탕재선택성이 향상되는 외에, 파티콜오염이나 아프터콜로젼도 억제할 수 있다. SO2Cl2(염화술푸릴)/Cl2혼합가스에 의해서도 같은 효과가 얻어진다. 에칭후에 불소계 가스에 의한 플라즈마클리닝을 행하는 것도 유효하다.

Description

알루미늄계 패턴의 형성방법
제1도는 본 발명을 적용한 프로세스예를 그 공정순에 따라서 도시한 개략단면도이며, (a)는 Al계 다층막상에 레지스트마스크가 형성된 상태, (b)는 측벽보호막이 형성되면서 이방성형상을 가진 Al계 배선패턴이 형성된 상태, (c)는 측벽보호막이 제거된 상태, (d)는 레지스트마스크가 애칭 제거된 상태를 각각 나타낸다.
* 도면의 주요부분에 대한 부호의 설명
1 : SiO2층간절연막 2 : Ti층
3 : TiON층 4 : 배리어메탈
5 : Al-1% Si층 6 : TiON 반사방지막
7 : Al계 다층막 7a : Al계 배선패턴
8 : 레지스트마스크 9 : 측벽보호막
본 발명은 반도체장치의 제조분야 등에 있어서 적용되는 알루미늄(Al)계(系) 패턴의 형성방법에 관한 것으로, 특히 Al계 재료층의 드라이에칭에 있어서 레지스트선택성의 향상, 파티클오염의 저감, 아프터콜로젼의 억제 등을 도모하는 방법에 관한 것이다.
반도체장치의 전극배선재료로서는, Al, 또는 이것에 1~2%의 실리콘(Si)을 첨가한 Al-Si 합금, 그리고 스트레스마이그레이션대책으로서 0.5~1%의 동(Cu)을 첨가한 Al-Si-Cu 합금 등의 Al계 재료가 널리 사용되고 있다.
Al계 재료층의 드라이에칭은 일반적으로 염소계 가스를 사용하여 행해지고 있다. 예를 들면, 일본국 특공소 59(1984)-22374호 공보에 개시된 BCl3/Cl2혼합가스는 그 대표적 예이다. Al계 재료층의 에칭에 있어서 주에칭종(種)으로서 기여하는 화학종(化學種)은 Cl*(염소라디칼)이며, 자발적으로 매우 신속한 에칭반응을 진행시킨다. 그러나, Cl*만으로는 에칭이 등방적(等方的)으로 진행되므로, 통상은 입사이온에너지를 어느 정도 높인 조건하에서 이온어시스트반응을 진행시키고, 또한 입사이온에 스퍼터된 레지스트마스크의 분해생성물을 측벽보호막으로서 이용함으로써, 고선택성을 달성하고 있다. Bl3은 Al 계 재료층의 표면의 자연산화막을 환원하기 위해 첨가되어 있는 화합물이지만, 상기 입사이온으로서 BClx +를 공급한다는 중요한 역할도 가지고 있다.
그런데, 전술과 같이 이방성(異方性)을 확보하기 위해 어느 정도 큰 입사이온에너지를 사용하여 레지스트마스크를 스퍼터하는 프로세스에서는, 필연적으로 레지스트선택성의 저하가 문제로 된다. 전형적인 프로세스에 있어서의 레지스트선택비는 겨우 2 정도이다. 이러한 선택성의 저하는 미세한 배선패턴의 가공에 있어서 레지스트마스크와의 치수변환차를 발생시키거나, 이방성형상을 열화시키는 등의 원인으로 된다.
그 한쪽에서, 고도로 미세화된 반도체장치의 디자인룰하에서는 포토리소그라피에 있어서의 해상도(解像度)를 향상시키는 관점에서 레지스트도막의 막두께를 얇게 하는 것이 요구되고 있다. 따라서, 얇은 레지스트도막에 의한 고해상도와, 이 레지스트도막으로부터 형성되는 레지스트마스크를 통한 고정밀도에칭을 양립시키는 것이 곤란해지고 있다.
이 문제에 대처하기 위해, 종래부터 레지스트마스크의 표면에 반응생성물을 퇴적시키는 방법이 제안되어 있다.
예를 들면, 제33회 집적회로 심포지움 강연예고집(豫稿集)(1987년, 일본국), 114페이지에는 에칭가스로서 SiCl4를 사용하는 프로세스가 보고되어 있다. 이것은 레지스트마스크의 표면을 증기압이 낮은 CClx로 피복함으로써, 이 레지스트마스크의 에칭내성(耐性)을 높이려고 하는 것이다.
또한, 심포지움(Proceedings of the 11th Symposium on Dry Process, 45페이지, II-2, 1989, 일본국)에서는 BBr3을 사용하는 프로세스가 보고되어 있다. 이것은 레지스트마스크의 표면을 CClx보다 더욱 증기압이 낮은 CBrx로 피복함으로써, 이 레지스트마스크의 에칭내성을 한층 높이려고 하는 것이다. 이 CBrx에 의한 레지스트마스크의 보호메카니즘 등에 대하여는 월간 세미콘덕터월드 1990년 12월호, 103~107페이지(일본국 프레스저널사 간행)에 상술되어 있으며, 레지스트선택비로서 약 5의 값이 보고되어 있다.
그러나, 상기 레벨로 레지스트선택비를 달성하기 위해서는 CClx나 CBrX를 상당히 다량으로 퇴적시킬 필요가 있게 되고, 실제의 제조라인에서는 파티클레벨을 악화시킬 우려가 크다.
그래서, 본 발명은 전술한 모든 문제를 해결하고, 파티클오염을 억제하면서 높은 레지스트선택성이 달성가능한 Al 계 패턴의 형성방법을 제공하는 것을 목적으로 한다.
본 발명의 Al계 패턴의 형성방법은 상기 목적을 달성하기 위해 제안된 것이며, 분자내에 티오닐기 또는 술푸릴기의 최소한 한쪽의 관능기(官能基)와 할로겐원자를 가진 할로겐화합물을 함유한 에칭가스를 사용하여 기판상의 Al 계 재료층을 에칭하는 것을 특징으로 한다.
본 발명은 또한 상기 에칭가스가 다시 방전해리(放電解離) 조건하에서 플라즈마중에 황을 방출할 수 있는 황계 화합물을 함유한 것을 특징으로 한다.
본 발명은 또한 상기 Al계 재료층의 에칭을 종료한 후, 상기 기판을 가열하면서 불소계 화합물을 함유한 처리가스를 사용하여 플라즈마처리를 행하는 것을 특징으로 한다.
본 발명의 포인트는 탄소계 폴리머 자체의 막질을 강화함으로써, 그 퇴적량을 감소시켜도 충분히 높은 레지스트선택성을 달성하는 점에 있다.
탄소계 폴리머 자체의 막질을 강화하는 방법으로서, 본 발명에서는 분자중에 티오닐기(>S=O) 또는 술푸릴기(>SO2)의 최소한 한 쪽의 관능기와 할로겐원자를 가진 할로겐화합물을 사용한다.
상기 할로겐화합물중의 할로겐원자는 Al 계 재료층의 주에칭종으로서 기여한다. 또한, 본 발명의 에칭반응계에 있어서의 상기 화합물의 중요한 작용은 상기 각 관능기가 S 원자가 플러스전하, O 원자가 마이너스전하를 띠는 것과 같이 분극(分極)된 구조를 취할 수 있으며, 높은 중합촉진활성을 갖는 것이다. 즉, 이러한 관능기 또는 이것에 유래하는 원자단이 플라즈마중에 존재함으로써, 탄소계 폴리머의 중합도가 상승하고, 이온입사나 라디칼의 공격에 대한 내성을 높일 수 있다. 또한, 탄소계 폴리머에 전술한 관능기가 도입되면, 단지 -CX2-(X는 할로겐원자를 표시함)의 반복구조로 이루어지는 종래의 탄소계 폴리머보다 화학적, 물리적안정성이 증가하는 것도 근년의 연구에 의해 명백해졌다. 이것은 2원자간의 결합에너지를 비교하면, C-S 결합(713.4kJ/mol)이 C-C 결합(607kJ/mol)보다 큰 것으로부터도 직관적으로 이해된다. 그리고, 전술과 같은 관능기의 도입에 의해 탄소계 폴리머의 극성이 증대되고, 에칭중은 마이너스로 대전(帶電)되어 있는 웨이퍼에 대하여 그 정전흡착력이 높아지는 것에 의해서도, 탄소계 폴리머의 에칭내성은 향상된다.
이와 같이, 탄소계 폴리머 자체의 막질이 강화됨으로써, 이방성가공에 필요한 입사이온에너지를 저감시킬 수 있으며, 레지스트선택성을 향상시킬 수 있다. 이로써, 비교적 얇은 포토레지스트도막으로부터도 충분히 실용에 견디는 에칭마스크를 형성할 수 있게 되고, 가공치수변환차의 발생을 방지할 수 있는 한편으로, 포토리소그라피에 있어서의 고해상도를 희생시키지 않아도 된다. 또한, 고이방성, 고선택성을 달성하기 위해 필요한 탄소계 폴리머의 퇴적량을 저감시킬 수 있으므로, 종래기술에 비해 파티클오염을 감소시킬 수 있다. 또한, 탄소계 폴리머에 흡수되는 형태로 존재하는 잔류염소도 감소되므로, 아프터콜로젼내성도 향상된다.
그리고, 입사이온에너지의 저감은 당연히 바탕재선택성의 향상에도 이어지므로, 예를 들면 Al계 재료층의 바탕재의 층간절연막의 스퍼터를 감소시키고, 그 패턴측벽부에의 재부착 등을 억제할 수 있다. 따라서, 재부착물에 흡수되는 형태로 존재하는 잔류염소도 감소되고, 이에 의해서도 아프터콜로젼을 효과적으로 억제하는 것이 가능해진다.
본 발명은 이상과 같은 사상을 기본으로 하고 있으나, 보다 한층 저오염화와 저대미지화를 지향하는 방법도 제안한다.
그 방법이란, 상기 에칭가스에 다시 방전해리조건하에서 플라즈마중에 황(S)을 방출할 수 있는 황계 화합물을 첨가하는 것이다. 이 경우, 에칭반응생성물인 탄소계 폴리머에 더하여, S도 측벽보호에 이용할 수 있게 된다. S는 조건에 따르기도 하지만, 웨이퍼가 대략 실온이하로 한층 저감시킬 수 있고, 저대미지화를 철저하게 할 수 있다. 또한, 탄소계 폴리머의 퇴적량을 상대적으로 감소시킬 수 있으며, 파티클오염이나 아프터콜로젼을 더욱 효과적으로 저감시킬 수 있다. 더욱이, S는 웨이퍼가 대략 90° 이상으로 가열되면 용이하게 승화되므로, 자체가 파티클오염원으로 될 우려가 없다.
본 발명에서는 보다 아프터콜로젼대책을 철저히 하는 방법도 제안한다. 즉, Al계 재료층의 에칭이 종료된 후, 기판(웨이퍼)을 가열하면서 불소계 화합물을 함유한 처리가스를 사용하여 플라즈마처리를 행한다. 이로써, 패턴근방에 잔류하는 잔류염소가 불소로 치환되는 동시에, 잔류염소를 결합 또는 흡장하고 있는 측벽보호물질의 증기압이 플라즈마복사열이나 웨이퍼의 직접 가열 등에 의해 높아지고, 이탈하기 쉬워진다. 따라서, 에칭후의 웨이퍼에 수분이 흡착해도, 잔류염소를 전해질로 하는 국부전지가 형성되기 어려워지고, Al 계 패턴의 부식을 억제할 수 있다.
다음에, 본 발명의 구체적인 실시예에 대하여 설명한다.
[실시예 1]
본 실시예는 배리어메탈, Al-1% Si 층, 반사방지막이 순차 적층되어 이루어지는 Al계 다층막을 SOCl2(염화티오닐)/Cl2혼합가스를 사용하여 에칭한 예이다. 이 프로세스를 제1(a)(b)(d)도를 참조하면서 설명한다.
먼저, 일예로서 제1(a)도에 도시된 바와 같이, SiO2층간절연막(1)상에 두께 약 0.13μm의 배리어메탈(4), 두께 약 0.3μm의 Al-1% Si층(5), 두께 약 0.1μm의 TiON 반사방지막(6)이 순차 적층되어 이루어지는 Al 계 다층막(7)이 형성되고, 다시 이 위에 레지스트마스크(8)가 형성된 웨이퍼를 준비했다. 여기서, 상기 배리어메탈(4)은 하층측으로부터 차례로 두께 약 0.03μm의 Ti층(2)과 두께 약 0.1μm의 TiON층(3)이 순차 적층된 것이다.
이 웨이퍼를 RF 바이어스인가형의 유자장마이크로파플라즈마에칭장치에 세트하고, 일예로서 다음의 조건으로 상기 Al 계 다층막(7)을 에칭하였다.
여기서, SOCl2는 상온에서 액체물질이므로, He 가스를 사용하여 버블링을 행함으로써 기화시킨 후, 에칭챔버에 도입하였다.
이 과정에서는 ECR 방전에 의해 Cl2와 SOCl2로부터 해리(解離) 생성되는 Cl*을 주에칭종(種)으로 하는 라디칼반응이 , Clx +, S+, SO+, SOCl+등의 이온에 어시스트되는 기구로 에칭이 진행되고, Al계 다층막(7)은 AlClx, TiClx등의 형태로 제거되었다.
또한, 이와 동시에 레지스트마스크(8)의 분해생성물에 유래하여 CClx가 생성되고, 다시 티오닐기가 그 구조중에 흡수되어 강고한 탄소계 폴리머가 생성되었다. 이 탄소게 폴리머는 RF 바이어스파워가 낮으므로 생성량이야말로 종래 프로세스정도로 많지 않지만, 패턴측 벽부에 퇴적하여 제1(b)도에 도시된 바와 같은 측벽보호막(9)을 형성하고, 소량으로도 높은 에칭내성(耐性)을 발휘하고, 이방성(異方性)가공에 기여하였다. 그 결과, 양호한 이방성형상을 가진 Al계 배선패턴(7a)이 형성되었다. 단, 도면중 패터닝후의 각 재료층은 대응하는 원래의 재료층의 부호에 첨자 a를 붙여서 표시하고 있다.
그리고, 상기한 정도의 RF 바이어스파워로는 바탕재의 SiO2층간절연막(1)이 스패터되어 패턴측벽부에 재부착되지 않고, 아프터콜로젼의 조기발생이 억제되었다. 또한, 본 실시예에 있어서의 Al계 다층막(7)의 에칭속도는 약 950nm/분, 대(對)레지스트선택비는 약 5였다.
에칭종료 후, 이 웨이퍼를 상기 에칭장치에 부속된 플라즈마에칭장치에 반송하여, 통상의 조건으로 O2플라즈마에칭을 행하였다. 그 결과, 제1(d)도에 도시된 바와 같이, 레지스트마스크(8)와 측벽보호막(9)이 연소제거되었다.
본 실시예의 프로세스에서는 탄소계 폴리머의 생성량이 적으므로, 웨이퍼처리수를 거듭해도 파티클레벨이 악화되는 일은 없었다.
[실시예 2]
본 실시예는 마찬가지로 Al계 다층막을 SOBr2(브롬화티오닐)/Cl2혼합가스를 사용하여 에칭한 예이다.
본 실시예에 있어서의 에칭조건은 SOCl2에 대신하여 SOBr2를 사용한 것 외에는, 모두 실시예 1과 동일하다. SOBr2도 역시 He 가스버블링에 의해 기화시킨 후, 에칭챔버에 도입하였다.
이 에칭과정에서는 CClx, CBrx및 이들에 티오닐기가 흡수된 탄소계 폴리머가 생성되고, 이들의 퇴적물에 의해 측벽보호막(9)이 형성되었다. 특히, 본 실시예에서는 할로겐으로서 Br이 관여하고 있음으로써, 레지스트마스크(8)의 표면이 CBrx에 의해 보호되므로, 레지스트선택비는 실시예 1보다 향상되어 약 6으로 되었다. 또한, Br은 Si에 대한 반응성도 낮으므로, 바탕재의 SiO2층간절연막(1)에 대한 선택성도 실시예 1에 비해 향상되었다.
[실시예 3]
본 실시예는 마찬가지로 Al계 다층막을 SOCl2/S2Cl2혼합가스를 사용하여 에칭한 예이다.
먼저, 전술한 제1(a)도에 도시한 웨이퍼를 유자장마이크로파플라즈마에칭장치에 세트하고, 일예로서 다음의 조건으로 Al계 다층막(7)을 에칭하였다.
웨어퍼온도 0℃(에탄올계 냉매사용)
여기서, 상기 웨이퍼냉각은 웨이퍼재치전극에 매설된 냉각배관에, 장치외부에 설치되는 칠러(chiller)로부터 에탄올계 냉매를 공급하여 순환시킴으로써 행하였다.
이 에칭과정에서는 CClx나 티오닐기를 함유한 탄소계 폴리머외에, S2Cl2로부터 해리생성되는 S도 측벽보호막(9)의 구성성분으로서 기여하였다. 따라서, 제1(b)도에 도시된 바와 같이, 실시예 1 보다 더욱 RF 바이어스파워를 내린 조건으로도 양호한 이방성형상을 가진 Al계 배선패턴(7a)을 형성할 수 있었다. 본 실시예에 있어서의 Al 계 다층막(7)의 에칭속도는 웨이퍼냉각 및 퇴적물의 증가에 의해 실시예 1 보다 약간 저하되어 약 900nm/분으로 되었으나, 대 레지스트선택비는 약 9로 향상되었다. 이로써, 레지스트마스크(8)의 막두께의 감소나 에지의 후퇴는 거의 나타나지 않게 되었다. 또한, S의 퇴적이 기대되는 만큼의 탄소계 폴리머의 생성량을 저감시킬 수 있었던 것, 및 저바이어스화에 의해 바탕재선택성이 향상되고, SiO2층간절연막(1)의 스퍼터재부착이 억제된 것 등의 이유에 의해 아프터콜로져내성도 대폭으로 향상되었다.
에칭종료후에 O2플라즈마에칭을 행하였던 바, 제1(d)도에 도시된 바와 같이, 레지스트마스크(8)와 측벽보호막(9)은 신속하게 제거되었다. 여기서, 측벽보호막(9)에는 탄소계 폴리머와 S가 함유되어 있으나, S는 플라즈마복사열이나 반응열에 의해 승화제거되는 외에, O*에 의한 연소반응에 의해서도 제거되고, 전혀 웨이퍼상에 파티클오염을 남기는 일은 없었다.
[실시예 4]
본 실시예는 마찬가지로 Al계 다층막을 SOBr2/S2Cl2혼합가스를 사용하여 에칭한 예이다.
먼저, 제1(a)도에 도시된 웨이퍼를 유자장마이크로파플라즈마에칭장치에 세트하고, 일예로서 다음의 조건으로 Al계 다층막(7)을 에칭하였다.
이 에칭과정에서는, 에칭반응계에 Br을 관여시킴으로써, 실시예 3보다 RF 바이어스파워를 내리고 있음에도 불구하고, 양호한 이방성 가공을 행할 수 있었다. 레지스트선택비는 실시예 3보다 더욱 향상되어, 약 10으로 되었다. 또한, 바탕재의 SiO2층간절연막(1)에 대한 선택성이나 아프터콜로젼내성도 향상되었다.
[실시예 5]
본 실시예는 마찬가지로 Al계 다층막을 SO2Cl2(염화술푸릴)/S2Cl2혼합가스를 사용하여 에칭한 후, CF4/O2혼합가스를 사용하여 플라즈마처리를 행한 예이다. 이 프로세스를 제1(a)(b)(c)(d)도를 참조하면서 설명한다.
먼저, 제1(a)도에 도시된 웨이퍼를 유자장마이크로파 플라즈마에칭장치에 세트하고, 일예로서 다음의 조건으로 Al계 다층막(7)을 에칭하였다.
여기서, SO2Cl2는 상온에서 액체물질이므로, He 가스버블링에 의해 기화시킨 후, 에칭챔버에 도입하였다.
이 에칭과정에서는, CClx및 여기에 술푸릴기 또는 이것이 분해된 티오닐기가 흡수되어 강고한 탄소계 폴리머가 생성되었다. 이 탄소계 폴리머 및 S2Cl2로부터 생성되는 S에 의해 제1(b)도에 도시된 바와 같이 측벽보호막(9)이 형성되고, 이방성형상을 가진 Al계 배선패턴(7a)이 형성되었다.
다음에, 웨이퍼를 상기 에칭장치에 부속시킨 후 처리챔버에 반송하고, 일예로서 다음의 조건으로 플라즈마처리를 행하였다.
이 플라즈마처리에 의해 제1(c)도에 도시된 바와 같이, 측벽보호막(9)이 신속하게 제거되었다. 이 제거의 기구는 탄소계 폴리머에 관하여는 O*에 의한 연소, 불소치환에 의한 증기압의 상승 등이며, S에 관하여는 웨이퍼가열에 의한 승화, O*에 의한 연소, F*에 의한 SFx의 형성 등이다.
또한, 이 플라즈마처리에 의해 레지스트마스크(8)의 내부에 흡장되어 있는 Cl도 F로 치환되었다.
이어서, 통상의 O2플라즈마에칭을 행하여, 제1(d)도에 도시된 바와 같이 레지스트마스크(8)를 제거하였다. 레지스트에칭 후의 웨이퍼를 시험적으로 대기개방하였으나, 72시간 후에도 아프터콜로젼의 발생은 볼 수 없었다.
[실시예 6]
본 실시예는 마찬가지로 Al계 다층막을 SOBr2/S2Cl2혼합가스를 사용하여 에칭한 후, CF4/O2혼합가스를 사용하여 플라즈마처리를 행한 예이다.
본 실시예에서는 제1(a)도에 도시된 웨이퍼를 유자장마이크로파플라즈마에칭장치에 세트하고, 실시예 4와 같은 조건으로 Al계 다층막(7)을 에칭한 후, 실시예 5와 같은 조건으로 플라즈마처리를 행하였다.
이 프로세스에서는 에칭시에 Br계 화학종을 사용하여 레지스트 선택비가 높은 에칭을 행하고 있으므로, 탄소계 폴리머의 퇴적량이 한층 감소되었다. 레지스트에칭 후의 웨이퍼를 시험적으로 대기개방하였으나, 96시간 후에도 아프터콜로젼의 발생은 볼 수 없었다.
이상, 본 발명을 6예의 실시예에 따라 설명하였으나, 본 발명은 이들 실시예에 전혀 한정되는 것은 아니다.
예를 들면, 분자내에 티오닐기와 할로겐원자를 가진 할로겐화합물로서는, 전술한 SOCl2, SOBr2외에, SOClBr(염화브롬화티오닐; 액체)등을 사용할 수 있다. 같은 류의 화합물로서는 SOF2(불화티오닐)이나 SOF4(4불화티오닐) 등도 알려져 있으나, 이들의 화합물에서 생성되는 F*는 Al이나 Ti와 화합하여 증기압이 낮은 AlFx, TiFx등을 생성시키고, 에칭속도를 저하시키거나 파티클레벨을 악화시키거나 할 가능성이 높으므로, 레지스트마스크의 내열성을 열화시키지 않는 범위에서 웨이퍼를 가열하는 등의 고려가 필요하다.
또한, 분자내에 술푸릴기와 할로겐원자를 가진 할로겐화합물로서는 상기의 SO2Cl2외에, SO2ClF(염화불화술푸릴), SO2BrF(브롬화불화술푸릴; 액체)등이 알려져 있으나, 이들 화합물도 F*를 생성하므로, 같은 고려가 필요하다.
또한, 상기 한국어명 다음에 「액체」라고 기재한 화합물은 상온에서 액체라는 것을 나타내며, 그 이외의 화합물은 기체이다.
방전해리조건하에서 플라즈마중에 황을 방출할 수 있는 황계 화합물로서는, 상기 S2Cl2외에, SCl2, SCl2등의 염화황, S3Br2, S2Br2, SBr2등의 브롬화황, H2S 등을 사용할 수 있다. S2F2, SF2, SF4, S2F10등의 불화황도 S를 방출할 수 있으나, 어느 것도 F*를 생성하므로 전술과 같은 고려가 필요하다.
본 발명에서 사용하는 에칭가스에는 스퍼터링효과, 희석효과, 냉각효과 등을 기대하는 의미에서 Ar, He 등의 희(希)가스가 적당히 첨가되어 있어도 된다.
플라즈마처리에 사용하는 가스로서는 전술한 CF4/O2혼합가스 이외에도, NF3/O2혼합가스 등을 사용할 수 있다.
그리고, 샘플웨이퍼의 구성, 사용하는 에칭장치, 에칭조건 등은 적당히 변경가능한 것은 물론이다.
이상 설명에서 명백한 바와 같이, 본 발명에서는 Al 계 재료층의 에칭에 있어서 티오닐기 또는 술푸릴기의 최소한 한쪽을 함유한 할로겐화합물을 첨가한 에칭가스를 사용함으로써, 탄소계 폴리머의 막질을 강화하고, 그 퇴적량을 감소시켜도 고이방성, 고선택성을 달성하는 것이 가능해진다. 따라서, 가공치수변환차의 발생을 방지하고, 아프터콜로젼내성을 대폭으로 향상시킬 수 있다. 또한, 상기 할로겐화합물을 방전해리조건하에서 S를 방출할 수 있는 황계 화합물과 병용하면, 새로운 고선택화, 저오염화, 저대미지화 등을 도모할 수 있다.
더욱이, 측벽보호에 기여한 S는 용이하게 승화제거할 수 있으므로, 피티클오염의 원인으로는 되지 않는다.
따라서, 본 발명은 미세한 디자인룰에 따라 설계되어 고집적도, 고성능, 괸뢰성이 요구되는 반도체장치의 제조에 매우 유효하다.

Claims (3)

  1. 분자내에 티오닐기 또는 술푸릴기의 최소한 한쪽의 관능기(官能基)와 할로겐원자를 가진 할로겐원자화합물을 함유한 에칭가스를 사용하여 기판상의 알루미늄계 재료층을 에칭하는 것을 특징으로 하는 알루미늄계 패턴의 형성방법.
  2. 분자내에 티오닐기 또는 술푸릴기의 최소한 한쪽의 관능기와 할로겐원자를 가진 할로겐화합물과, 방전해리(防電解離)조건하에서 플라즈마중에 황을 방출할 수 있는 황계 화합물을 함유한 에칭가스를 사용하여 기판상의 알루미늄계 재료층을 에칭하는 것을 특징으로 하는 알루미늄계 패턴의 형성방법.
  3. 제1항 또는 제2항에 기재된 상기 알루미늄계 재료층의 에칭을 종료한 후, 상기 기판을 가열하면서 불소계 화합물을 함유한 처리가스를 사용하여 플라즈마처리를 행하는 것을 특징으로 하는 알루미늄계 패턴의 형성방법.
KR1019930004863A 1992-04-08 1993-03-27 알루미늄계 패턴의 형성방법 KR100250186B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP4087142A JPH05291201A (ja) 1992-04-08 1992-04-08 アルミニウム系パターンの形成方法
JP92-87,142 1992-04-08

Publications (2)

Publication Number Publication Date
KR930022467A KR930022467A (ko) 1993-11-24
KR100250186B1 true KR100250186B1 (ko) 2000-06-01

Family

ID=13906730

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019930004863A KR100250186B1 (ko) 1992-04-08 1993-03-27 알루미늄계 패턴의 형성방법

Country Status (3)

Country Link
US (1) US5378653A (ko)
JP (1) JPH05291201A (ko)
KR (1) KR100250186B1 (ko)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5217570A (en) * 1991-01-31 1993-06-08 Sony Corporation Dry etching method
US5674782A (en) * 1993-12-31 1997-10-07 Samsung Electronics Co., Ltd. Method for efficiently removing by-products produced in dry-etching
EP0690503A1 (en) * 1994-05-31 1996-01-03 Advanced Micro Devices, Inc. Improved interconnect line structure and process therefor
US5910021A (en) * 1994-07-04 1999-06-08 Yamaha Corporation Manufacture of semiconductor device with fine pattens
KR100415246B1 (ko) 1995-06-05 2004-06-12 니혼 싱고 가부시키가이샤 전자엑추에이터
US6150250A (en) * 1995-07-05 2000-11-21 Yamaha Corporation Conductive layer forming method using etching mask with direction <200>
US6006764A (en) * 1997-01-28 1999-12-28 Taiwan Semiconductor Manufacturing Company, Ltd. Method of stripping photoresist from Al bonding pads that prevents corrosion
US5854134A (en) * 1997-05-05 1998-12-29 Taiwan Semiconductor Manufacturing Company Ltd. Passivation layer for a metal film to prevent metal corrosion
KR100475000B1 (ko) * 1997-09-22 2005-04-14 삼성전자주식회사 플루오라이드계가스에의한후처리를포함하는금속배선형성방법
JP3266109B2 (ja) * 1998-08-05 2002-03-18 株式会社村田製作所 電子デバイスの作製方法
US6214739B1 (en) 1999-02-05 2001-04-10 Taiwan Semiconductor Manufacturing Company Method of metal etching with in-situ plasma cleaning
US6526996B1 (en) 2000-06-12 2003-03-04 Promos Technologies, Inc. Dry clean method instead of traditional wet clean after metal etch
DE10050047B4 (de) * 2000-10-10 2006-07-13 Promos Technologies, Inc. Trockenreinigungsverfahren statt der herkömmlichen Nassreinigung nach der Ätzung von Metallen
US20030200835A1 (en) * 2002-04-02 2003-10-30 Snecma Services Diffusion-brazing filler powder for parts made of an alloy based on nickel, cobalt or iron
US6886573B2 (en) * 2002-09-06 2005-05-03 Air Products And Chemicals, Inc. Plasma cleaning gas with lower global warming potential than SF6
US20050072682A1 (en) * 2003-10-07 2005-04-07 Kenneth Lore Process and apparatus for coating components of a shopping cart and a product
US7387927B2 (en) * 2004-09-10 2008-06-17 Intel Corporation Reducing oxidation under a high K gate dielectric
CN104853855B (zh) * 2012-12-18 2020-07-24 海星化学有限公司 用于薄膜沉积反应器和薄膜层的原位干式清洁的过程和方法
WO2022015689A1 (en) * 2020-07-13 2022-01-20 L'air Liquide, Societe Anonyme Pour L'etude Et L'exploitation Des Procedes Georges Claude Selective thermal etching methods of metal or metal-containing materials for semiconductor manufacturing

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2795491A (en) * 1955-01-31 1957-06-11 Turco Products Inc Process for etching aluminum alloy surfaces
JPS5922374A (ja) * 1982-07-28 1984-02-04 Matsushita Electric Ind Co Ltd 緑色発光ダイオ−ドの製造方法
US4980752A (en) * 1986-12-29 1990-12-25 Inmos Corporation Transition metal clad interconnect for integrated circuits
JPH04343422A (ja) * 1991-05-21 1992-11-30 Sony Corp クリーン化ドライエッチング方法
JPH04343423A (ja) * 1991-05-21 1992-11-30 Sony Corp ダメージフリードライエッチング方法

Also Published As

Publication number Publication date
KR930022467A (ko) 1993-11-24
US5378653A (en) 1995-01-03
JPH05291201A (ja) 1993-11-05

Similar Documents

Publication Publication Date Title
KR100250186B1 (ko) 알루미늄계 패턴의 형성방법
KR960000372B1 (ko) 반도체장치의 제조방법
JP3371143B2 (ja) ドライエッチング方法
JP4690512B2 (ja) エッチングした垂直金属線上のポリマー沈積、エッチングした金属線の腐食およびエッチングした金属フィーチャの湿式洗浄時における腐食を減少させる方法
JP3170791B2 (ja) Ａｌ系材料膜のエッチング方法
JP3381076B2 (ja) ドライエッチング方法
JP3298205B2 (ja) ドライエッチング方法
JP3570098B2 (ja) ドライエッチング方法
JPH04288828A (ja) ドライエッチング方法
JP3326868B2 (ja) アルミニウム系パターンの形成方法
JP3198599B2 (ja) アルミニウム系パターンの形成方法
JP3353517B2 (ja) Ａｌ系金属層のプラズマエッチング方法
JPH05291204A (ja) アルミニウム系パターンの形成方法
JP3200949B2 (ja) ドライエッチング方法
JP3746314B2 (ja) Ａｌ系金属配線の形成方法
JPH05291203A (ja) アルミニウム系パターンの形成方法
JPH07263425A (ja) 積層配線のドライエッチング方法
JP3298234B2 (ja) 配線形成方法
JPH05182937A (ja) ドライエッチング方法
JP3336769B2 (ja) Ａｌ系金属配線のパターニング方法
JP3278924B2 (ja) ドライエッチング方法
JPH05299393A (ja) アルミニウム系パターンの形成方法
JP3301161B2 (ja) ドライエッチング方法
JPH05102099A (ja) ドライエツチング方法
JPH05102098A (ja) 配線形成方法

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20021223

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee