KR100250132B1 - 리드프레임 소성변형장치 및 그 방법 - Google Patents

리드프레임 소성변형장치 및 그 방법 Download PDF

Info

Publication number
KR100250132B1
KR100250132B1 KR1019970002859A KR19970002859A KR100250132B1 KR 100250132 B1 KR100250132 B1 KR 100250132B1 KR 1019970002859 A KR1019970002859 A KR 1019970002859A KR 19970002859 A KR19970002859 A KR 19970002859A KR 100250132 B1 KR100250132 B1 KR 100250132B1
Authority
KR
South Korea
Prior art keywords
lead frame
die
plastic deformation
knockout
lead
Prior art date
Application number
KR1019970002859A
Other languages
English (en)
Other versions
KR19980067014A (ko
Inventor
최오석
Original Assignee
유무성
삼성항공산업주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 유무성, 삼성항공산업주식회사 filed Critical 유무성
Priority to KR1019970002859A priority Critical patent/KR100250132B1/ko
Publication of KR19980067014A publication Critical patent/KR19980067014A/ko
Application granted granted Critical
Publication of KR100250132B1 publication Critical patent/KR100250132B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/4826—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

본 발명은 반도체칩에 사용되는 리드프레임을 소성변형시키기 위한 리드프레임 소성변형장치 및 그 방법에 관한 내용이 개시된다. 본 발명은 다운셋공정에서 내부리드의 변형을 감소시켜 리드프레임의 품질을 안정화하기 위하여, 다이에 성형되는 미리 정해진 모양이 녹아웃에 의하여 다이에 눌려 고정되는 리드프레임이 변형되지 않도록 하여, 가공된 후에 내부리드의 변형을 감소시켜 리드프레임의 품질을 안정화하여 미스본딩과 패키지의 균열을 방지한다.

Description

리드프레임 소성변형장치 및 그 방법
본 발명은 반도체칩에 사용되는 리드프레임을 소성변형시키기 위한 리드프레임 소성변형장치 및 그 방법에 에 관한 것이다.
일반적으로, 리드프레임(lead frame)은 반도체칩과 외부회로를 연결하는 전선(lead) 역할과, 패키지를 회로기판에 고정시키는 버팀대(frame) 역할을 동시에 수행하는 반도체패키지에 사용되는 구조재료를 말한다.
상기 리드프레임의 제조방식에는 금형으로 제조하는 스템핑(stamping)방식과, 패턴(pattern)노광으로 제조하는 에칭(etching)방식이 있다. 이러한 제조방식에 의한 리드프레임 제조공정에는 반도체칩을 부착시키기 위하여 리드프레임의 일부를 디프레스(depress)하는 다운셋(down set)공정이 있다.
상기 다운셋공정은 소성변형장치에 의하여 이루어진다. 도 1a도를 참조하면, 상기 소성변형장치는 미리 정해진 모양이 파여진 다이(die, 1)와, 리드프레임(2)을 다이(1) 위에 눌러 고정시키는 스트리퍼(stripper, 4)와, 스트리퍼(4) 사이에 설치되며 리드프레임(2)을 소성변형시키는 다이(1)와 상보형인 펀치(punch, 3)를 구비하여 리드프레임(2)을 다이(1)의 모양으로 소성변형시킨다.
이와 같은 구비되는 종래의 소성변형장치는 다음과 같이 리드프레임(3)을 소성변형시킨다.
도 1의 (나)도를 참조하면, 스트리퍼(4)는 다이(1) 위에 위치된 리드프레임(2)을 다이(1) 위에 눌러 고정시킨다. 그리고 도 1c를 참조하면, 펀치(3)가 리드프레임(2)의 내부리드(2')를 눌러 다이(1)의 모양으로 소성변형시킨다.
이와 같이, 상기 스트리퍼(4)가 리드프레임(2)의 양측을 다이(1)의 가장자리에 고정시킨 상태에서 펀치(3)가 스트리퍼(4) 사이의 내부리드(2')를 다이(1) 위에 누르면 내부리드(2')가 늘어나면서 다이(1)의 모양과 같은 모양으로 소성변형된다.
상기 늘어나면서 소성변형되는 내부리드(2')는 품질은 안정되지 못한다. 즉, 내부리드(2')가 펀치(3)에 의하여 압착되는 위치와, 미 소성변형된 부분에 의하여 내부리드(2')의 모양이 변형되기 때문이다. 따라서, 반도체칩(미도시)과 내부리드를 와이어본딩하는 와이어본딩공정에서 불량이 많이 발생되는 문제점이 있으며, 미 소성변형된 부분이 탄성복귀에 의하여 패키지에 크랙이 발생되는 문제점이 있다.
한편, 1985년경에는 100핀이 넘는 리드프레임은 제조되지 않았으나, 1989년경에는 160핀 또는 208핀의 내부리드를 갖는 리드프레임이 제조되었다. 최근에는 반도체칩의 고집적화, 박형화 그리고 소형화 추세에 따라 304핀 이상의 내부리드를 갖는 리드프레임이 개발되고 있다. 이와 같이 내부리드의 수가 많아진다는 것은 내부리드의 선단밀도가 높아지는 것을 의미하며, 내부리드의 선단밀도가 높아지면 반도체칩에 형성된 각 단자와 각 내부리드를 와이어본딩할 때 미스본딩되는 문제점을 고려하여 변형되지 않는 안정된 품질의 리드프레임이 요구된다.
본 발명의 기술적 과제는 다운셋공정에서 내부리드의 변형을 감소시켜 리드프레임의 품질을 안정화하는데 있다.
도 1a는 종래에 따른 리드프레임 소정변형장치의 단면도이다.
도 1b는 도 1a에 도시된 스트리퍼가 리드프레임을 다이에 누른 상태를 도시한 단면도이다.
도 1c는 도 1b에 도시된 펀치가 리드프레임을 눌러 소성변형시키는 상태를 도시한 단면도이다.
도 2a는 본 발명에 따른 리드프레임 소정변형장치를 도시한 단면도이다.
도 2b는 도 2a에 도시된 녹아웃이 리드프레임을 다이에 누른 상태를 도시한 단면도이다.
도 2c는 도 2b에 도시된 펀치가 리드프레임을 눌러 소성변형시키는 상태를 도시한 단면도이다.
도 3은 리드프레임이 설치된 반도체칩의 단면도이다.
＜도면의 주요부분에 대한 부호 설명＞
10...다이20...리드프레임
21...내부리드22...외부리드
25...반도체칩30...넉아웃
40....펀치50...패키지
본 발명에 따른 리드프레임 소정변형장치는: 리드프레임을 소성변형시킬 미리 정해진 모양으로 성형되는 다이와, 상기 리드프레임을 다이 위에 눌러 고정시키는 녹아웃과, 상기 녹아웃에 의하여 고정된 나머지 부분의 리드프레임을 상기 다이 위에 눌러 소성변형시키는 펀치를 구비하는 소성변형장치에 있어서, 상기 다이에 성형되는 미리 정해진 모양은 상기 녹아웃에 의하여 상기 다이에 눌려 고정되는 리드프레임이 변형되지 않는 모양으로 되는 것을 특징으로 한다.
본 발명에 따른 리드프레임 소정변형방법은: 변형이 방지되어야 할 부분의 리드프레임을 녹아웃으로 변형시키지 않은 상태로 다이에 눌러 고정시키는 단계와; 상기 녹아웃에 의하여 상기 다이에 고정되지 않은 부분의 상기 리드프레임을 펀치로 상기 다이에 눌러 소성변형시키는 단계를 포함하는 것을 특징으로 한다.
이와 같은 특징으로 갖는 본 발명에 따른 리드프레임 소성변형장치 및 그 방법은 내부리드의 변형을 감소시켜 리드프레임의 품질을 안정화하여 미스본딩 및 패키지의 균열을 방지할 수 있다.
이하 첨부된 도면을 참조하면서 본 발명에 따른 리드프레임 소성변형장치 및 그 방법의 바람직한 실시예를 상세히 설명한다.
도 3을 참조하면, 리드프레임(20)은 반도체칩(25)과 금줄(26)에 의하여 와이어본딩(wire bonding)되는 내부리드(21)와, 회로기판(미도시)에 고정되는 외부리드(22)로 크게 나눌 수 있다. 상기 와이어본딩되는 내부리드(21)는 다운셋공정에서 균일한 모양으로 생산될 것일 절실히 요구된다.
도 2a를 참조하면, 다이(10)에는 리드프레임(20)을 소성변형시킬 미리 정해진 모양이 돌출되어 있으며, 다이(10) 위에는 녹아웃(knock out, 30)과 펀치(40)가 설치되어 있다. 녹아웃(30)은 다이(10) 위에 올려진 리드프레임(20)을 눌러 고정시키는 역할을 하며, 펀치(40)는 녹아웃(30)에 의하여 다이(10) 위에 고정된 부분의 리드프레임(20)을 제외한 나머지 부분의 리드프레임(20)을 상기 미리 정해진 모양으로 소성변형시키는 역할을 한다.
상기 다이(10)에 돌출되어 형성된 미리 정해진 모양은 녹아웃(30)이 다이(10) 위에 올려지는 리드프레임(20)을 눌러 고정시킬 때 리드프레임(20)이 변형되지 않도록 돌출되어 성형되는 것이 바람직하다. 즉, 와이어본딩될 내부리드(21)가 소성변형된 후에 변형되지 않도록 와이어본딩될 부분을 처음부터 소성변형시키지 않고 나머지부분을 소성변형시키는 것이다. 여기서, 본 발명의 기술적 사상이 와이어본딩될 부분을 소성변형시키지 않고 나머지부분을 소성변형시켜 다운셋하는데 있음을 알 수 있다.
상술한 바와 같이 구비되는 본 발명에 따른 리드프레임 소성변형장치는 다음과 같이 리드프레임을 소성변형시킨다.
도 2b를 참조하면, 녹아웃(30)은 다이(10) 위에 올려진 리드프레임(20)을 다이 위에 눌러 고정시킨다. 이때, 다이(10)는 편평하게 돌출된 모양을 하고 있으므로, 녹아웃(30)에 의해 다이(10) 위에 고정되는 리드프레임(20)은 변형되지 않고 고정된다. 그리고 도 2c를 참조하면, 펀치(40)가 상기 녹아웃(40)에 의해 고정된 부분의 리드프레임(20)을 제외한 나머지 부분의 리드프레임(20)을 누르면 상기 나머지 부분의 리드프레임(20)이 늘어나면서 다이(10)의 모양과 같은 모양으로 소성변형된다.
상기 소성변형된 리드프레임(20)에는 응력이 잔류하여 시간이 지남에 따라 소성변형된 리드프레임(20)이 탄성복원되어 그 모양이 조금 변형된다. 그러나, 본 발명에서는 종래와는 달리 와이어본딩될 부분을 소성변형시키지 않고 나머지 부분을 소성변형시켜 미스본딩을 줄일 수 있으며, 상기 탄성복원력이 외부로 향하도록하여 패키지(50, 도 3참조)에 발생되는 균열이 발생되지 않도록 개선할 수 있다.
첨부된 참조 도면에 의해 설명된 본 발명의 바람직한 실시예는 단지 일 실시예에 불과하다. 당해 기술 분야에 통상의 지식을 가진 자라면 본 발명의 바람직한 실시예를 충분히 이해하여 유사한 형태의 리드프레임 소성변형장치 및 그 방법을 구현할 수 있을 것이다.
따라서 본 발명의 진정한 기술적 보호 범위는 상술한 기술적 사상에 의한 특허청구범위에 의해 정해져야 할 것이다.
본 발명에 따른 리드프레임 소성변형장치 및 그 방법은 내부리드의 변형을 감소시켜 미스본딩 및 패키지의 균열을 방지할 수 있다.

Claims (4)

  1. 리드프레임을 소성변형시킬 미리 정해진 모양으로 성형되는 다이와, 상기 리드프레임을 다이 위에 눌러 고정시키는 녹아웃과, 상기 녹아웃에 의하여 고정된 나머지 부분의 리드프레임을 상기 다이 위에 눌러 소성변형시키는 펀치를 구비하는 리드프레임 소성변형장치에 있어서,
    상기 다이에 성형되는 미리 정해진 모양은 상기 녹아웃에 의하여 상기 다이에 눌려 고정되는 리드프레임이 변형되지 않도록 그 모양이 형성되는 것을 특징으로 하는 리드프레임 소성변형장치.
  2. 제1항에 있어서,
    상기 다이에 성형되는 미리 정해진 모양은 돌출되어 형성되며 상기 리드프레임의 내부리드와 상보형인 것을 특징으로 하는 리드프레임 소성변형장치.
  3. 변형되지 않아야 될 부분의 리드프레임을 녹아웃으로 변형시키지 않은 상태로 다이에 눌러 고정시키는 제1단계와;
    상기 녹아웃에 의하여 상기 다이에 고정되지 않은 부분의 상기 리드프레임을 펀치로 상기 다이에 눌러 소성변형시키는 제2단계를 포함하는 것을 특징으로 하는 리드프레임 소성변형방법.
  4. 제3항에 있어서,
    상기 제1단계는 상기 녹아웃이 상기 리드프레임의 내부리드를 상기 다이에 고정시키는 것을 특징으로 하는 리드프레임 소성변형방법.
KR1019970002859A 1997-01-30 1997-01-30 리드프레임 소성변형장치 및 그 방법 KR100250132B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970002859A KR100250132B1 (ko) 1997-01-30 1997-01-30 리드프레임 소성변형장치 및 그 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970002859A KR100250132B1 (ko) 1997-01-30 1997-01-30 리드프레임 소성변형장치 및 그 방법

Publications (2)

Publication Number Publication Date
KR19980067014A KR19980067014A (ko) 1998-10-15
KR100250132B1 true KR100250132B1 (ko) 2000-03-15

Family

ID=19496010

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970002859A KR100250132B1 (ko) 1997-01-30 1997-01-30 리드프레임 소성변형장치 및 그 방법

Country Status (1)

Country Link
KR (1) KR100250132B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100700802B1 (ko) * 2005-02-15 2007-03-27 엘에스전선 주식회사 스탬핑을 이용한 리드프레임 제조방법 및 그 장치

Also Published As

Publication number Publication date
KR19980067014A (ko) 1998-10-15

Similar Documents

Publication Publication Date Title
US8088650B2 (en) Method of fabricating chip package
KR20110079799A (ko) 반도체 장치의 제조 방법
US7781259B2 (en) Method of manufacturing a semiconductor using a rigid substrate
KR100250132B1 (ko) 리드프레임 소성변형장치 및 그 방법
US5521430A (en) Semiconductor apparatus and its manufacturing method
JPH05144988A (ja) 半導体装置の製造方法並びに半導体製造装置及びリードフレーム
KR20020090328A (ko) 리드 프레임의 제조 방법, 리드 프레임, 및 반도체 장치
KR100243370B1 (ko) 반도체 리드 프레임의 제조 방법
KR100254266B1 (ko) 리드프레임및그제조방법
KR100373138B1 (ko) 와이어본딩을 위한 리드프레임상의 도금부 제조 방법
KR100231822B1 (ko) 테이프가 부착된 리드 프레임
JP2005166943A (ja) リードフレーム、それを用いた半導体装置の製造におけるワイヤーボンディング方法及び樹脂封止型半導体装置
US20020145186A1 (en) Method of forming HSQFN type package
JP2527503B2 (ja) リ―ドフレ―ムおよびその製造方法
JP2000049270A (ja) リードフレームの製造方法
JP3076948B2 (ja) リードフレームおよびこれを用いた半導体装置の製造方法
KR100450087B1 (ko) 전력용트랜지스터의리드프레임제작방법
KR100231824B1 (ko) 다핀 리드 프레임 및 그 제조방법
JPH06120287A (ja) リードフレームを用いた半導体装置とその製造方法
JPH08298306A (ja) 半導体装置およびその製造に用いるリードフレームならびにリードフレームの製造方法
KR100250144B1 (ko) 리드프레임의제조방법
US20040108578A1 (en) Leadframe and method for manufacturing the same
KR20020039011A (ko) 반도체 칩 패키지용 수지 성형 장치
JPH11233708A (ja) リードフレームおよびそれを用いた半導体装置
JPH05326801A (ja) 半導体装置及びそのリードフレーム

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20101129

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee