KR100248793B1 - 반도체장치 제조시의 패턴 모니터링을 위한 버어니어 - Google Patents
반도체장치 제조시의 패턴 모니터링을 위한 버어니어 Download PDFInfo
- Publication number
- KR100248793B1 KR100248793B1 KR1019960023646A KR19960023646A KR100248793B1 KR 100248793 B1 KR100248793 B1 KR 100248793B1 KR 1019960023646 A KR1019960023646 A KR 1019960023646A KR 19960023646 A KR19960023646 A KR 19960023646A KR 100248793 B1 KR100248793 B1 KR 100248793B1
- Authority
- KR
- South Korea
- Prior art keywords
- pattern
- rectangle
- width
- vernier
- semiconductor device
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/10—Measuring as part of the manufacturing process
- H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Drying Of Semiconductors (AREA)
Abstract
본 발명은 반도체장치 제조공정중 마스크 형성단계에서 식각전후의 패턴의 상태 및 일정 바이어스상태를 확인하기 위한 버어니어에 관한 것으로, 반도체소자가 형성된 웨이퍼의 필드 중앙부의 스크라이브 라인상에 소정의 박스구조의 형태로 형성된 반도체장치 제조시의 패턴 모니터링을 위한 버어니어를 제공한다.
Description
제1도는 본 발명의 일실시예에 의한 반도체장치 제조시의 패턴 모니터링을 위한 버어니어 구조를 도시한 평면도.
제2a도 및 제2b도는 반도체장치 제조공정 중 마스크패턴 형성시 스크라이브라인 상에 제1도에 도시한 버어니어를 형성했을 경우의 예를 도시한 평면도.
본 발명은 반도체장치의 패턴 모니터링(monitoring)을 위한 버어니어 (vernier)및 이의 형성방법에 관한 것으로, 특히 반도체장치 제조공정 중 마스크형성 단계에서 식각전후의 패턴의 상태 및 일정 바이어스(bias)상태를 확인하기 위한 버어니어에 관한 것이다.
반도체장치 제조시 패턴의 상태 및 바이어스를 확인하기 위한 종래의 방법에 있어서는 SEM(scanning electron microscope)을 통한 검사(inspection)에 의한 패턴 확인과 DICD(develop inspection critical dimension). FICD(final inspection CD)데이타를 이용한 데이타 비교를 통해서만 바이어스 값 산줄이 가능하였다.
이에 본 발명은 웨이퍼의 필드의 중앙부에 모니터링 바이어스 버어니어를 마스크 형성 단계에서 함께 형성하여 식각전후의 패턴상태 및 바이어스를 모니터링 할 수 있도록 하는 버어니어를 제공하는 것을 그 목적으로 한다.
상기 목적을 달성하기 위한 본 발명은 반도체 장치 제조시의 패턴 모니터링을 위하여 스크라이브 라인에 형성되는 버어니어에 있어서, 제1사각형 네변을 따라 고리 형상을 이루는 제1패턴; 및 그 일단 및 타단이 상기 제1패턴의 마주보는 두변에 각각 접하며 각기 다른 폭을 갖는 다수의 사각형이 연결되어 이루어진 제2패턴을 포함하는 반도체 장치 제조시의 패턴 모니터링을 위한 버어니어를 제공한다.
제1도에 도시한 바와 같이 상기 제2패턴은, 상기 제2패턴의 중심부를 이루는 제2사각형(A), 상기 제2사각형(A)을 사이에 두고 각각 형성되어 대칭을 이루며 제2사각형 보다 그폭이 넓은 제3사각형(B), 및 상기 제2사각형(A) 및 상기 제3사각형(B)을 사이에 두고 각각 형성되어 대칭을 이루고 그 각각의 한변이 상기 제2패턴의 일단 및 타단을 이루며 상기 제3사각형 보다 그 폭이 넓은 제4사각형(C)을 포함한다.
이하, 첨부된 도면을 참조하여 본 발명을 보다 상세히 설명한다.
제1도에 본 발명의 일실시예에 의한 반도체장치 제조시의 패턴 모니터링을 위한 버어니어 구조를 평면도로 나타내었다. 도시된 바와 같이 본 발명에 의한 모니터링 버어니어는 필드의 중앙부의 스크라이브 라인(S/L)상에 형성되는바, 전체적인 형태는 일정한 박스구조, 예컨대 가로 10㎛, 세로 14㎛인 제1사각형의 네변을 따라 고리 형상을 이루는 제1패턴(D)과 그 일단 및 타단이 상기 제1패턴의 마주보는 두변에 각각 접하며 각기 다른 폭을 갖는 다수의 사각형이 연결되어 이루어진 제2패턴을 포함하는 형태를 취하고 있으며, 상기 제2패턴은 각기 폭을 갖는 다수개의 사각형으로 이루어져 있다.
즉, 제1도에 도시된 바와 같이 상기 제1패턴의 폭은 2㎛이며, 상기 제2패턴은 가로 0.005㎛, 세로 2㎛인 제2사각형(A), 가로 1.0㎛, 세로 2㎛인 제3사각형(B)및 가로 1.5㎛, 세로 2㎛인 제4사각형(C)으로 이루어진다.
이와 같이 제2패턴은 제2사각형(A)을 중심에 두고 제1패턴(D)의 세로 방향으로 두 개의 제3사각형(B)이 제2사각형(A)의 상부와 하부에 각각 연결되고, 두개의 제4사각형(C)이 제3사각형(B)의 상부와 하부에 각각 연결되도록 형성된다. 제1패턴 (D)의 세로 방향의 두변과 제2패턴은 평행을 이룬다.
제2a도 및 제2b도는 실제의 반도체 장치 제조 공정 중 마스크 패턴 형성시스크라이브 라인 상에 제1도에 도시한 바와 같은 버어니어를 형성했을 경우의 예를 도시한 평면도이다.
제1도에 도시한 제2사각형(A), 제3사각형(B), 제4사각형(C)및 제1패턴(D)은 마스크 상에 정의된 패턴영역이다.
제2a도는 상기 가로 0.005㎛, 세로 2㎛인 제1사각형(A)패턴이 형성되지 않은 경우를 도시한 것으로, 이로부터 식각 전후의 바이어스가 0.005㎛임을 알수 있다. 한편, 제2b도는 가로 1.0㎛, 세로 2㎛인 제3사각형(B)까지 형성되지 않고 가로 1.5㎛, 세로2㎛인 제4사각형(C)이 형성된 경우를 나타낸 것으로, 식각 전후의 바이어스가 1.0㎛임을 알 수 있다. 상기의 버어니어 패턴은 스코프(scope)를 통해 간단하게 확인할 수 있다.
이상 설명한 바와 같이 본 발명에 의하면, 마스크패턴 형성시 버어니어를 스크라이브 라인 상에 함께 형성하여 이 버어니어를 통해 패턴 상태 및 일정 바이어스 여부를 쉽게 모니터링 할 수 있다. 따라서 반도체 제조공정의 안정화에 기여할 수 있게 된다.
이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능함이 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
Claims (4)
- 반도체 장치 제조시의 패턴 모니터링을 위하여 스크라이브 라인에 형성되는 버어니어에 있어서, 제1사각형 네변을 따라 고리 형상을 이루는 제1패턴; 및 그 일단 및 타단이 상기 제1패턴의 마주보는 두변에 각각 접하며 각기 다른 폭을 갖는 다수의 사각형이 연결되어 이루어진 제2패턴을 포함하는 반도체 장치 제조시의 패턴 모니터링을 위한 버어니어.
- 제1항에 있어서, 상기 사각형의 가로는 10㎛, 세로는 14㎛이며 상기 제1패턴의 폭은 2㎛인 것을 특징으로 하는 반도체장치 제조시의 패턴 모니터링을 위한 버어니어.
- 제1항에 있어서, 상기 제2패턴은, 상기 제2패턴의 중심부를 이루는 제2사각형, 상기 제2사각형을 사이에 두고 각각 형성되어 대칭을 이루며 제2사각형 보다 그 폭이 넓은 제3사각형 및 상기 제2사각형 및 상기 제3사각형을 사이에 두고 각각 형성되어 대칭을 이루고 그 각각의 한변이 상기 제2패턴의 일단 및 타단을 이루며 상기 제3사각형보다 그 폭이 넓은 제4사각형을 포함하는 것을 특징으로 하는 반도체장치 제조시의 패턴 모니터링을 위한 버어니어.
- 제3항에 있어서, 상기 제2사각형의 가로는 0.005㎛, 세로는 2㎛이고, 상기 제3사각형의 가로는 1.0㎛, 세로는 2㎛이며, 상기 제4사각형의 가로는 1.5㎛, 세로는 2㎛인 것을 특징으로 하는 반도체 장치 제조시의 패턴 모니터링을 위한 버어니어.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960023646A KR100248793B1 (ko) | 1996-06-25 | 1996-06-25 | 반도체장치 제조시의 패턴 모니터링을 위한 버어니어 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960023646A KR100248793B1 (ko) | 1996-06-25 | 1996-06-25 | 반도체장치 제조시의 패턴 모니터링을 위한 버어니어 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR980005965A KR980005965A (ko) | 1998-03-30 |
| KR100248793B1 true KR100248793B1 (ko) | 2000-03-15 |
Family
ID=19463360
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019960023646A KR100248793B1 (ko) | 1996-06-25 | 1996-06-25 | 반도체장치 제조시의 패턴 모니터링을 위한 버어니어 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100248793B1 (ko) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE10014914C2 (de) * | 2000-03-17 | 2003-07-24 | Infineon Technologies Ag | Verfahren zur Herstellung und Überprüfung von Strukturen elektronischer Schaltungen in einem Halbleitersubstrat |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR950027935A (ko) * | 1994-03-22 | 1995-10-18 | 김주용 | 중첩마진 향상을 위한 포토마스크 제조방법 |
-
1996
- 1996-06-25 KR KR1019960023646A patent/KR100248793B1/ko not_active IP Right Cessation
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR950027935A (ko) * | 1994-03-22 | 1995-10-18 | 김주용 | 중첩마진 향상을 위한 포토마스크 제조방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR980005965A (ko) | 1998-03-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6667237B1 (en) | Method and apparatus for patterning fine dimensions | |
| JPS6366934A (ja) | チエツクパタ−ンを用いた半導体集積回路装置の製造方法 | |
| KR20110057600A (ko) | 반도체 소자 및 이의 제조 방법 | |
| JPH04284649A (ja) | アンチヒューズ | |
| US6498401B2 (en) | Alignment mark set and method of measuring alignment accuracy | |
| KR100248793B1 (ko) | 반도체장치 제조시의 패턴 모니터링을 위한 버어니어 | |
| US6455438B1 (en) | Fabrication method for a semiconductor device | |
| US5916733A (en) | Method of fabricating a semiconductor device | |
| US20070082472A1 (en) | Method of manufacturing contact hole | |
| JP2000077312A (ja) | 半導体装置 | |
| US6713883B1 (en) | Mask set for compensating a misalignment between patterns | |
| JPH0795543B2 (ja) | エツチング方法 | |
| JPS6317528A (ja) | 半導体装置の製造方法 | |
| US6903428B2 (en) | Semiconductor device capable of preventing a pattern collapse | |
| US6741733B1 (en) | Drawing pattern verifying method | |
| TWI847478B (zh) | 疊對量測結構及其製造方法 | |
| US5331733A (en) | Method for manufacturing a connection device for a semiconductor device | |
| US20080190891A1 (en) | Method For Manufacturing Probe Structure Of Probe Card | |
| US6403978B1 (en) | Test pattern for measuring variations of critical dimensions of wiring patterns formed in the fabrication of semiconductor devices | |
| JP3698843B2 (ja) | フォトマスク | |
| KR100618689B1 (ko) | 반도체 소자의 오버레이 버어니어 형성방법 | |
| KR0137566B1 (ko) | 반도체 소자의 콘택홀 형성방법 | |
| KR0158903B1 (ko) | 반도체소자의 게이트전극 콘택 및 그 제조방법 | |
| KR19980055901A (ko) | 중첩 버니어 | |
| KR100196421B1 (ko) | 반도체 장치 및 그의 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20061122 Year of fee payment: 8 |
|
| LAPS | Lapse due to unpaid annual fee |