TWI847478B - 疊對量測結構及其製造方法 - Google Patents
疊對量測結構及其製造方法 Download PDFInfo
- Publication number
- TWI847478B TWI847478B TW112100564A TW112100564A TWI847478B TW I847478 B TWI847478 B TW I847478B TW 112100564 A TW112100564 A TW 112100564A TW 112100564 A TW112100564 A TW 112100564A TW I847478 B TWI847478 B TW I847478B
- Authority
- TW
- Taiwan
- Prior art keywords
- insulating layer
- layer
- contact holes
- segments
- metal wire
- Prior art date
Links
- 238000005259 measurement Methods 0.000 title claims abstract description 41
- 238000004519 manufacturing process Methods 0.000 title claims description 12
- 239000002184 metal Substances 0.000 claims abstract description 76
- 239000004065 semiconductor Substances 0.000 claims abstract description 24
- 239000000758 substrate Substances 0.000 claims abstract description 22
- 238000000034 method Methods 0.000 claims description 11
- 238000002955 isolation Methods 0.000 abstract 7
- 238000009413 insulation Methods 0.000 description 15
- 238000005530 etching Methods 0.000 description 14
- 229920002120 photoresistant polymer Polymers 0.000 description 6
- 238000006073 displacement reaction Methods 0.000 description 5
- 239000000463 material Substances 0.000 description 4
- 238000001020 plasma etching Methods 0.000 description 4
- 235000012431 wafers Nutrition 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000007689 inspection Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- -1 silicon nitride) Chemical class 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Abstract
一種疊對量測結構包括半導體基板、第一絕緣層、金屬線層與第二絕緣層。半導體基板具有切割道。第一絕緣層位於半導體基板的切割道上。金屬線層具有複數個區段，且位於半導體基板的切割道上與第一絕緣層中。第二絕緣層位於第一絕緣層與金屬線層上，且具有複數個接觸孔。接觸孔的每一者暴露金屬線層的區段至少其中一者的一部分與第一絕緣層。接觸孔的長度大於金屬線層的區段的寬度。
Description
本揭露是有關一種疊對量測結構及一種疊對量測結構的製造方法。
一般而言，半導體元件透過製程可相互連接、堆疊以製作積體電路晶片的內部電路。隨著科技的進步，內部電路的線寬和間距不斷縮小，以使晶圓具有更密集的半導體元件，也使得堆疊層之間的重疊位移(overlay shift)量測變得更加重要。傳統上的晶粒內疊對(in-die overlay)量測是使用臨界尺寸掃描式電子顯微鏡(critical dimension scanning electron microscope，CD-SEM)量測並計算堆疊層之間的重疊位移。然而，如果堆疊層的厚度太厚，使用CD-SEM的晶粒內疊對量測將受到厚度的影響而無法量測堆疊層之間的重疊位移以及堆疊層的接觸孔的蝕刻偏差(etch bias)。
本揭露之一技術態樣為一種疊對量測結構。
根據本揭露之一些實施方式，一種疊對量測結構包括半導體基板、第一絕緣層、金屬線層與第二絕緣層。半導體基板具有切割道。第一絕緣層位於半導體基板的切割道上。金屬線層具有複數個區段，且位於半導體基板的切割道上與第一絕緣層中。第二絕緣層位於第一絕緣層與金屬線層上，且具有複數個接觸孔。接觸孔的每一者暴露金屬線層的區段至少其中一者的一部分與第一絕緣層。接觸孔的長度大於金屬線層的區段的寬度。
在一些實施方式中，上述第二絕緣層的接觸孔相鄰兩者之間的距離不同。
在一些實施方式中，上述第二絕緣層的接觸孔的俯視形狀為矩形或橢圓形。
在一些實施方式中，上述第二絕緣層的厚度大於等於1000奈米。
在一些實施方式中，上述第二絕緣層的接觸孔的長度方向垂直於金屬線層的區段的長度方向。
在一些實施方式中，上述第二絕緣層的接觸孔暴露且橫跨金屬線層的區段的相鄰N者，且俯視形狀為矩形或橢圓形。
在一些實施方式中，上述N為大於1之整數。
本揭露之另一技術態樣為一種疊對量測結構的製造方法。
根據本揭露之一些實施方式，一種疊對量測結構的製造方法包括形成第一絕緣層與金屬線層於半導體基板的切割道上，其中金屬線層具有複數個區段，且區段位於第一絕緣層中；形成第二絕緣層於第一絕緣層與金屬線層上；以及形成複數個接觸孔於第二絕緣層中，以暴露金屬線層的區段至少其中一者的一部分與第一絕緣層，其中接觸孔與金屬線層的區段的交錯，且接觸孔的長度大於金屬線層的區段的寬度。
在一些實施方式中，上述形成複數個接觸孔於第二絕緣層中使得接觸孔暴露且橫跨金屬線層的區段的相鄰N者，N為大於1之整數，且接觸孔相鄰兩者之間的距離不同。
在一些實施方式中，上述形成第二絕緣層於第一絕緣層與金屬線層上使得第二絕緣層的厚度大於等於1000奈米。
在本揭露上述實施方式中，由於上述第二絕緣層的接觸孔的每一者暴露金屬線層的區段至少其中一者與第一絕緣層，且接觸孔的長度大於金屬線層的區段的寬度，因此接觸孔的截面積足夠大且深寬比(aspect ratio)足夠小，使臨界尺寸掃描式電子顯微鏡(critical dimension scanning electron microscope，CD-SEM) 可量測的接觸孔的蝕刻偏差(etch bias)，並不受第二絕緣層的厚度影響。除此之外，通過CD-SEM量測的第一絕緣層及金屬線層與具有接觸孔的第二絕緣層之間的重疊位移(overlay shift)也可不受第二絕緣層的厚度影響。
以下揭示之實施方式內容提供了用於實施所提供的標的之不同特徵的許多不同實施方式，或實例。下文描述了元件和佈置之特定實例以簡化本案。當然，該等實例僅為實例且並不意欲作為限制。此外，本案可在各個實例中重複元件符號及/或字母。此重複係用於簡便和清晰的目的，且其本身不指定所論述的各個實施方式及/或配置之間的關係。
諸如「在……下方」、「在……之下」、「下部」、「在……之上」、「上部」等等空間相對術語可在本文中為了便於描述之目的而使用，以描述如附圖中所示之一個元件或特徵與另一元件或特徵之關係。空間相對術語意欲涵蓋除了附圖中所示的定向之外的在使用或操作中的裝置的不同定向。裝置可經其他方式定向(旋轉90度或以其他定向)並且本文所使用的空間相對描述詞可同樣相應地解釋。
第1圖繪示根據本揭露一實施方式之疊對量測結構100的俯視圖。第2圖繪示第1圖之疊對量測結構100沿線段2-2的剖面圖。同時參閱第1圖與第2圖，疊對量測結構100包括半導體基板110、第一絕緣層120、金屬線層130與第二絕緣層140。半導體基板110具有切割道112。第一絕緣層120位於半導體基板110的切割道112上。金屬線層130具有複數個區段132，且位於半導體基板110的切割道112上與第一絕緣層120中。這些區段132相互平行。第二絕緣層140位於第一絕緣層120與金屬線層130上，且具有複數個接觸孔142。接觸孔142的每一者暴露金屬線層130的區段132至少其中一者的一部分與第一絕緣層120。接觸孔142的長度L大於金屬線層130的區段的寬度W。在一些實施方式中，半導體基板110的材料可包括矽與碳化矽，第一絕緣層120的材料可包括氮化物(例如氮化矽)，第二絕緣層140的材料可包括氧化物，但並不用以限制此揭露。
具體而言，由於第二絕緣層140的接觸孔142的每一者暴露金屬線層130的區段132至少一者與第一絕緣層120，且接觸孔142的長度L大於金屬線層130的區段132的寬度W，因此接觸孔142的截面積足夠大且深寬比(aspect ratio)足夠小，使臨界尺寸掃描式電子顯微鏡(critical dimension scanning electron microscope，CD-SEM) 可量測的接觸孔142的蝕刻偏差(etch bias)，且不受第二絕緣層140的厚度t影響。除此之外，通過CD-SEM量測的第一絕緣層120及金屬線層130與具有接觸孔142的第二絕緣層140之間的重疊位移(overlay shift)也可不受第二絕緣層140的厚度t影響。這樣的設計可解決傳統的晶粒內疊對標記(in-die overlay mark)因其深寬比或者蝕刻偏差太大而無法通過CD-SEM量測的問題。
在一些實施方式中，第二絕緣層140的接觸孔142相鄰兩者之間的距離可不同，如第1圖所示，可為兩相鄰接觸孔142之間的距離d1小於距離d2。這樣的配置，可使通過疊對量測結構100量測的蝕刻偏差與重疊位移沿金屬線層130的區段132的長度方向D1校正，以避免誤差。除此之外，半導體基板110可為具有複數個晶粒的晶圓，金屬線層130的圖案可與鄰近的晶粒的金屬佈線層的圖案相同，第二絕緣層140的接觸孔142的俯視形狀可為矩形或橢圓形，且可與鄰近的晶粒的接觸孔的形狀相同，這樣的設計使疊對量測結構100可作為用於蝕刻後檢驗(after-etch inspection，AEI)的似裝置目標(device-like target)，以得知鄰近的晶粒的堆疊層之間的蝕刻偏差與重疊位移，並將其用以校準後續的曝光與蝕刻，以避免次相關圖案因無法對齊而導致非預期的短路問題。另外，第二絕緣層140的接觸孔142的長度方向D2垂直於金屬線層130的區段132的長度方向D1。
在一些實施方式中，第二絕緣層140的厚度t可大於等於1000奈米。第二絕緣層140的接觸孔142可暴露金屬線層130的區段132其中一者的一部分與第一絕緣層120。接觸孔142的長度L可大於金屬線層130的區段的寬度W。由於接觸孔142的長度L足夠長，因此可通過CD-SEM量測厚度大於等於1000奈米的第二絕緣層140的接觸孔142的蝕刻偏差，與傳統的設計不同。傳統的晶粒內疊對標記(in-die overlay mark)的接觸孔為圓形，且其直徑不大於其底下的金屬線的寬度，因此傳統的接觸孔的深寬比與蝕刻偏差太大，無法通過CD-SEM量測。除此之外，疊對量測結構100可通過CD-SEM量測第一絕緣層120及金屬線層130與第二絕緣層140之間的重疊位移。量測的蝕刻偏差與重疊位移可用以校準後續的曝光與蝕刻，以避免次相關圖案因無法對齊而導致非預期的短路問題。另外，CD-SEM包括高電壓(HV) CD-SEM。
第3圖繪示第1圖之疊對量測結構100沿線段3-3的剖面圖。同時參閱第1圖與第3圖，第二絕緣層140的接觸孔142可暴露且橫跨金屬線層130的區段132的相鄰N者，且N可為大於1之整數。在本實施方式中，N可為2(並不以此為限)， 也就是第二絕緣層140的接觸孔142可暴露且橫跨金屬線層130的區段132的相鄰兩者。由於N不相同時，暴露且橫跨金屬線層130的區段132的相鄰N者的接觸孔142的蝕刻偏差也會不同，因此這樣的設計使疊對量測結構100可通過CD-SEM量測接觸孔142在不同條件下的蝕刻偏差。量測的蝕刻偏差可加以計算並用以校準後續的曝光與蝕刻。除此之外，第二絕緣層140的厚度t可大於等於1000奈米。
第4圖繪示第1圖之疊對量測結構100沿線段4-4的剖面圖。同時參閱第1圖與第4圖，第二絕緣層140的接觸孔142可暴露且橫跨金屬線層130的區段132的相鄰N者，且N可為大於1之整數。與第3圖不同的地方在於，第4圖的N可為3，也就是第二絕緣層140的接觸孔142可暴露且橫跨金屬線層130的區段132的相鄰三者。
應瞭解到，已敘述過的結構、材料與功效將不再重複贅述，合先敘明。在以下敘述中，將說明疊對量測結構100的製造方法。
第5圖繪示根據本揭露一實施方式之疊對量測結構的製造方法的流程圖。同時參閱第3圖與第5圖，疊對量測結構100(例如第3圖的疊對量測結構100)的製造方法包括以下流程。在步驟S1中，形成第一絕緣層120與金屬線層130於半導體基板110的切割道112上。金屬線層130具有複數個區段132，且區段132位於第一絕緣層120中。在一些實施方式中，上述步驟S1可包括形成圖案化光阻層於第一絕緣層120上，其中圖案化光阻層的圖案可與晶粒的內部線路的圖案相同。接著，可使用反應式離子蝕刻(reactive-ion etching，RIE)移除未被圖案化光阻層覆蓋的第一絕緣層120，以形成複數個溝槽。之後，形成金屬線層130於溝槽中，以形成金屬線層130的區段132。如此一來，金屬線層130的圖案便可與鄰近的晶粒的金屬佈線層的圖案相同。
接著，在步驟S2時，形成第二絕緣層140於第一絕緣層120與金屬線層130上。除此之外，在形成第二絕緣層140於第一絕緣層120與金屬線層130上後，可形成圖案化光阻層於第二絕緣層140上，使未被圖案化光阻層覆蓋的第二絕緣層140可定義接觸孔142的俯視形狀為矩形或橢圓形，且可與鄰近的晶粒的接觸孔的形狀相同。在一些實施方式中，形成第二絕緣層140於第一絕緣層120與金屬線層130上可使得第二絕緣層140的厚度t(參閱第3圖)大於等於1000奈米，以得到厚堆疊層。
之後，在步驟S3中，形成複數個接觸孔142於第二絕緣層140中，以暴露金屬線層130的區段132至少其中一者的一部分與第一絕緣層120。接觸孔142與金屬線層130的區段132的交錯，且接觸孔142的長度L大於金屬線層130的區段132的寬度W。在一些實施方式中，形成接觸孔142於第二絕緣層140中可使接觸孔142暴露且橫跨金屬線層130的區段132的相鄰N者，N為大於1之整數，且接觸孔142相鄰兩者之間的距離不同，舉例來說，距離d1與距離d2不同。除此之外，可使用在第二絕緣層140與第一絕緣層120之間及第二絕緣層140與金屬線層130之間具有高選擇比的反應式離子蝕刻(reactive-ion etching，RIE)形成接觸孔142於第二絕緣層140中，如此一來便可只移除第二絕緣層140而不破壞其底下的第一絕緣層120與金屬線層130。
上述的設計使疊對量測結構100可作為用於AEI的device-like target，以得知鄰近的晶粒的堆疊層之間的蝕刻偏差與重疊位移，並將其用以校準後續的曝光與蝕刻，以避免次相關圖案因無法對齊而導致非預期的短路問題。除此之外，在形成複數個接觸孔142於第二絕緣層140中後，可移除位於第二絕緣層140上的圖案化光阻層。
前述概述了幾個實施方式的特徵，使得本領域技術人員可以更好地理解本揭露的態樣。本領域技術人員應當理解，他們可以容易地將本揭露用作設計或修改其他過程和結構的基礎，以實現與本文介紹的實施方式相同的目的和/或實現相同的優點。本領域技術人員還應該認識到，這樣的等效構造不脫離本揭露的精神和範圍，並且在不脫離本揭露的精神和範圍的情況下，它們可以在這裡進行各種改變，替換和變更。
100:疊對量測結構
110:半導體基板
112:切割道
120:第一絕緣層
130:金屬線層
132:區段
140:第二絕緣層
142:接觸孔
2-2,3-3,4-4:線段
D1:長度方向
D2:長度方向
d1:距離
d2:距離
L:長度
t:厚度
W:寬度
當與隨附圖示一起閱讀時，可由後文實施方式最佳地理解本揭露內容的態樣。注意到根據此行業中之標準實務，各種特徵並未按比例繪製。實際上，為論述的清楚性，可任意增加或減少各種特徵的尺寸。
第1圖繪示根據本揭露一實施方式之疊對量測結構的俯視圖。
第2圖繪示第1圖之疊對量測結構沿線段2-2的剖面圖。
第3圖繪示第1圖之疊對量測結構沿線段3-3的剖面圖。
第4圖繪示第1圖之疊對量測結構沿線段4-4的剖面圖。
第5圖繪示根據本揭露另一實施方式之疊對量測結構的製造方法的流程圖。
100:疊對量測結構
110:半導體基板
112:切割道
120:第一絕緣層
130:金屬線層
132:區段
140:第二絕緣層
142:接觸孔
2-2,3-3,4-4:線段
D1:長度方向
D2:長度方向
d1:距離
d2:距離
L:長度
W:寬度
Claims (9)
- 一種疊對量測結構，包括：一半導體基板，具有一切割道；一第一絕緣層，位於該半導體基板的該切割道上；一金屬線層，具有複數個區段，且位於該半導體基板的切割道上與該第一絕緣層中；以及一第二絕緣層，位於該第一絕緣層與該金屬線層上，且具有複數個接觸孔，其中該些接觸孔與該金屬線層的該些區段的交錯，該些接觸孔的每一者暴露該金屬線層的該些區段至少其中一者的一部分與該第一絕緣層，且該些接觸孔的長度大於該金屬線層的該些區段的寬度，其中該第二絕緣層的該些接觸孔相鄰兩者之間的距離不同。
- 如請求項1所述之疊對量測結構，其中該第二絕緣層的該些接觸孔的俯視形狀為矩形或橢圓形。
- 如請求項1所述之疊對量測結構，其中該第二絕緣層的厚度大於等於1000奈米。
- 如請求項1所述之疊對量測結構，其中該第二絕緣層的該些接觸孔的長度方向垂直於該金屬線層的該些區段的長度方向。
- 如請求項1所述之疊對量測結構，其中該些 接觸孔暴露且橫跨該金屬線層的該些區段的相鄰N者，且俯視形狀為矩形或橢圓形。
- 如請求項5所述之疊對量測結構，其中N為大於1之整數。
- 一種疊對量測結構的製造方法，包括：形成一第一絕緣層與一金屬線層於一半導體基板的一切割道上，其中該金屬線層具有複數個區段，且該些區段位於該第一絕緣層中；形成一第二絕緣層於該第一絕緣層與該金屬線層上；以及形成複數個接觸孔於該第二絕緣層中，以暴露該金屬線層的該些區段的至少其中一者的一部分與該第一絕緣層，其中該些接觸孔與該金屬線層的該些區段的交錯，且該些接觸孔的長度大於該金屬線層的該些區段的寬度，其中該些接觸孔相鄰兩者之間的距離不同。
- 如請求項7所述之疊對量測結構的製造方法，其中形成該些接觸孔於該第二絕緣層中使得該些接觸孔暴露且橫跨該金屬線層的該些區段的相鄰N者，N為大於1之整數。
- 如請求項7所述之疊對量測結構的製造方法， 其中形成該第二絕緣層於該第一絕緣層與該金屬線層上使得該第二絕緣層的厚度大於等於1000奈米。
Publications (1)
| Publication Number | Publication Date |
|---|---|
| TWI847478B true TWI847478B (zh) | 2024-07-01 |
Family
ID=
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20110266032A1 (en) | 2010-04-28 | 2011-11-03 | Xie yong-gang | Circuit layout structure |
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20110266032A1 (en) | 2010-04-28 | 2011-11-03 | Xie yong-gang | Circuit layout structure |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11876054B2 (en) | Overlay mark and method of making | |
| US7190824B2 (en) | Overlay vernier pattern for measuring multi-layer overlay alignment accuracy and method for measuring the same | |
| US11043460B2 (en) | Measurement method of overlay mark structure | |
| US9490217B1 (en) | Overlay marks and semiconductor process using the overlay marks | |
| KR101541609B1 (ko) | 비아 대 비아 최소 간격을 줄이기 위한 패턴화 접근 방법 | |
| US8592107B2 (en) | Method and apparatus of providing overlay | |
| TW201839992A (zh) | 半導體元件及其製作方法 | |
| US7427774B1 (en) | Targets for measurements in semiconductor devices | |
| US8502355B2 (en) | Overlay vernier mask pattern, formation method thereof, semiconductor device including overlay vernier pattern, and formation method thereof | |
| TWI847478B (zh) | 疊對量測結構及其製造方法 | |
| JP2006332177A (ja) | 半導体ウエハ、その製造方法及びマスク | |
| US6410357B1 (en) | Structure of critical dimension bar | |
| TWI847479B (zh) | 疊對量測元件及其操作方法 | |
| US10373915B1 (en) | Method for monitoring semiconductor process | |
| TWI817438B (zh) | 重疊標記 | |
| TWI808692B (zh) | 自對準多重圖案化標記 | |
| US20230378082A1 (en) | Overlay mark | |
| JP2013149708A (ja) | 半導体装置の製造方法 | |
| US20230253267A1 (en) | Semiconductor device including a macro pattern structure for monitoring of line widths | |
| JP4878926B2 (ja) | 測長用モニター | |
| JP3698843B2 (ja) | フォトマスク | |
| JP4845005B2 (ja) | 半導体装置及びその製造方法 | |
| KR20060136058A (ko) | 도트 타입의 오버레이 마크 및 웨이퍼 얼라인 마크 | |
| KR20070120870A (ko) | 오버레이 버니어 키 및 이를 이용한 반도체 소자의 콘택홀형성 방법 | |
| KR20020046039A (ko) | 반도체소자의 중첩정밀도 측정마크 |