KR100247752B1 - 반도체 디바이스 검사장비의 프리사이징 방법 - Google Patents

반도체 디바이스 검사장비의 프리사이징 방법 Download PDF

Info

Publication number
KR100247752B1
KR100247752B1 KR1019970040799A KR19970040799A KR100247752B1 KR 100247752 B1 KR100247752 B1 KR 100247752B1 KR 1019970040799 A KR1019970040799 A KR 1019970040799A KR 19970040799 A KR19970040799 A KR 19970040799A KR 100247752 B1 KR100247752 B1 KR 100247752B1
Authority
KR
South Korea
Prior art keywords
semiconductor device
test tray
presizing
buffer
tray
Prior art date
Application number
KR1019970040799A
Other languages
English (en)
Other versions
KR19990017774A (ko
Inventor
이윤석
Original Assignee
윤종용
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자주식회사 filed Critical 윤종용
Priority to KR1019970040799A priority Critical patent/KR100247752B1/ko
Publication of KR19990017774A publication Critical patent/KR19990017774A/ko
Application granted granted Critical
Publication of KR100247752B1 publication Critical patent/KR100247752B1/ko

Links

Images

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851Testing of integrated circuits [IC]
    • G01R31/2893Handling, conveying or loading, e.g. belts, boats, vacuum fingers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/673Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere using specially adapted carriers or holders; Fixing the workpieces on such carriers or holders
    • H01L21/67333Trays for chips

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)

Abstract

개시된 내용은 다수의 반도체 디바이스를 픽업하여 테스트 트레이로 이송하는 동안 픽 앤 플레이스 헤드 자체에서 프리사이징을 행하여, 반도체 디바이스의 총 검사 시간을 단축할 수 있도록 한 반도체 디바이스 검사장비의 프리사이징 방법에 관한 것이다.
본 발명은 테스트 트레이에 하나 이상의 오프된 소켓이 있는가, 그리고 프리사이징 버퍼에 안치된 반도체 디바이스의 개수가 테스트 트레이에 수용 가능한가에 의해 결정되는 각각의 경우 따라 반도체 디바이스 픽업 및 픽 앤 플레이스 헤드의 이동이 이루어지며, 이 픽 앤 플레이스 헤드가 테스트 트레이 상부로 이동이 완료된 후, 반도체 디바이스의 프리사이징을 수행하고 테스트 트레이에 안치시키도록 한다.

Description

반도체 디바이스 검사장비의 프리사이징 방법
본 발명은 반도체 디바이스 검사장비의 프리사이징 방법에 관한 것으로, 보다 상세하게는 다수의 반도체 디바이스를 픽업하여 테스트 트레이로 이송하는 동안 픽 앤 플레이스 헤드 자체에서 프리사이징(pre-sizing)을 행하여, 반도체 디바이스의 총 검사 시간을 단축할 수 있도록 한 반도체 디바이스 검사장비의 프리사이징 방법에 관한 것이다.
전자 산업계에서는, 집적 회로 및 반도체 디바이스 등의 전자부품(IC; Integrated Circuit)을 보다 저렴하고 소형화하는 한편, 이러한 전자부품의 양품 및 불량품을 신속히 선별하여 그 생산성을 높이기 위한 공정이 절대적으로 요구되었다.
따라서, 이와 같이 생산성 향상을 통하여 단위 비용을 감소시키기 위한 방법 중 하나로 동시 많은 양의 전자 부품을 검사함으로써 그 검사 속도를 높이는 방법이 개발되어 왔다.
한편, 이와 같은 검사장비로서의 반도체 디바이스 검사용 핸들러 시스템은 피측정용 디바이스를 테스트할 때, 다수개의 피측정용 디바이스를 수용한 트레이를 하나의 단위로 하여 반송이 이루어지게 되는데, 여기서 유저(user)측의 입출력에 사용되는 트레이를 커스터머 트레이(customer tray) 라 하며, 반도체 디바이스 내에서 내부 반송으로서 사용되는 표준 형상의 트레이를 테스트 트레이(test tray)이라한다.
따라서, 종래의 반도체 디바이스 검사용 핸들러 시스템은 이와 같은 각각의 트레이를 통하여 피측정용 디바이스의 공급 및 배출 시키되, 커스터머 트레이와 테스트 트레이 사이에 피측정용 디바이스의 반송을 행하게 되는 것이다.
아울러, 이와 같은 전자부품 검사장비는 반도체 디바이스 검사시에 이에 따른 다양한 테스트 신호를 발생시키고, 그 결과의 출력 신호를 판정하기 위한 마스터 유니트를 구비하여, 테스트될 부품을 테스트 헤드로 자동적으로 이동시켜 검사하고, 아울러 검사된 부품을 그 결과에 따라서 양품 및 불량품을 분류하는 오토매틱 테스트 핸들러 등으로 구성된다.
도 1 내지 도 4에는 일본의 어드반테스트 사의 미국 특허 제 5,307,011호에 개시된 종래 핸들러 시스템의 개략적인 구성이 도시되어 있다.
도 1 내지 도 3에 도시된 바와 같이, 핸들러 시스템(20)은 하부 캐비넷(22, 일부분만 도시됨), 중간 부분(24) 및 상부 부분(26)으로 구성된다. 이 하부 캐비넷(22)은 핸들러(20)의 중간 및 상부 부분(24)(26)에서 주로 이루어지는 테스팅 동작의 기능 및 순서를 제어하는 케이블, 동력 부품, 전기 접속부가 수용된다.
이 중간 부분(24)의 좌측에서 시작하는 매거진 입력 영역(28)은 핸들러 시스템(20)의 중간 부분(24)의 전방부 중앙 및 우측을 에워싸는 매거진 출력 영역(30)에 바로 인접한다.
이와 같은 매거진 입력 및 출력 영역(28)(30)은 핸들러 시스템(20)에 의하여 검사될 반도체 디바이스(36)들이 배열되는 커스터머 트레이(34)가 다수 적층되어 수납되는 카세트 또는 커스터머 트레이 매거진(32, 혹은 스토커라고도 한다)을 수용하는 다수의 스테이션(31)을 포함한다. 이러한 커스터머 트레이 매거진(32) 및 커스터머 트레이(34)는 도 1에 분해 사시도로 도시되어 있다.
또한, 도 1에서는 이해를 돕기 위하여 매거진 입력 영역(28)에 위치된 단지 하나의 커스터머 트레이 매거진(32) 만이 도시되어 있으나, 매거진 입력 및 출력 영역(28)(30)들의 다양한 스테이션(31)들이 각각이 유사한 매거진(32)을 수용하는 데 적합하다는 것을 알 수 있을 것이다.
매거진 출력 영역(30)의 각각의 스테이션(31)들은 적절한 시간에 각 매거진(32) 내에 저장된 커스터머 트레이(34)를 리프팅하기 위한 커스터머 트레이 리프터(38)가 구비되고, 아울러 매거진 입력 영역(28)에도 하나의 커스터머 트레이 리프터(38)가 구비된다.
매거진 입력 영역(28)의 2개의 매거진들은 테스트될 반도체 디바이스(36)를 가지는 커스터머 트레이(34)를 수용하며, 매거진 출력 영역(30)의 각 스테이션(31)에 위치된 매거진(32)은 이미 검사되고, 그 검사 결과에 따라서 분류된 반도체 디바이스(36)의 커스터머 트레이(34)를 받는다.
그러므로, 도시된 예에서, 출력 영역(30)에서 총 10개의 스테이션(31)들이 도시되어 있으며, 이러한 스테이션(31)들의 수는 8개의 상이한 카테고리에 따른 반도체 디바이스의 검사용 스테이션, 1개의 재검사용 스테이션, 1개의 빈 커스터머 트레이용 스테이션을 제공한다. 이러한 매거진 출력 영역의 스테이션 수는 설계자의 의도에 따라서 얼마든지 변경될 수 있는 것이다.
도시된 핸들러 시스템(20)의 중간 부분(24)을 다시 참조하면, 한 쌍의 트랜스퍼 아암(40)이 매거진 출력 영역(30)에 있다. 이러한 트랜스퍼 아암(40)은 측방 및 상하 이동될 수 있으며, 핸들러 시스템(20)과 관련된 커스터머 트레이(34) 운반 작업의 적하(bulk)작업을 수행하도록 핸들러 시스템(20)의 다양한 구획을 가로질러 이동된다.
이러한 트랜스퍼 아암(40)의 이동은 제어 모듈로부터 적절한 소프트웨어 명령에 의하여 매우 세밀하게 제어되고, 이 제어 상태를 출력하는 디스플레이 모니터(44)는 핸들러 시스템(20)의 중간 부분(24)의 우측에 위치되어 있다.
이 핸들러 시스템(20)의 상부 부분(26)은 반도체 디바이스(36)를 커스터머 트레이(34)로부터 테스트 트레이(48)로 그리고, 그 역으로 운반하는 공간을 제공하는 상부면(46)을 포함한다.
상부면(46)의 좌측에서 시작하는 로더 영역(50)은 상부면 상에 나란하게 배열된 로더 캐쳐(52), 커스터머 트레이 버퍼(54), 및 이중 로드 스테이지(56a)(56b)를 포함한다.
또한, 반도체 디바이스(36)들이 검사된 후에 양품 및 불량품 등으로 분류 되도록 검사된 반도체 디바이스(36)를 취급하는 언로더 영역(60)이 로더 영역(50) 바로 우측에 위치된다. 이 언로더 역영(60)은 상부면의 좌측에 위치되는 언로더 스테이지(62a)(62b)와 우측에 위치되는 언로더 스테이지(64a)(64b)의 2쌍의 나란한 언로더 스테이지들을 포함하며, 상부면(46)의 최 우측에는 비어 있는 커스터머 트레이 버퍼(66)가 있다.
침투(soak) 챔버(68)는 핸들러 시스템(20)의 중간 부분(24)의 좌측에 위치되며, 상부면(46) 바로 위로 연장한다. 이 침투 챔버(68)는 상부면(46)으로부터 테스트 트레이(48)를 받고, 이 테스트 트레이(48)는 프리사이저 버퍼(70)로부터 검사될 반도체 디바이스(36)를 받으며, 이 프리사이저 버퍼(70)는 차례로 로더 영역(50)에 위치된 로드 스테이지(56a)(56b)로부터 반도체 디바이스(36)를 받는다.
여기서, 반도체 디바이스(36)들은 핸들러 시스템(20)의 상부면(46) 바로 위로 운반하는 로드 픽 앤 플레이스(72)에 의하여 로드 스테이지(56a)(56b)로부터 프리사이저버퍼(70)로 운반되고 이후, 테스트 트레이(48)로 운반된다.
좌측 언로드 픽 앤 플레이스(74)와 우측 언로드 픽 앤 플레이스(76)를 포함하는 한 쌍의 언로드 픽 앤 플레이스 매커니즘이 픽 앤 플레이스(72) 바로 우측에 위치된다.
이 언로드 픽 앤 플레이스(74)(76)는 검사 결과에 따라서 반도체 디바이스(36)의 양품 및 불량품을 분류하며, 바로 아래의 매거진 출력 영역(30)에 저장된 적절한 카테고리 매거진으로부터 연속적인 운반을 위하여 언로드 스테이지(62)(64)에 반도체 디바이스(36)를 위치시킨다.
또한, 검사된 반도체 디바이스(36)를 수용하는 테스트 트레이(48)는 핸들러 시스템(20)의 후방 우측에 위치된 비침투(unsoak) 챔버(78)로부터 언로드 픽 앤 플레이스(74)(76)에 도달한다.
도 2에 도시된 바와 같이, 침투 챔버(68, 도 2의 우측에 위치됨)는 핸들러 시스템(20)의 상부면(46)으로부터 테스트 트레이(48)를 받으며, 리프터 수단(80)에 의하여 핸들러 시스템(20)의 중간 부분(24)의 하부면(82)으로 점차 하강한다. 이 침투 챔버(68)의 목적은 적절한 온도 및 압력 환경에 반도체 디바이스(36)를 배치하는 것에 의하여 반도체 디바이스(36)의 검사를 준비하는 것이다.
이후, 각 테스트 트레이(48)는 각 반도체 디바이스(36)의 필요한 검사를 수행하는 각각의 테스트 헤드 챔버(84a)(84b)를 통하여 운반된다. 그런 다음, 테스트 트레이(48)는 대기 조건으로 복귀하는 동안 리프터 수단(80)에 의하여 점차 상승되는 비침투 챔버(78, 도 2의 우측에 위치)로 진입한다. 각 테스트 트레이(48)는 비침투 챔버(78)를 빠져나간 후, 2개의 언로드 픽 앤 플레이스(74)(76)에 의하여 양품 및 불량품으로 분류된다.
핸들러 시스템의 검사 순서가 도 4에 개략적으로 도시되어 있다.
도시된 바와 같이, 다수의 반도체 디바이스(36)들이 본 발명에 따라서 편리하고 효율적으로 테스트되지만, 여기서는 단지 하나의 디바이스로 나타내었다.
먼저, 검사될 반도체 디바이스(36)가 배치된 다수의 커스터머 트레이(34)를 수용하는 매거진(32)은 전술한 매거진 입력 영역(28)으로 로딩된다. 매거진 입력 영역(28)에 있는 리프터(38)는 최 상부의 커스터머 트레이(34)가 매거진(32) 위로 상승될 때까지 커스터머 트레이(34)를 민다. 그런 다음, 로드 영역(50)의 로더 캐쳐(52)가 하강하여 검사될 반도체 디바이스(36)를 포함한 커스터머 트레이(34)를 파지한다.
로더 캐쳐(52)는 로드 스테이지(56a)(56b)들 중 하나에 의하여 로더 캐쳐(52)의 이송을 기다리는 버퍼(54)로 커스터머 트레이(34)를 운반한다. 여기서, 도 1에 도시된 트랜스퍼 아암(40)은 버퍼(54)로부터 로드 스테이지(56a)(56b)들 중 하나에 커스터머 트레이(34)를 운반하도록 사용된다.
로드 픽 앤 플레이스(72)는 반도체 디바이스(36)를 진공 흡입으로 픽업하고, 핸들러 시스템(20)에 대하여, 보다 상세하게는 테스트 트레이(48)에 대하여 반도체 디바이스(36)를 정확하게 정위치시키는 프리사이저 버퍼(70)에 이 반도체 디바이스(36)를 위치시킨다. 이후, 로드 픽 앤 플레이스(72)는 프리사이저 버퍼(70)로부터 반도체 디바이스(36)를 다시 픽업하여 테스트 트레이(48)상에 정확하게 위치시킨다.
로드 픽 앤 플레이스(72)에 의한 검사될 모든 반도체 디바이스(36)의 이송 작업에 연속하여, 빈 커스터머 트레이(34)들이 로드 스테이지(56a)(56b)로부터 제거되며, 빈 매거진 스테이션(31)에, 바람직하게 매거진 출력 영역(30)의 가장 우측에, 또는 언 로드 영역(60)의 가장 우측에 위치된 빈 커스터머 트레이 버퍼(66)에 위치된다. 이러한 이동 및 운반은 트랜스퍼 아암(40)에 의하여 이루어진다.
그런 다음, 테스트 트레이(48)는 침투 챔버(68)로 운반되고, 이 테스트 트레이(48)는 실제적으로 테스팅을 행하는 각각의 테스트 헤드 챔버(84a)(84b)로 운반되어 검사된 후, 비침투 챔버(78)를 통하여 상승되며, 대기 조건하에서 비침투 챔버(78)로부터 추출된다.
핸들러 시스템(20)은 검사된 반도체 디바이스(36)들의 대략 1/2을 분류할 수 있는 위치로 테스트 트레이(48)를 운반하고, 반도체 디바이스(36)를 양품 및 불량품으로 분류하여 각각의 언로드 스테이지(62a, 62b 또는 64a, 64b)에 배치한다.
이때, 문제가 있는 반도체 디바이스(36)들이 언로드 픽 앤 플레이스(76)에 의하여 분류되지 않는다면, 테스트 트레이(48)는 남아 있는 모든 반도체 디바이스(36)들을 언로드 픽 앤 플레이스(74)에 의하여 2개의 언로드 스테이지(62a)(62b)에 배치되는 위치로 운반됨으로, 좌측의 언로드 스테이지(62a)(62b)에는 불량품이, 우측의 언로드 스테이지(64a, 64b)에는 양품이 분류된다.
또한, 각각의 언로드 스테이지(62a, 62b)(64a, 64b)에서 커스터머 트레이(34)는 결과 및 필요한 분류 카테고리에 따라서 분류된 반도체 디바이스들을 받도록 대기한다. 커스터머 트레이(34)가 완전히 또는 더 이상 분류 목적을 위하여 필요하지 않을 때, 트랜스퍼 아암(40)은 언 로드 스테이지(62a, 62b)(64a, 64b)로부터 커스터머 트레이(34)를 이동시켜, 매거진 출력 영역(30)에서 핸들러 시스템(20)의 상부면(46) 바로 아래 위치된 커스터머 트레이 매거진(32)에 이를 배치한다.
이러한 공정은 현재 빈 테스트 트레이(48)가 계속하여, 좌측의 언로드 픽 앤 플레이스(74) 아래에 있는 위치를 떠나, 검사될 반도체 디바이스(36)를 받도록 픽 앤 플레이스(72) 아래에 있는 위치로 이동함으로써 이루어진다.
그러나, 상술한 바와 같은 종래의 핸들러 시스템은, 로드 픽 앤 플레이스가 반도체 디바이스를 흡입하여 픽업하고, 테스트 트레이에 대하여 반도체 디바이스를 정확하게 정위치 시키도록 일단 프리사이저 버퍼에 반도체 디바이스를 위치시킨 후에, 이 프리사이저 버퍼로부터 이 반도체 디바이스를 다시 픽업하여 테스트 트레이 상에 정확하게 위치시켜야 하기 때문에, 이에 따른 총 검사 시간이 많이 소요된다는 문제점이 있었다.
따라서, 본 발명의 목적은 커스터머 트레이로부터 다수의 반도체 디바이스를 픽업함은 물론 픽업된 반도체 디바이스를 프리사이저 버퍼에 위치시키지 않고 이송 중에 픽 앤 플레이스 헤드 자체에서 바로 프리사이징을 행하여 총 검사 시간을 단축시키도록 한 반도체 디바이스 검사장비의 프리사이징 방법을 제공하는 데 있다.
도 1은 종래의 반도체 디바이스 검사용 핸들러 시스템을 개략적으로 도시한 사시도,
도 2는 도 1에 도시된 종래 핸들러 시스템의 배면도,
도 3은 도 1에 도시된 종래 핸들러 시스템의 평면도,
도 4는 도 1에 도시된 종래 핸들러 시스템에 의한 반도체 디바이스의 검사 과정을 개략적으로 나타낸 흐름도,
도 5는 본 발명이 적용되는 반도체 디바이스 검사용 핸들러 시스템의 픽 앤 플레이스 헤드의 사시도.
도 6은 도 5의 정면도.
도 7은 본 발명에 따른 반도체 디바이스 검사용 핸들러 시스템의 픽 앤 플레이스 헤드의 프리사이저에 진공 흡착기에 흡착된 반도체 디바이스가 낙하되는 상태를 도시한 사시도.
도 8은 도 7의 측단면도,
도 9는 본 발명에 따른 반도체 디바이스 검사장비의 프리사이징 방법의 바람직한 실시예를 나타낸 제어 흐름도,
도 10은 도 9의 프리사이징 과정을 상세하게 나타낸 제어 흐름도이다.
* 도면의 주요부분에 대한 부호의 설명 *
100 : 픽 앤 플레이스 헤드 101 : X 축 지지대
102 : 가이드 레일 103 : 가이더
104 : 프레임 부재 105 : 측벽 부재
106 : 연결 부재 107 : 승강용 실린더
109 : 하부판 110 : 커스터머 트레이
111 : 진공 흡착기 112 : 진공 흡착 승강 실린더
114 : 가동부 116 : 브라켓
121 : 전개 부재 122 : 신축용 실린더
127 : 가이드 바 130 : 위치 결정핀
131 : 지지판 132 : 캠 롤러
133 : 가동 부재 136 : 프리사이징 실린더
137 : 프리사이징 홈 138 : 프리사이저
이와 같은 목적을 달성하기 위한 본 발명에 따른 반도체 디바이스 검사장비의 프리사이징 방법의 특징은, 테스트 트레이에 하나 이상의 오프된 소켓이 있는가, 그리고 프리사이징 버퍼에 안치된 반도체 디바이스의 개수가 테스트 트레이에 수용 가능한가를 각각 판단하는 제 1과정, 상기 제 1과정에 의해 테스트 트레이에 하나 이상의 오프된 소켓이 있고, 그리고 프리사이징 버퍼에 안치된 반도체 디바이스의 개수가 테스트 트레이에 수용 가능할 경우 프리사이징 버퍼에서 반도체 디바이스를 픽업하여 테스트 트레이로 이동하는 제 2과정, 상기 제 1과정에 의해 테스트 트레이에 하나 이상의 오프된 소켓이 없는 경우 또는, 테스트 트레이에 하나 이상의 오프된 소켓이 있으나 프리사이징 버퍼에 안치된 반도체 디바이스의 개수가 테스트 트레이에 수용 가능하지 않을 경우 커스터머 트레이에서 반도체 디바이스를 픽업하는 제 3과정, 상기 제 3과정에 의해 픽업된 반도체 디바이스 중 프리사이징 버퍼에 안치시킬 반도체 디바이스가 있는가를 판단하여, 프리사이징 버퍼에 안치시킬 반도체 디바이스가 있을 경우 해당 반도체 디바이스를 프리사이징 버퍼에 안치시킨 후 테스트 트레이로 이동하고, 프리사이징 버퍼에 안치시킬 반도체 디바이스가 없을 경우 바로 테스트 트레이로 이동하는 제 4과정, 및 상기 제 2 및 제 4과정에 의해 픽 앤 플레이스 헤드가 테스트 트레이 상부로 이동이 완료된 후, 반도체 디바이스의 프리사이징을 수행하고 테스트 트레이에 안치시키는 제 5과정으로 구성된다.
이하, 본 발명에 따른 반도체 디바이스 검사장비의 프리사이징 방법의 바람직한 실시예를 첨부된 도면들을 참조하여 상세하게 설명한다.
도 5는 본 발명이 적용되는 반도체 디바이스 검사용 핸들러 시스템의 픽 앤 플레이스 헤드의 사시도이고, 도 6은 도 5의 정면도이다.
또한, 도 7은 본 발명에 따른 반도체 디바이스 검사용 핸들러 시스템의 픽 앤 플레이스 헤드의 프리사이저에 진공 흡착기에 흡착된 반도체 디바이스가 낙하되는 상태를 도시한 사시도이며, 도 8은 도 7의 측단면도이다.
도시된 바와 같이, 픽 앤 플레이스 헤드(100)는 X-Y축으로 구동될 수 있으며, 이러한 X축 구동(Y축 구동 시스템은 도면에 도시되지 않음)은 X축 지지대(101)에 설치된 가이드 레일(102)을 따라서 이동하는 가이더(103)가 X축 구동 모터(도시되지 않음)에 의해 구동되는 타이밍 벨트(도시되지 않음)에 연결되어 구동된다.
이러한 가이더(103)는 연결 부재(106)에 의하여 Y축 구동부에도 연결되어, 전술한 픽 앤 플레이스 헤드(100)는 X-Y축 구동이 가능하게 된다. 또한, 이 연결 부재(106)의 하부에는 프레임 부재(104)가 형성되고, 그 전면에는 프레임 부재(104)를 구동하기 위한 승강용 실린더(107, 이하 제 1실린더라 한다)가 설치된다.
프레임 부재(104)의 양측부에는 한 쌍의 측벽 부재(105)가 나사와 같은 체결 부재에 의하여 설치되며, 하부판(108)에는 커스터머 트레이(110)의 반도체 디바이스(109)에 대한 다수의 위치 결정핀(130)이 설치된다.
또한, 프레임 부재(104)에는 제 1실린더(107) 하단의 피스톤(107a)이 관통되는 절개부(115)가 형성되며, 이 제 1실린더(107)의 피스톤(107a)은 절개부(115)를 관통하여 프레임 부재(104) 하단에 배치됨으로 상하로 이동되는 승강부(114)에 연결된다.
이 승강부(114)와 피스톤(107a) 사이에는 완충 스프링(113)을 포함하는 브라켓(116) 및 그 하부로 하향하는 한 쌍의 승강 지지대(117)가 설치되고, 브라켓(116)은 승강 지지대(117)를 통하여 전술한 승강부(114)에 연결된다. 여기서, 완충 스프링(113)은 승하강 작동시에 발생되는 제 1실린더(107)의 쇼크를 흡수한다.
그러므로, 승강부(114)는 제 1실린더(107)의 작동력이 브라켓(116)과 승강 지지대(117)를 통하여 전달되므로 이 제 1실린더(107)의 작동에 의하여 승강하게 되고, 이러한 승강부(114)의 승강 운동은 이 승강부(114)에 설치된 다수의 진공 흡착 실린더(112, 이하 제 2실린더라 한다)를 승강시킨다.
전술한 제 2실린더(112)는 각각 커스터머 트레이(110)에 수용된 반도체 디바이스(109)를 흡착하여 픽업하기 위한 다수(커스터머 트레이(110)에 수용된 반도체 디바이스(109)를 1회에 흡착 가능한 개수)의 진공 흡착기(111)를 승강시킨다.
이 진공 흡착기(111)는 서로 엇갈리도록 교번적으로 배열되는 다수 쌍의 진공 흡착 지지대(118)에 설치되며, 제 2실린더(112)는 각각 진공 흡착 지지대(118)의 측부에 설치되어 전술한 진공 흡착기(111)를 승강시킨다.
또한, 교번적으로 배열된 각각의 진공 흡착 지지대(118)의 상부는 도 6에 도시된 바와 같이 전개 부재(121)에 연결되고, 이 전개 부재(121)는 서로 선회 가능하게 핀(120)으로 연결된 다수의 링크(119)로 구성되어 신축 가능하게 지그재그의 형상을 가진다.
이러한 전개 부재(121)는 중간 부분에 위치되는 신축용 실린더(122)의 작동에 의하여 길이가 신축된다. 이 신축용 실린더(122)의 피스톤(122a) 단부에는 연결편(124)이 설치되고, 연결편(124)은 승강부(114)에 형성된 장공(125)을 통하여 전개 부재(121)의 중간 부분에 제공되는 핀(123)과 연결된다.
진공 흡착 지지대(118)의 상부는 전개 부재(121)를 구성하는 링크(119)들이 서로 교차하는 지점(120a)에 교번적으로, 즉 전방의 4개의 진공 흡착 지지대(118)와 후방의 진공 흡착기 지지대(118)가 교번적으로 연결된다. 이러한 전개 부재(121)는 진공 흡착기 지지대(118)가 연결되는 링크(119)들 마다 하나의 인장 스프링(126)에 의하여 서로 당겨지게 되므로 유동이 방지된다.
전개 부재(121)는 상기된 바와 같이 신축용 실린더(122)의 피스톤(122a)에 연결된 브라켓(124)을 신축용 실린더(122)에 연결되며, 전개 부재(121)는 승강부(114)의 중앙 하부에 형성된 가이드 홈(128)이 마련되고, 이 가이드 홈(128)에 수용된 롤러(129)의 측방 운동에 의하여 신축 운동이 용이하게 된다.
따라서, 신축용 실린더(122)의 피스톤(122a)이 전진하면, 피스톤(122a)과 연결된 전개 부재(121)는 장공(125)의 길이 만큼 신장되고, 이때, 롤러(129)는 가이드 홈(128)의 측벽을 따라서 가이드된다. 이러한 전개 부재(121)의 신장에 의하여, 진공 흡착기(111)를 지지하는 진공 흡착기 지지대(118)는 가이드 바(127)를 따라서 좌우측 방향으로 전개된다.
또한, 진공 흡착기 지지대(118)가 전개된 상태에서, 신축용 실린더(122)의 피스톤(122a)이 후퇴하면, 이 피스톤(122a)과 연결된 전개 부재(121)는 수축되고, 아울러 진공 흡착기(111)를 지지하는 진공 흡착기 지지대(118)는 가이드 바(127)를 따라서 좌우측 방향에서 내측으로 좁혀진다.
한편, 프레임 부재(104)의 하부에는 픽 앤 플레이스 헤드(100)에 의하여 픽업된 다수의 반도체 디바이스(109)를 테스트 트레이(미도시)에 운반하는 도중에 프리사이징하게 되는데, 이를 위하여 프레임 부재(104)의 양쪽 측벽 부재(105)에 각각 설치되는 지지판(131)과, 이 지지판(131)에 형성된 가이드 레일(140)을 따라서 슬라이드 가능하게 설치되며 각각의 캠 롤러(132)가 구비된 한 쌍의 가동 부재(133)가 마련된다.
또한, 프레임 부재(104)에 대하여 지지판(131)들이 승강 운동하도록 설치되는 프리사이징 실린더(136)와, 전술한 가동 부재(133)에 설치된 캠 롤러(132)와 함께 캠 운동을 하도록 캐밍면(135)이 구비된 캠 부재(134)가 마련된다.
또한, 가동 부재(133)의 하부에 연결되어 이 가동 부재(133)의 작동으로 지지판(131) 각각의 하부에 형성된 한 쌍의 슬라이드 홈(139, 도 6에 도시)에서 슬라이드 되며, 위치 결정핀(130)과 대응하는 위치에 다수의 프리사이징 홈(137)이 형성되는 프리사이저(138)를 포함한다.
이 프리사이징 홈(137)은 바람직하게 소정의 각도로 경사진 측부면(142)을 가지는 것에 의하여, 반도체 디바이스(109)가 프리사이징 홈(137)에 용이하게 수용될 수 있다.
전술한 프리사이저(138)는 다수의 프리사이징 홈(137)이 형성되는 한 쌍의 판형 막대 부재로 형성되고, 캠 부재(134)의 캐밍면(135)은 상부의 좁은 폭 부분과 하부의 넓은 폭 부분을 가지며, 상부 폭은 프리사이저(138)들이 서로 접근하였을 때에 형성되는 프리사이징 홈(137)에 반도체 디바이스(109)가 안치될 수 있도록 하는 크기를 가진다.
프리사이징 실린더(136)의 작동에 의하여 지지판(131)이 프레임 부재(104)에 대하여 상하 구동을 하므로, 이에 따라 지지판(131)에 설치된 캠 부재(134)도 상하 운동을 한다. 여기서, 캠 부재(134)의 캐밍면(135)에 접촉되어 캐밍면(135)을 따라서 캠 운동을 하는 캠 롤러(132)를 가지는 양측의 가동 부재(133)는 인장 스프링(141)에 의하여 캐밍면(135)을 향하여 서로 가압되어, 캠 부재(134)의 캐밍면(135)의 형상에 따라서 서로를 향하여 접근하거나 서로로부터 멀어지도록 왕복 운동을 하게 된다.
그러므로, 가동 부재(133)의 하부에 연결되는 프리사이저(138)는 가동 부재(133)의 왕복 이동에 따라서 반도체 디바이스(109)를 수용하는 크기로 접근하거나 반도체 디바이스(109)가 통과하는 크기로 멀어지게 된다.
또한, 도 9는 본 발명에 따른 반도체 디바이스 검사장비의 프리사이징 방법의 바람직한 실시예를 나타낸 제어 흐름도이고, 도 10은 도 9의 프리사이징 과정을 상세하게 나타낸 제어 흐름도이다.
이와 같이 구성된 본 발명에 따른 반도체 디바이스 검사장비의 프리사이징 방법을 도 9 및 도 10을 참조하여 보다 상세히 설명하되, 종래와 동일한 구성요소는 동일부호를 적용하여 설명하면 다음과 같다.
도시된 바와 같이 먼저, 제 1과정으로서 테스트 트레이(48)에 하나 이상의 오프된 소켓(미도시)이 있는가, 그리고 프리사이징 버퍼(70)에 안치된 반도체 디바이스(109)의 개수가 테스트 트레이(48)에 수용 가능한가를 각각 판단한다(S101∼S102).
여기서, 테스트 트레이(48) 상의 오프된 소켓이란 핸들러 시스템(20)의 검사 작업중 과열 및 기타 오동작에 의해 검사가 불가능하게 된 소켓으로서, 이 핸들러 시스템(20)은 오프된 소켓에 반도체 디바이스(109)가 안치되지 않도록 제어하는 것이다.
이후, 상기 제 1과정에 의해 테스트 트레이(40)에 하나 이상의 오프된 소켓이 있고, 그리고 프리사이징 버퍼(70)에 안치된 반도체 디바이스(109)의 개수가 테스트 트레이(48)에 수용 가능할 경우 프리사이징 버퍼(70)에서 반도체 디바이스(109)를 픽업하여 테스트 트레이(48)로 이동하는 제 2과정이 수행된다(S103∼S105).
이러한 과정을 좀더 상세히 설명하면, 먼저, 픽 앤 플레이스 헤드(100)는 반도체 디바이스(109)의 픽업 위치로 이동한 후, 즉 프리사이징 버퍼(70)에 위에서 이에 수용된 반도체 디바이스(109)를 픽업하기 위하여, 제 1 실린더(107)의 작동으로 프리사이징 버퍼(70)로 진공 흡착기(111)를 지지하는 승강부(114)를 하강시킨다.
이때, 전개 부재(121)는 프리사이징 버퍼(70)에 수용된 반도체 디바이스(109)의 폭과 동일한 폭으로 진공 흡착기(111)의 폭을 일치시키도록 수축된 상태로 있으며, 이 상태에서 제 2실린더(112)가 작동하여 진공 흡착기(111)를 반도체 디바이스(109)의 상부로 하강시킨다. 진공 흡착기(111)는 반도체 디바이스(109)의 바로 위의 상부로 하강된 상태에서, 진공을 이용하여 프리사이징 버퍼(70)에 수용된 반도체 디바이스(109)를 픽업하고, 제 2 실린더(112)의 작동으로 상승된다.
진공 흡착기(111)가 상승되면, 제 1 실린더(107)는 반도체 디바이스(109)를 픽업한 진공 흡착기(111)를 상승시키도록 진공 흡착기(111)를 지지하는 승강부(114)를 원위치로 상승시키도록 작동된다. 반도체 디바이스(109)가 진공 흡착기(111)에 의하여 픽업되고 소정의 위치로 상승되면, 픽 앤 플레이스 헤드(100)는 프리사이징 버퍼(70)로부터 Y축을 따라서 테스트 트레이(48)로 이동하게 되는 것이다.
한편, 상기 제 1과정에 의해 테스트 트레이(48)에 하나 이상의 오프된 소켓이 없는 경우 또는, 테스트 트레이(48)에 하나 이상의 오프된 소켓이 있으나 프리사이징 버퍼(70)에 안치된 반도체 디바이스(109)의 개수가 테스트 트레이(48)에 수용 가능하지 않을 경우 커스터머 트레이(48)에서 반도체 디바이스(109)를 픽업하는 제 3과정이 수행된다(S106). 여기서, 이 픽업과정은 전술한 제 2과정과 동일하며 단지 그 픽업 위치만 커스터머 트레이(110) 상에서 이루어지는 것이다.
이후, 상기 제 3과정에 의해 픽 앤 플레이스 헤드(100)에 픽업된 반도체 디바이스(109) 중 프리사이징 버퍼(70)에 안치시킬 반도체 디바이스(109)가 있는가를 판단한다(S107). 여기서, 테스트 트레이(48)에 오프된 소켓이 있을 경우 그 개수만큼의 반도체 디바이스(109)를 프리사이징 버퍼(70)에 임시로 안치시키게 되는 것이다.
따라서, 프리사이징 버퍼(70)에 안치시킬 반도체 디바이스(109)가 있을 경우 해당하는 개수의 반도체 디바이스(109)를 프리사이징 버퍼(70)에 안치시킨 후 테스트 트레이(48)로 이동하고, 프리사이징 버퍼(70)에 안치시킬 반도체 디바이스(109)가 없을 경우 바로 테스트 트레이(48)로 이동하는 제 4과정을 수행한다(S108∼S110).
이후, 상기 제 2 및 제 4과정에 의해 픽 앤 플레이스 헤드(100)가 테스트 트레이(48) 상부로 이동이 완료된 후, 반도체 디바이스(109)의 프리사이징을 수행하고 테스트 트레이(48)에 안치시키는 제 5과정이 수행된다(S112∼S113).
여기서, 상기 반도체 디바이스(109)의 프리사이징은 진공 흡착기(111)를 통하여 반도체 디바이스(109)를 픽업한 상태에서 프리사이저(138)를 소정의 거리로 좁혀 프리사이저 홈(137)을 형성하고(S201), 이렇게 형성된 프리사이저 홈(137)에 반도체 디바이스(109)가 안치되도록 진공 흡착기(11)로부터 반도체 디바이스(109)를 낙하시킨다(S202).
이후, 낙하된 반도체 디바이스(109)가 프리사이저 홈(137)을 통하여 프리사이징 되도록 소정시간을 경과시킨 후(S203) 프리사이징된 반도체 디바이스(109)를 진공 흡착기(111)로 재 픽업하고(S204), 프리사이저(138)를 소정의 거리로 벌린 후에 픽업된 반도체 디바이스(109)를 테스트 트레이(48)에 안치시키는 것이다(S205).
이와 같이 수행되는 작용을 보다 상세히 설명하면, 픽 앤 플레이스 헤드(100)가 테스트 트레이(48)에 도달되었을 때, 신축용 실린더(122)는 전개 부재(121)를 작동시켜, 전개 부재(121)에 연결된 진공 흡착기 지지대(118)를 측방으로 전개함에 따라서, 진공 흡착기(111)는 전개 부재(121)의 작동으로 측방으로 전개된다.
전개 부재(121)가 측방으로 전개되었을 때, 진공 흡착기(111)는 픽업된 다수의 반도체 디바이스(109)들의 위치가 프리사이저(138)에 형성된 다수의 프리사이징 홈(137)에 각각 일치되고, 동시에 프리사이징 실린더(136)가 작동하여 지지판(131)에 설치된 캠 부재(134)가 하강하게 된다.
캠 부재(134)의 하강에 의하여, 캠 부재(134)의 캐밍면(135)의 양측에 접촉되어 캠 운동하는 한 쌍의 가동 부재(133)의 캠 롤러(132)가 캐밍면(135)의 상부 폭을 따라서 롤링되어, 한 쌍의 가동 부재(133)는 인장 스프링(141)에 의하여 서로 접근하게 된다.
이러한 가동 부재(133)의 접근 이동에 의하여, 가동 부재(133)의 하부에 각각 연결되는 프리사이저(138) 또한 소정의 거리로 서로 접근하게 된다. 프리사이저(138)가 소정의 거리로 접근하였을 때, 진공 흡착기(111)는 제 2 실린더(112)의 작동으로 하강하게 되고, 진공 흡착기(111)에 픽업된 반도체 디바이스(109)가 프리사이저(138)의 프리사이징 홈(137)에 도달하였을 때, 순간적으로 진공 흡착기(111)는 진공 흡착을 차단함과 동시에 공기를 분출하여, 반도체 디바이스(109)는 소정의 경사면을 가지는 측부면(142)을 따라서 프리사이징 홈(137)에 정확하게 낙하된다.
이러한 작동이 수행된 후에 소정시간을 경과시키고, 테스트 트레이(48)에서 테스트될 다수의 반도체 디바이스(109)의 프리사이징 작업이 완료된다. 이후, 진공 흡착기(111)는 제 2실린더(112)의 작동으로 프리사이저(138)에 안치된 반도체 디바이스(109)를 프리사이저(138)로부터 다시 픽업하여, 제 2 실린더(112)의 작동으로 원위치로 상승되고, 프리사이저(138)는 프리사이징 실린더(136)의 작동으로 소정으로 거리로 벌어진다.
프리사이저(138)는 프리사이징 실린더(136)의 작동으로 소정으로 거리로 벌어진 후에, 진공 흡착기(111)는 제 2 실린더(112)의 작동으로 테스트 트레이(48)로 하강하고, 반도체 디바이스(109)를 테스트 트레이(48)에 형성된 소켓에 각각 안치시키도록 공기를 송풍한 후에, 초기의 상태로 복귀되어 커스터머 트레이(110)의 위치로 복귀되는 것이다.
이와 같이 본 발명에 따른 반도체 디바이스 검사징비의 프리사이징 방법에 의하면, 픽 앤 플레이스 헤드가 커스터머 트레이로부터 반도체 디바이스를 픽업하여 테스트 트레이로 운반하는 중에 프리사이저 버퍼에 위치시키지 않고 픽 앤 플레이스 헤드 자체에서 프리사이징이 완료되므로, 커스터머 트레이와 테스트 트레이로 이동하는 동안 그 사이에 위치된 프리사이저 버퍼에서 프리사이징하는 종래의 핸들러 시스템제어방법에 비하여, 대략 20% 정도의 총 검사 시간이 단축될 수 있는 효과를 가진다.

Claims (2)

  1. 테스트 트레이에 하나 이상의 오프된 소켓이 있는가, 그리고 프리사이징 버퍼에 안치된 반도체 디바이스의 개수가 테스트 트레이에 수용 가능한가를 각각 판단하는 제 1과정;
    상기 제 1과정에 의해 테스트 트레이에 하나 이상의 오프된 소켓이 있고, 그리고 프리사이징 버퍼에 안치된 반도체 디바이스의 개수가 테스트 트레이에 수용 가능할 경우 프리사이징 버퍼에서 반도체 디바이스를 픽업하여 테스트 트레이로 이동하는 제 2과정;
    상기 제 1과정에 의해 테스트 트레이에 하나 이상의 오프된 소켓이 없는 경우 또는, 테스트 트레이에 하나 이상의 오프된 소켓이 있으나 프리사이징 버퍼에 안치된 반도체 디바이스의 개수가 테스트 트레이에 수용 가능하지 않을 경우 커스터머 트레이에서 반도체 디바이스를 픽업하는 제 3과정;
    상기 제 3과정에 의해 픽업된 반도체 디바이스 중 프리사이징 버퍼에 안치시킬 반도체 디바이스가 있는가를 판단하여, 프리사이징 버퍼에 안치시킬 반도체 디바이스가 있을 경우 해당 반도체 디바이스를 프리사이징 버퍼에 안치시킨 후 테스트 트레이로 이동하고, 프리사이징 버퍼에 안치시킬 반도체 디바이스가 없을 경우 바로 테스트 트레이로 이동하는 제 4과정; 및
    상기 제 2 및 제 4과정에 의해 픽 앤 플레이스 헤드가 테스트 트레이 상부로 이동이 완료된 후, 반도체 디바이스의 프리사이징을 수행하고 테스트 트레이에 안치시키는 제 5과정으로 구성됨을 특징으로 하는 반도체 디바이스 검사장비의 프리사이징 방법.
  2. 제 1항에 있어서, 상기 제 5과정은;
    진공 흡착기를 통하여 반도체 디바이스를 픽업한 상태에서 프리사이저를 소정의 거리로 좁혀 프리사이저 홈을 형성하는 제 1단계;
    상기 제 1단계에서 형성된 프리사이저 홈에 반도체 디바이스가 안치되도록 진공 흡착기로부터 반도체 디바이스를 낙하시키는 제 2단계;
    상기 제 2단계에서 낙하된 반도체 디바이스가 프리사이저 홈을 통하여 프리사이징되도록 소정시간을 경과시키는 제 3단계;
    상기 제 3단계를 통하여 프리사이징된 반도체 디바이스를 진공 흡착기로 재 픽업하는 제 4단계; 및
    상기 프리사이저를 소정의 거리로 벌린 후에 상기 제 4단계에 의해 픽업된 반도체 디바이스를 테스트 트레이에 안치시키는 제 5단계를 포함하여 구성함을 특징으로 하는 반도체 디바이스 검사장비의 프리사이징 방법.
KR1019970040799A 1997-08-26 1997-08-26 반도체 디바이스 검사장비의 프리사이징 방법 KR100247752B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970040799A KR100247752B1 (ko) 1997-08-26 1997-08-26 반도체 디바이스 검사장비의 프리사이징 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970040799A KR100247752B1 (ko) 1997-08-26 1997-08-26 반도체 디바이스 검사장비의 프리사이징 방법

Publications (2)

Publication Number Publication Date
KR19990017774A KR19990017774A (ko) 1999-03-15
KR100247752B1 true KR100247752B1 (ko) 2000-03-15

Family

ID=19518525

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970040799A KR100247752B1 (ko) 1997-08-26 1997-08-26 반도체 디바이스 검사장비의 프리사이징 방법

Country Status (1)

Country Link
KR (1) KR100247752B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR200457123Y1 (ko) 2006-12-28 2011-12-06 광전자 주식회사 반도체소자 검사장치

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR200457123Y1 (ko) 2006-12-28 2011-12-06 광전자 주식회사 반도체소자 검사장치

Also Published As

Publication number Publication date
KR19990017774A (ko) 1999-03-15

Similar Documents

Publication Publication Date Title
KR100243049B1 (ko) 반도체 디바이스 테스트용 핸들러 시스템의 픽 앤 플레이스 및 이를 사용하여 반도체 디바이스를 프리사이징하는 방법
KR0138755B1 (ko) Ic 분류별 수납장치 및 ic 검사장치
US7151388B2 (en) Method for testing semiconductor devices and an apparatus therefor
KR100312093B1 (ko) 반도체 디바이스 시험장치 및 그 시험장치에 사용되는 테스트 트레이
US5788084A (en) Automatic testing system and method for semiconductor devices
KR101767663B1 (ko) 기판 제조 설비 및 기판 제조 방법
JP2774264B2 (ja) 半導体素子検査機の素子積み降ろし装置
CN107533102B (zh) 元件处理器
KR20090095617A (ko) 전자부품 시험장치 및 전자부품의 시험방법
JPH08248095A (ja) 検査装置
JP2930565B2 (ja) サーボモータを用いた半導体チップパッケージのローディング及びアンローディング装置
KR100401014B1 (ko) 테스트 핸들러
KR100194326B1 (ko) 수평식핸들러의 테스트트레이 이송방법
KR100247752B1 (ko) 반도체 디바이스 검사장비의 프리사이징 방법
US6891341B2 (en) Aligning apparatus in semiconductor device test handler
KR20000001402A (ko) 반도체 디바이스 자동 테스트용 핸들러 시스템
KR100522084B1 (ko) 핸들러용 트레이 로딩/언로딩장치
KR20060127633A (ko) 반도체 패키지 자동 외관 검사 장치
KR19990082894A (ko) 집적회로 시험장치
KR20060008844A (ko) 모듈 아이씨(ic)의 외관검사 방법 및 그 장치
WO2007135710A1 (ja) 電子部品試験装置
US20020117383A1 (en) Tray accommodation unit
KR20020047531A (ko) 반도체 소자 테스트 시스템과 그의 제어방법
KR20020031463A (ko) 반도체 소자 실장 테스트 핸들러
JPH1152014A (ja) トレー段積み昇降装置

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080918

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee