KR100243409B1 - 동일평면상에 pnp/npn 화합물 반도체 hbt의 에피층을 형성하는 방법 - Google Patents

동일평면상에 pnp/npn 화합물 반도체 hbt의 에피층을 형성하는 방법 Download PDF

Info

Publication number
KR100243409B1
KR100243409B1 KR1019960064707A KR19960064707A KR100243409B1 KR 100243409 B1 KR100243409 B1 KR 100243409B1 KR 1019960064707 A KR1019960064707 A KR 1019960064707A KR 19960064707 A KR19960064707 A KR 19960064707A KR 100243409 B1 KR100243409 B1 KR 100243409B1
Authority
KR
South Korea
Prior art keywords
compound semiconductor
layer
pnp
semiconductor hbt
hbt
Prior art date
Application number
KR1019960064707A
Other languages
English (en)
Other versions
KR19980046382A (ko
Inventor
박문평
이태우
박성호
Original Assignee
이계철
한국전기통신공사
정선종
한국전자통신연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 이계철, 한국전기통신공사, 정선종, 한국전자통신연구원 filed Critical 이계철
Priority to KR1019960064707A priority Critical patent/KR100243409B1/ko
Publication of KR19980046382A publication Critical patent/KR19980046382A/ko
Application granted granted Critical
Publication of KR100243409B1 publication Critical patent/KR100243409B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/02546—Arsenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02387—Group 13/15 materials
    • H01L21/02395—Arsenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02576—N-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02579—P-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Bipolar Transistors (AREA)

Abstract

본원 발명은 동일평면상에 PNP/NPN 화합물반도체 HBT의 에피층을 형성하는 방법에 관한 것으로, 감광막을 마스크로 하여 PNP 화합물반도체 HBT가 형성되는 영역 이외의 갈륨비소 기판(100)을 식각하여 돌출부를 형성하는 공정과, 상기 갈륨비소 기판 전면에 PNP 화합물반도체 HBT의 에피층을 성장시키는 공정과, 상기 PNP 화합물반도체 HBT의 에피층 전면에 NPN 화합물반도체 HBT의 에피층을 성장시키는 공정과, 상기 돌출부 상의 PNP 화합물반도체 HBT의 에피층 상에 성장된 NPN 화합물반도체 HBT의 에피층을 식각하는 공정을 포함하는 동일평면 상에 PNP/NPN 화합물반도체 HBT의 에피층을 성장시킴으로써, 에미터 상층구조 NPN/PNP 화합물반도체 HBT를 동일 평면상에 제작할 수 있으므로, NPN 화합물반도체 HBT 만으로 제작이 곤란했던 능동부하(active loads), 전류원(current sources)및 푸시풀 증폭기(push-pull amplifier)를 제작하는 것이 가능한 효과를 가진다.

Description

동일평면상에 PNP/NPN 화합물반도체 HBT의 에피층을 형성하는 방법(Epitaxial layer formation method of complementary NPN and PNP HBT on the same plane)
본 발명은 화합물반도체 HBT에 관한 것으로, 특히 동일평면 상에 에미터상층구조 화합물반도체 NPN/PNP HBT를 제조하기 위한 에피층을 성장시키는 방법에 관한 것이다.
일반적으로 에미터상층구조(emitter-up) NPN 화합물반도체 HBT는 제작 공정이 간단하고, 에미터 주입효율이 크기 때문에 마이크로 웨이브 개별 소자와, 화합물반도체 HBT를 이용하여 제작하는 아날로그 및 디지털 IC에 적용되고 있다.
그러나 NPN/PNP 화합물반도체 HBT를 동일평면 상에 제작하는 것은 각각의 화합물반도체 HBT의 에피층 성장과 제작공정이 복잡한 것이 문제점이다.
본 발명의 목적은, NPN/PNP 화합물반도체 HBT를 동일평면 상에 제작하기 위한 에피층을 성장시키는 방법을 제공하는데 있다.
상기 목적을 달성하기 위한 본 발명은, 감광막을 마스크로 하여 PNP 화합물반도체 HBT가 형성되는 영역 이외의 갈륨비소 기판(100)을 식각하여 돌출부를 형성하는 공정과, 상기 갈륨비소 기판 전면에 PNP 화합물반도체 HBT의 에피층을 성장시키는 공정과, PNP 화합물반도체 HBT의 에피층 상에 NPN 화합물반도체 HBT의 에피층을 성장시키는 공정과, 상기 돌출부 상의 PNP 화합물 반도체 HBT의 에피층 상에 성장된 NPN 화합물반도체 HBT의 에피층을 식각하는 공정을 포함하는 것을 특징으로 한다.
예컨대, 본 발명은 NPN/PNP 화합물반도체 HBT를 동일 평면상에 제작하기 위해 NPN 화합물반도체 HBT와 PNP 화합물반도체 HBT의 에피층이 동일 평면상에 있도록 성장시키는 방법을 제공한다.
즉 감광막을 마스크로 하여 PNP 화합물반도체 HBT가 형성되는 영역 이외의 갈륨비소(100) 기판을 식각하고, PNP 화합물반도체 HBT의 에피층과 NPN 화합물반도체 HBT의 에피층을 연속적으로 성장시킨 후, 감광막을 마스크로 하여 중앙에 있는 NPN 화합물반도체 HBT의 에피층을 식각하여 갈륨비소 기판 상에 제작되는 NPN/PNP 화합물반도체 HBT의 에피층이 평탄화되도록 한다.
아울러, 좌우에 있는 PNP 화합물반도체 HBT의 에피층 두께가 갈륨비소 기판의 돌출부와 수평이 되도록 성장시킨다.
제1도는 본 발명에 따른 PNP 화합물반도체 HBT가 형성되는 영역 이외의 GaAs 기판을 식각한 후의 GaAs 기판의 단면도.
제2도는 본 발명에 따른 식각된 GaAs 기판상에 PNP 화합물반도체 HBT의 에피층을 성장시킨 후의 단면도.
제3도는 본 발명에 따른 PNP 화합물반도체 HBT의 에피층 상에 NPN 화합물반도체 HBT의 에피층을 성장시킨 후의 단면도.
제4도는 본 발명에 따른 좌우 NPN 화합물반도체 HBT의 에피층 상에 감광막을 도포한 후의 단면도.
제5도는 본 발명에 따른 중앙의 NPN 화합물반도체 HBT의 에피층 및 PNP 화합물반도체 HBT의 측벽에 얇게 성장된 NPN 화합물반도체 HBT의 에피층을 식각한 후의 단면도.
〈도면의 주요부분에 대한 부호의 설명〉
10 : 반절연성 갈륨비소기판 11 : p+-GaAs 부콜렉터층
12 : p-GaAs 콜렉터 층 13 : n+-GaAs 베이스층
14 : P-AlGaAs 에미터층 15 : p+-GaAs 에미터 캡층
21 : n+-GaAs 부콜렉터층 22 : n-GaAs 콜렉터층
23 : p+-GaAs 베이스층 24 : N-AlGaAs 에미터층
25 : n+-GaAs 에미터 캡층 100 : GaAs 기판을 식각한 후의 돌출부
이하, 첨부한 도면을 참조하여 본 발명의 실시예에 대하여 상세히 설명한다.
도 1 부터 도 5 는 본 발명에 따른 에피층을 성장시키는 방법을 설명하기 위한 공정 단면도이다.
상기 도 1 부터 도 5 를 참조하여 본 발명의 실시예를 설명하면 다음과 같다.
먼저, 도 1 에 도시한 바와 같이, PNP 화합물반도체 HBT를 갈륨비소(GaAs) 기판[100]의 주 평면(major flat)에 대하여 45°경사지게 레이아웃하고, 감광막을 마스크로 하여 PNP 화합물반도체 HBT가 형성되는 영역 이외의 갈륨비소 기판(100)을 식각하여 돌출부(100)를 형성한다.
계속하여 도 2 에 도시한 바와 같이, 갈륨비소 기판 전면에 PNP 화합물반도체 HBT의 에피층을 성장시킨다.
즉, 불순물 도핑농도가 5×1018㎝-3, 두께가 0.5㎛인 p+-GaAs 부콜렉터층(11), 불순물 도핑농도가 2×1016㎝-3, 두께가 0.4㎛인 p-GaAs 콜렉터층(12), 불순물 도핑농도가 3×1018㎝-3, 두께가 0.07㎛인 n+-GaAs 베이스층(13), 불순물 도핑농도가 2×1017㎝-3, 두께가 0.2㎛ 인 P-AlGaAs 에미터층(14) 및 불순물 도핑농도가 1×1019㎝-3, 두께가 0.2㎛ 인 p+-GaAs 에미터캡층(15)을 순차적으로 성장시킨다. 이때 도 2에 도시한 바와 같이 PNP 화합물반도체 HBT의 에피층이 갈륨비소 기판의 평면상에 성장되는 두께의 약 1/10 정도가 갈륨비소 기판의 돌출부(100) 측벽에 성장된다.
이어서, 도 3 도에 도시한 바와 같이, PNP 화합물반도체 HBT의 에피층 상에 NPN 화합물반도체 HBT의 에피층을 성장시킨다.
즉, 불순물 도핑농도가 5×1018㎝-3, 두께가 0.5㎛인 n+-GaAs 부콜렉터층(21), 불순물 도핑농도가 2×1016㎝-3, 두께가 0.4㎛인 n--GaAs 콜렉터층(22), 불순물 도핑농도가 3×1019㎝-3, 두께가 0.07㎛인 p+-GaAs 베이스층(23), 불순물 도핑농도가 2×1017㎝-3, 두께가 0.2㎛인 N-AlGaAs 에미터층(24) 및 불순물 도핑농도가 4×1018㎝-3, 두께가 0.2㎛인 n+-GaAs 에미터캡층(25)을 순차적으로 성장시킨다.
도 3에 도시한 것과 같이 좌우에 있는 PNP 화합물반도체 HBT의 에피층 상에 성장시킨 NPN 화합물반도체 HBT의 에피층 두께의 약 1/10 정도가 중앙에 있는 PNP 화합물반도체 HBT의 측벽에 성장된다.
이 때, PNP 화합물반도체 HBT의 p+-GaAs 에미터 캡층 상에 연속하여 NPN 화합물반도체 HBT의 n+-GaAs 부콜렉터층을 성장시킬 수 있다. 이것은 두 에피층이 PN 접합을 형성하기 때문에 전위장벽에 존재하여 NPN 화합물반도체 HBT의 부콜렉터층으로부터 PNP 화합물반도체 HBT의 에미터캡층으로 전자기 주입되지 않기 때문이다.
상기와 같은 목적을 달성하기 위해 PNP 화합물반도체 HBT의 p+-GaAs 에미터 캡층 상에 도핑시키지 않은 GaAs 에피층을 성장시키고, NPN 화합물반도체 HBT의 에피층을 성장시키는 방법도 생각할 수 있다.
계속하여, 도 4 도에 도시한 바와 같이, 중앙에 돌출되어 있는 NPN 화합물반도체 HBT의 에피층을 식각하기 위해 좌우에 있는 NPN 화합물반도체 HBT의 표면에 감광막을 도포한다.
도 5에 도시된 바와 같이 중앙에 돌출되어 있는 NPN 화합물반도체 HBT의 에피층 및 상기 도 3에 중앙에 있는 PNP 화합물반도체 HBT의 측벽에 얇게 성장된 NPN 화합물반도체 HBT의 에피층을 동시에 식각한다.
이와 같이, 돌출된 갈륨비소 기판 상에 PNP 화합물반도체 HBT의 에피층 상에 성장시킨 NPN 화합물반도체 HBT의 에피층을 식각하는 것에 의해 NPN/PNP 화합물반도체 HBT의 에피층 표면에 평탄하게 되며, NPN/PNP 화합물반도체 HBT는 전기적으로 분리(isolation)된다.
상술한 본 발명의 성장공정에서 갈륨비소 기판상에 돌출부를 형성한 후, PNP형 화합물반도체 HBT의 에피층을 성장시키고, 연속하여 NPN 화합물반도체 HBT의 에피층을 성장시키는 것을 설명하였지만, 에피층 성장 순서를 바꿔도 상관없다.
본 발명은 에미터 상층구조 NPN/PNP 화합물반도체 HBT를 동일 평면상에 제작할 수 있으므로, NPN 화합물반도체 HBT 만으로 제작이 곤란했던 능동부하(active loads), 전류원(current sources)및 푸시풀 증폭기(push-pull amplifier)를 제작하는 것이 가능하다.
본 발명의 목적은 동리 평면상에 에미터 상층 구조 NPN/PNP 화합물반도체 HBT를 제작하기 위한 에피층을 성장시키는 방법을 제공하는 데 있다.

Claims (6)

  1. 감광막을 마스크로 하여 PNP 화합물반도체 HBT가 형성되는 영역 이외의 갈륨비소 기판(100)을 식각하여 돌출부를 형성하는 공정과, 상기 갈륨비소 기판 전면 PNP 화합물반도체 HBT의 에피층을 성장시키는 공정과, 상기 PNP 화합물반도체 HBT의 에피층 전면에 NPN 화합물반도체 HBT의 에피층을 성장시키는 공정과, 상기 돌출부 상의 PNP 화합물반도체 HBT의 에피층 상에 성장된 NPN 화합물반도체 HBT의 에피층을 식각하는 공정을 포함하는 동일평면 상에 PNP/NPN 화합물반도체 HBT의 에피층을 성장시키는 것을 특징으로 하는 동일평면상에 PNP/NPN 화합물반도체 HBT의 에피층을 형성하는 방법.
  2. 제1항에 있어서, 상기 PNP 화합물반도체 HBT의 에피층은 p+-GaAs 부콜렉터층(11), p-GaAs 콜렉터층(12), n+-GaAs 베이스층(13), P-AlGaAs 에미터층(14) 및 p+-GaAs 에미터캡층(15)을 순차적으로 성장시켜 구성하는 것을 특징으로 하는 동일평면 상에 PNP/NPN 화합물반도체 HBT의 에피층을 성장시키는 방법.
  3. 제1항에 있어서, 상기 NPN 화합물반도체 HBT의 에피층은 n+-GaAs 부콜렉터층(21), n-GaAs 콜렉터층(22), p+-GaAs 베이스층(23), N-AlGaAs 에미터층(24) 및 n+-GaAs 에미터캡층(25)을 순차적으로 성장시켜 구성하는 것을 특징으로 하는 동일평면 상에 PNP/NPN 화합물반도체 HBT의 에피층을 성장시키는 방법.
  4. 제1항에 있어서, 상기 PNP 화합물반도체 HBT의 에피층은 불순물 도핑농도가 5×10181㎝-3, 두께가 0.5㎛인 p+-GaAs 부콜렉터층(11), 불순물 도핑농도가 2×10161㎝-3, 두께가 0.4㎛인 p-GaAs 콜렉터층(12), 불순물 도핑농도가 3×10181㎝-3, 두께가 0.07㎛인 n+-GaAs 베이스층(13), 불순물 도핑농도가 2×10171㎝-3, 두께가 0.2㎛인 P-AlGaAs 에미터층(14) 및 불순물 도핑농도가 1×10191㎝-3, 두께가 0.2㎛인 p+-GaAs 에미터캡층(15)을 순차적으로 성장시켜 구성하는 것을 특징으로 하는 동일평면 상에 PNP/NPN 화합물반도체 HBT의 에피층을 성장시키는 방법.
  5. 제1항에 있어서, NPN 화합물반도체 HBT의 에피층은 불순물 도핑농도가 5×10181㎝-3, 두께가 0.5㎛인 n+-GaAs 부콜렉터층(21), 불순물 도핑농도가 2×10161㎝-3, 두께가 0.4㎛인 n-GaAs 콜렉터층(22), 불순물 도핑농도가 3×10191㎝-3, 두께가 0.07㎛인 p+-GaAs 베이스층(23), 불순물 도핑농도가 2×10171㎝-3, 두께가 0.2㎛인 N-AlGaAs 에미터층(24) 및 불순물 도핑농도가 4×10181㎝-3, 두께가 0.2㎛인 n+-GaAs 에미터캡층(25)을 순차적으로 성장시켜 구성하는 것을 특징으로 하는 동일평면 상에 PNP/NPN 화합물반도체 HBT의 에피층을 성장시키는 방법.
  6. 제1항에 있어서, 상기 갈륨비소 기판 돌출부의 PNP 화합물반도체 HBT의 에피층 상에 성장시킨 NPN 화합물반도체 HBT의 에피층 및 PNP 화합물반도체 HBT의 측벽에 얇게 성장된 Npn 화합물반도체 HBT의 에피층을 감광막을 마스크로 식각하여 PNP/NPN 화합물반도체 HBT가 전기적으로 분리된 것을 특징으로 하는 동일평면 상에 PNP/NPN 화합물반도체 HBT의 에피층을 성장시키는 방법.
KR1019960064707A 1996-12-12 1996-12-12 동일평면상에 pnp/npn 화합물 반도체 hbt의 에피층을 형성하는 방법 KR100243409B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960064707A KR100243409B1 (ko) 1996-12-12 1996-12-12 동일평면상에 pnp/npn 화합물 반도체 hbt의 에피층을 형성하는 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960064707A KR100243409B1 (ko) 1996-12-12 1996-12-12 동일평면상에 pnp/npn 화합물 반도체 hbt의 에피층을 형성하는 방법

Publications (2)

Publication Number Publication Date
KR19980046382A KR19980046382A (ko) 1998-09-15
KR100243409B1 true KR100243409B1 (ko) 2000-02-01

Family

ID=19487406

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960064707A KR100243409B1 (ko) 1996-12-12 1996-12-12 동일평면상에 pnp/npn 화합물 반도체 hbt의 에피층을 형성하는 방법

Country Status (1)

Country Link
KR (1) KR100243409B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2358959B (en) * 1999-10-07 2002-01-16 Win Semiconductors Corp Metamorphic heterojunction bipolar transistor having material structure for low cost fabrication on large size gallium arsenide wafers

Also Published As

Publication number Publication date
KR19980046382A (ko) 1998-09-15

Similar Documents

Publication Publication Date Title
KR100354118B1 (ko) 헤테로접합 바이폴라 트랜지스터의 실리콘-게르마늄베이스를 형성하기 위한 공정
US4731340A (en) Dual lift-off self aligning process for making heterojunction bipolar transistors
KR100243409B1 (ko) 동일평면상에 pnp/npn 화합물 반도체 hbt의 에피층을 형성하는 방법
KR100568567B1 (ko) 이종 접합 쌍극자 트랜지스터 및 그 제조 방법
KR100211940B1 (ko) 동일 평면상에 pnp/npn 상보형 hbt를 제조하기 위한 에피층 형성방법
KR100275496B1 (ko) 이종접합 쌍극자 트랜지스터 제조 방법
JPH11251328A (ja) 化合物半導体装置
KR100340927B1 (ko) 이종접합 쌍극자 트랜지스터 제조방법
US11211480B2 (en) Heterojunction bipolar transistor
KR100274148B1 (ko) 평탄구조의 이중 이종접합 쌍극자 트랜지스터의제조방법
JP4164775B2 (ja) ヘテロ接合バイポーラトランジスタ及びその製造方法
KR100319738B1 (ko) 동일한오믹금속을전극으로갖는이종접합쌍극자트랜지스터제조방법
JP2841380B2 (ja) ヘテロ接合バイポーラトランジスタ
KR100333634B1 (ko) 턴-온 전압이 서로 다른 3개의 피엔 접합 다이오드가 집적화된화합물반도체소자 제조방법
KR100494559B1 (ko) 에미터 렛지를 갖는 이종접합 쌍극자 트랜지스터 제조방법
JPH02292830A (ja) 半導体装置およびその製造方法
KR100257161B1 (ko) 이종접합 바이폴라 트랜지스터의 제조 방법
KR0148604B1 (ko) 이종접합트랜지스터의 제조방법
KR960011637B1 (ko) 이종 접합 바이폴라 트랜지스터 제조방법
KR100296706B1 (ko) 에미터 상층 구조 이종접합 쌍극자 트랜지스터의 제조 방법
JPH02192731A (ja) バイポーラトランジスタ及びその製造方法
JPH0216738A (ja) ヘテロ接合バイポーラトランジスタの製造方法
JPS634677A (ja) 半導体装置の製造方法
JPS62271465A (ja) 半導体装置の製造方法
JPS63107066A (ja) ヘテロ接合型バイポ−ラトランジスタ

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20041101

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee