KR19980046382A - 동일평면상에 Pnp/Npn HBT의 에피층을 형성하는 방법 - Google Patents

동일평면상에 Pnp/Npn HBT의 에피층을 형성하는 방법 Download PDF

Info

Publication number
KR19980046382A
KR19980046382A KR1019960064707A KR19960064707A KR19980046382A KR 19980046382 A KR19980046382 A KR 19980046382A KR 1019960064707 A KR1019960064707 A KR 1019960064707A KR 19960064707 A KR19960064707 A KR 19960064707A KR 19980046382 A KR19980046382 A KR 19980046382A
Authority
KR
South Korea
Prior art keywords
layer
hbt
pnp
gaas
algaas
Prior art date
Application number
KR1019960064707A
Other languages
English (en)
Other versions
KR100243409B1 (ko
Inventor
박문평
이태우
박성호
Original Assignee
양승택
한국전자통신연구원
이준
한국전기통신공사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 양승택, 한국전자통신연구원, 이준, 한국전기통신공사 filed Critical 양승택
Priority to KR1019960064707A priority Critical patent/KR100243409B1/ko
Publication of KR19980046382A publication Critical patent/KR19980046382A/ko
Application granted granted Critical
Publication of KR100243409B1 publication Critical patent/KR100243409B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/02546—Arsenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02387—Group 13/15 materials
    • H01L21/02395—Arsenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02576—N-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02579—P-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Bipolar Transistors (AREA)

Abstract

본 발명은 동일평면상에 Npn과 Pnp AlGaAs/GaAs 이종 접합 바이폴라 트랜지스터(HBT)를 제작하기 위한 에피층 성장방법에 관한 것으로, Npn과 Pnp AlGaAs/GaAs HBT를 동일평면상에 제조하기 위해 갈륨비소기판(10)을 사진식각법으로 패터닝하여 장방형의 Pnp AlGaAs/GaAs HBT 개별 소자의 크기를 갖는 돌출부(100)를 형성하고, 돌출부가 형성된 갈륨비소기판(10)상에 MBE 장치를 이용하여 Pnp HBT의 에피층(또는 Npn HBT의 에피층)을 형성하고, 이어서, Npn HBT의 에피층을 적층한 후, 상기 돌출부(100)상측에 형성된 Npn HBT의 에피층을 사진식각법으로 제거하여 동일평면상에 상보형 HBT의 에피층을 형성한다.
이에 의해 본 발명은 동일평면상에 Pnp/Npn HBT의 에피층을 형성할 수 있어 동일평면상에 상보형 HBT를 형성하는 것을 가능하게 한다.

Description

동일평면상에 Pnp/Npn HBT의 에피층을 형성하는 방법
본 발명은 HBT에 관한 것으로, 특히 동일평면상에 에미터-업 구조를 가지는 AlGaAs/GaAs HBT를 제조하기 위한 에피층 형성방법에 관한 것이다.
일반적으로 에미터-업(emitter-up)구조를 가지는 Npn AlGaAs/GaAs HBT는 제작 공정이 간단하고, 에미터 주입 효율이 크기 때문에 대부분의 마이크로 웨이브 개별 소자와, Npn AlGaAs/GaAs HBT를 이용하여 제작되는 아날로그와 디지털 집적회로에 적용되고 있다.
그러나 Npn과 Pnp AlGaAs/GaAs HBT를 동일평면상에 제작하는 것은 에피 구조와 그 제작 공정이 복잡하기 때문에 제조공정상 어려움이 있다.
본 발명의 목적은 Npn와 Pnp AlGaAs/GaAs HBT를 동일평면상에 제조하기 위한 에피층의 형성방법을 제공하는데 있다.
상기 목적을 달성하기 위한 본 발명은 갈륨비소기판을 사진식각공정으로 패터닝하여 소정영역에 Pnp AlGaAs/GaAs HBT 개별 소자의 크기를 갖는 돌출부를 정의하는 공정과, 상기 갈륨비소기판의 전면에 Pnp형 HBT의 에피층을 형성하는 공정과, 상기 Pnp HBT의 에피층의 전면에 Npn형 HBT의 에피층을 형성하는 공정과, 상기 돌출부상의 Pnp HBT의 에피층위에 형성된 Npn HBT의 에피층을 제거하는 공정을 포함한다.
예컨대, 본 발명은 Npn과 Pnp AlGaAs/GaAs HBT를 동일평면상에 형성하기 위해 Npn AlGaAs/GaAs HBT와 Pnp AlGaAs/GaAs HBT의 에피층이 동일평면상에 있도록 형성하는 방법을 제공한다.
따라서 사진식각공정에 의해 갈륨비소(100) 기판을 사진식각법으로 에칭하여 Npn AlGaAs/GaAs HBT의 개별 소자 크기를 갖는 돌출부를 형성하고, MBE 성장법으로 Npn AlGaAs/GaAs HBT의 에피층과, Pnp AlGaAs/GaAs HBT의 에피층을 연속적으로 성장시킨후, 사진식각법으로 상기 돌출부 상측에 형성되어 있는 Npn AlGaAs/GaAs HBT의 에피층만을 제거하여 갈륨비소기판상에 형성되는 에피층의 상표면이 평탄화되도록 한다.
아울러, Pnp AlGaAs/GaAs HBT를 형성하는 채널영역으로 형성되는 에피층의 상부면은 상기 돌출부의 상표면과 서로 수평을 이루도록 형성된다.
본 발명의 실시예에 따른 반도체소자의 제조방법은 첨부한 도면을 참조한 이하의 상세한 설명으로부터 명백해질 것이다.
도 1은 Pnp AlGaAs/GaAs HBT의 개별 소자의 크기만큼 GaAs 기판을 수직하게 화학식각한 후의 GaAs 기판의 단면도.
도 2는 화학 식각된 갈륨 비소기판(10)상에 Npn AlGaAs/GaAs HBT의 에피층을 성장시킨 후의 단면도.
도 3은 Npn AlGaAs/GaAs HBT의 에피층상에 Pnp AlGaAs/GaAs HBT의 에피층을 성장시킨 후의 단면도.
도 4는 돌출부의 Pnp AlGaAs/GaAs HBT의 에피층상에 있는 여분의 Npn AlGaAs/GaAs HBT의 에피층을 화학 식각하여 제거한 후의 단면도.
*도면의 주요 부분에 대한 부호의 설명*
10:반절연성 갈륨비소기판11:p+-GaAs 서브 콜렉터층
12:p-GaAS 콜렉터층13:n+-GaAs 베이스층
14:p--AlGaAs 에미터층15:p+-GaAs 에미터 캡층
21:p+-GaAs 서브 콜렉터층22:p--GaAs 콜렉터층
23:n+-GaAs 베이스층24:P-AlGaAs 에미터층
25:P+-GaAs 에미터 캡층
100:돌출부(Pnp AlGaAs/GaAs HBT 에피층 형성영역)
이하, 첨부한 도면을 참조하여 본 발명의 실시예에 대하여 상세히 설명한다.
도 1부터 도 4는 본 발명에 따른 에피층의 형성방법을 설명하기 위한 공정 단면도이다.
이하, 상기 도 1부터 도 4를 참조하여 본 발명의 실시예를 설명하면 다음과 같다.
먼저, 도 1에 도시한 바와 같이, (100)의 결정방향을 가지는 GaAs 기판(10)을 사진식각법으로 장방형의 변의 길이가 긴 쪽이 갈륨비소기판(10)의 주 평탄면에 대하여 45° 경사지도록 패터닝하여 후속 형성되는 Pnp AlGaAs/GaAs HBT의 개별 소자의 영역을 정의하는 돌출부(100)를 형성한다.
이때, Pnp AlGaAs/GaAs HBT의 개별 소자 영역을 정의하기 위한 사진식각공정은 H2SO4-H2O2-H2계 용액을 이용하여 수행되며, 상기 돌출부의 폭은 후속 형성되는 Pnp HBT 소자의 크기에 따라 결정된다.
이어서, 도 2에 도시한 바와 같이, Pnp AlGaAs/GaAs HBT의 개별 소자 영역이 정의된 반절연설 갈륨비소기판(10)을 MBE 챔버에 장착하고 챔버의 진공압력이 10-11Torr가 될 때까지 배기시킨 후, 갈륨비소기판(10)을 600℃ 부근까지 가열하여 갈륨비소(10) 표면이 2×4 구조를 갖는 것을 RHEED 패턴으로 확인한 후, 10-7Torr 진공 상태에서 Ⅲ/Ⅴ족 원소의 플럭스 비(flux ratio)를 1/15로 유지시키면서 Npn AlGaAs/GaAs HBT의 에피층을 성장시킨다.
이때, 갈륨비소기판(10)상에 형성되는 Pnp HBT의 에피층은 불순물 도핑농도가 5×1018/cm-3이고 두께가 0.5μm인 p+-GaAs층(11), 불순물 도핑농도가 2×1016/cm-3이고 두께가 0.4μm인 p-AlGaAs층(12), 불순물 도핑농도가 3×1018/cm-3이고 두께가 0.07μm인 n+-GaAs층(13), 불순물 도핑농도가 2×1017/cm-3이고 두께가 0.2μm인 P-AlGaAs층(14) 및 불순물 도핑농도가 1×1019/cm-3이고 두께가 0.2μm인 p+-GaAs층(15)을 차례로 적층하여 형성되며, 돌출부(100) 상측에 형성되는 에피층과 갈륨비소기판(10)의 식각된 부분에 형성되는 에피층(11-15)으로 분리되어 형성된다.
상기 p+-GaAs층(11), p--GaAs층(12), n+-GaAs층(13), P-AlGaAs층(14) 및 p+-GaAs층(15)은 각각 Pnp AlGaAs/GaAs HBT의 서브 콜렉터(11), 콜렉터(12), 베이스(13), 에미터(14) 및 에미터 캡층(15)으로서 형성되었다.
이어서, 도 3에 도시한 바와 같이, Pnp AlGaAs/GaAs HBT의 에피층상에 Npn AlGaAs/GaAs HBT의 에피층을 성장시킨다.
이때, Npn AlGaAs/GaAs HBT의 에피층상에 불순물 도핑농도가 5×1018/cm-3이고 두께가 0.5μm인 n+-GaAs층(21), 불순물 도핑농도가 2×1016/cm-3이고 두께가 0.4μm인 n--GaAs층(22), 불순물 도핑농도가 3×1019/cm-3이고 두께가 0.07μm인 p+-GaAs층(23), 불순물 도핑농도가 2×1017/cm-3이고 두께가 0.2μm인 N-AlGaAs층(24) 및 불순물 도핑농도가 4×1018/cm-3이고 두께가 0.2μm인 n+-GaAs층(25)을 차례로 적층하여 Pnp AlGaAs/GaAs HBT의 에피층상에 Npn AlGaAs/GaAs HBT의 에피층(21-25)을 형성한다.
상기 n+-GaAs층(21), n--GaAs층(22), p+-GaAs층(23), N-AlGaAs층(24) 및 n+-GaAs층(25)은 각각 Npn AlGaAs/GaAs HBT의 서브 콜렉터(21), 콜렉터(22), 베이스(23), 에미터(24) 및 에미터 캡층(25)에 해당한다.
이때, Pnp AlGaAs/GaAs HBT의 에피층의 최상층에 도핑된 갈륨비소층을 성장시키고, Npn AlGaAs/GaAs HBT의 에피층을 성장시킬 수 있는 것은 Npn AlGaAs/GaAs HBT의 n+-GaAs 서브 콜렉터층(21)과 Pnp AlGaAs/GaAs HBT의 p+-GaAs 에미터 캡층(15)이 pn접합을 형성하기 때문에 전위장벽이 존재하여 Npn AlGaAs/GaAs HBT의 n+-GaAs 서브 콜렉터층(21)으로부터 Pnp AlGaAs/GaAs HBT의 p+-GaAs 에미터 캡층(15)으로 전자가 주입되지 않기 때문이다.
그 다음, 도 4에 도시한 바와 같이, 돌출된 Pnp AlGaAs/GaAs HBT의 개별 소자 영역(100)상에 형성된 Npn AlGaAs/GaAs HBT의 에피층을 사진식각공정에 의해 제거한다.
이때, 식각용액으로는 H2SO4-H2O2-H2O계 용액을 사용한다.
이와 같이, 돌출된 Pnp AlGaAs/GaAs HBT의 에피층상의 Npn AlGaAs/GaAs HBT의 에피층을 제거하는 것에 의해 Npn과 Pnp AlGaAs/GaAs HBT의 에피층의 표면은 평탄하게 되며, 또한 소자로서 동작하는 Pnp과 Npn HBT의 에피층의 상부면은 돌출부의 상표면과 수평을 이루게 된다.
아울러, 갈륨비소기판(10)의 식각된 부분상에 형성된 PnpHBT의 에피층(11-15)은 그의 상측에 형성된 Npn HBT의 에피층(21-25)과의 접합 계면에서 pn접합을 형성하기 때문에 형성되어 전자가 주입될 수 없다.
그리고, 상기 공정에서 갈륨비소기판(10)을 수직으로 화학식각한 후, MBE 성장 방법에 의해 Npn 또는 Pnp AlGaAs/GaAs HBT의 에피층을 성장시키면 도 2에 도시한 바와 같이, 이상적으로 성장되지 않고 갈륨비소기판(10)의 평면상에 성장되는 두께의 약 1/10 정도가 갈륨비소기판(10)의 측면부분에 성장되는데, 이것은 Pnp AlGaAs/GaAs HBT의 에피층을 사진식각공정에 의해 화학식각할 때, 갈륨비소기판(10)의 측면에 성장된 영역을 함께 화학 식각하여 제거시킬 수 있다.
상술한 본 발명의 제조공정에서 소자 격리 영역으로서 돌출부가 형성된 기판에 먼저 Pnp형 HBT의 에피층을 형성하고, 이어서 Npn형 HBT의 에피층을 형성하는 것으로 설명하였지만, 형성되는 에피층을 그 반대로 형성하여도 상관없다.
본 발명은 에미터-업구조를 갖는 Npn과 Pnp AlGaAs/GaAs HBT를 동일평면상에 제작할 수 있으므로, Npn AlGaAs/GaAs HBT만으로 제작이 곤란했던 능동부하(active loads), 전류원(current sources) 및 푸시풀 증폭기(push-pull amplifier)를 제작하는 것이 가능하다.
본 발명의 목적은 동일평면상에 에미터-업 구조를 가지는 Npn과 Pnp AlGaAs/GaAs HBT를 제작하기 위한 에피층 형성방법을 제공하는데 있다.

Claims (6)

  1. 갈륨비소기판을 사진식각공정으로 패터닝하여 소정영역에 Pnp AlGaAs/GaAs HBT 개별 소자의 크기에 대응하는 돌출부를 형성하는 공정과,
    상기 갈륨비소기판의 전면에 Pnp HBT의 에피층을 형성하는 공정과,
    상기 Pnp HBT의 에피층의 전면에 Npn HBT의 에피층을 형성하는 공정과,
    상기 돌출부상의 Pnp형 HBT의 에피층상에 형성된 Npn HBT의 에피층을 제거하는 공정을 포함하는 동일평면상에 Pnp/Npn HBT의 에피층을 형성하는 방법.
  2. 제1항에 있어서,
    상기 Pnp HBT의 에피층은 p+-GaAs층(11), p--GaAs층(12), n+-GaAs층(13), P-AlGaAs층(14) 및 p+-GaAs층(15)이 차례로 적층하여 형성되는 것을 특징으로 하는 동일평면상에 Pnp/Npn HBT의 에피층을 형성하는 방법.
  3. 제1항에 있어서,
    상기 Npn HBT의 에피층은 n+-GaAs층(21), n--GaAs층(22), p+-GaAs층(23), N-AlGaAs층(24) 및 n+-GaAs층(25)을 차례로 적층하여 형성되는 것을 특징으로 하는 동일평면상에 Pnp/Npn HBT의 에피층을 형성하는 방법.
  4. 제1항에 있어서,
    상기 Pnp HBT의 에피층은 불순물 도핑농도가 5×1018/cm-3이고 두께가 0.5μm인 p+-GaAs층(11), 불순물 도핑농도가 2×1016/cm-3이고 두께가 0.4μm인 p-AlGaAs층(12), 불순물 도핑농도가 3×1018/cm-3이고 두께가 0.07μm인 n+-GaAs층(13), 불순물 도핑농도가 2×1017/cm-3이고 두께가 0.2μm인 P-AlGaAs층(14) 및 불순물 도핑농도가 1×1019/cm-3이고 두께가 0.2μm인 p+-GaAs층(15)을 차례로 적층하여 형성되는 것을 특징으로 하는 동일평면상에 Pnp/Npn HBT의 에피층을 형성하는 방법.
  5. 제1항에 있어서,
    상기 Pnp HBT의 에피층은 불순물 도핑농도가 5×1018/cm-3이고 두께가 0.5μm인 n+-GaAs층(21), 불순물 도핑농도가 2×1016/cm-3이고 두께가 0.4μm인 n--GaAs층(22), 불순물 도핑농도가 3×1019/cm-3이고 두께가 0.07μm인 p+-GaAs층(23), 불순물 도핑농도가 2×1017/cm-3이고 두께가 0.2μm인 N-AlGaAs층(24) 및 불순물 도핑농도가 4×1018/cm-3이고 두께가 0.2μm인 n+-GaAs층(25)을 차례로 적층하여 형성하는 것을 특징으로 하는 동일평면상에 Pnp/Npn HBT의 에피층을 형성하는 방법.
  6. 제1항에 있어서,
    상기 돌출부의 Pnp HBT의 에피층상에 형성된 Npn HBT의 에피층은 H2SO4-H2O2-H2O계 용액을 사용하여 제거하는 것을 특징으로 하는 동일평면상에 Pnp/Npn HBT의 에피층을 형성하는 방법.
KR1019960064707A 1996-12-12 1996-12-12 동일평면상에 pnp/npn 화합물 반도체 hbt의 에피층을 형성하는 방법 KR100243409B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960064707A KR100243409B1 (ko) 1996-12-12 1996-12-12 동일평면상에 pnp/npn 화합물 반도체 hbt의 에피층을 형성하는 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960064707A KR100243409B1 (ko) 1996-12-12 1996-12-12 동일평면상에 pnp/npn 화합물 반도체 hbt의 에피층을 형성하는 방법

Publications (2)

Publication Number Publication Date
KR19980046382A true KR19980046382A (ko) 1998-09-15
KR100243409B1 KR100243409B1 (ko) 2000-02-01

Family

ID=19487406

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960064707A KR100243409B1 (ko) 1996-12-12 1996-12-12 동일평면상에 pnp/npn 화합물 반도체 hbt의 에피층을 형성하는 방법

Country Status (1)

Country Link
KR (1) KR100243409B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100400486B1 (ko) * 1999-10-07 2003-10-01 토니 옌친 린 큰 크기의 갈륨 비화물 웨이퍼 상에 저비용 재작물용 물질구조를 갖는 새로운 변형 헤테로 접합 바이폴러트랜지스터

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100400486B1 (ko) * 1999-10-07 2003-10-01 토니 옌친 린 큰 크기의 갈륨 비화물 웨이퍼 상에 저비용 재작물용 물질구조를 갖는 새로운 변형 헤테로 접합 바이폴러트랜지스터

Also Published As

Publication number Publication date
KR100243409B1 (ko) 2000-02-01

Similar Documents

Publication Publication Date Title
US5166081A (en) Method of producing a bipolar transistor
US4731340A (en) Dual lift-off self aligning process for making heterojunction bipolar transistors
JPH0571173B2 (ko)
US4593457A (en) Method for making gallium arsenide NPN transistor with self-aligned base enhancement to emitter region and metal contact
US4751195A (en) Method of manufacturing a heterojunction bipolar transistor
JPH04278545A (ja) 半導体装置および半導体装置の製造方法
US5757039A (en) Collector up heterojunction bipolar transistor
JPH05109750A (ja) 半導体装置及びその製造方法
US4644381A (en) I2 L heterostructure bipolar transistors and method of making the same
US4775882A (en) Lateral bipolar transistor
US5739062A (en) Method of making bipolar transistor
KR100211940B1 (ko) 동일 평면상에 pnp/npn 상보형 hbt를 제조하기 위한 에피층 형성방법
KR19980046382A (ko) 동일평면상에 Pnp/Npn HBT의 에피층을 형성하는 방법
JPS63200567A (ja) ヘテロ接合バイポ−ラトランジスタおよびその製造方法
JPH11251328A (ja) 化合物半導体装置
US4745085A (en) Method of making I2 L heterostructure bipolar transistors
JP2595780B2 (ja) 半導体装置およびその製造方法
JP4164775B2 (ja) ヘテロ接合バイポーラトランジスタ及びその製造方法
JPH0452627B2 (ko)
KR100340927B1 (ko) 이종접합 쌍극자 트랜지스터 제조방법
JP3228431B2 (ja) コレクタアップ構造ヘテロ接合バイポーラトランジスタの製造方法
JP2841380B2 (ja) ヘテロ接合バイポーラトランジスタ
JPH05175225A (ja) ヘテロ接合バイポーラトランジスタの製造方法
JP2615657B2 (ja) ヘテロ接合バイポーラトランジスタ
KR0146650B1 (ko) 소자분리 영역의 재성장에 의해 평탄화를 개선한 이종접합 바이폴라 트랜지스터의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20041101

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee