KR100242664B1 - 시-비엘피 패키지용 몰드체이스 - Google Patents

시-비엘피 패키지용 몰드체이스 Download PDF

Info

Publication number
KR100242664B1
KR100242664B1 KR1019970021933A KR19970021933A KR100242664B1 KR 100242664 B1 KR100242664 B1 KR 100242664B1 KR 1019970021933 A KR1019970021933 A KR 1019970021933A KR 19970021933 A KR19970021933 A KR 19970021933A KR 100242664 B1 KR100242664 B1 KR 100242664B1
Authority
KR
South Korea
Prior art keywords
chase
package
mold
blp
protrusion
Prior art date
Application number
KR1019970021933A
Other languages
English (en)
Other versions
KR19980085773A (ko
Inventor
최창국
Original Assignee
김영환
현대반도체주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대반도체주식회사 filed Critical 김영환
Priority to KR1019970021933A priority Critical patent/KR100242664B1/ko
Publication of KR19980085773A publication Critical patent/KR19980085773A/ko
Application granted granted Critical
Publication of KR100242664B1 publication Critical patent/KR100242664B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/4826—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

본 발명에 의한 시-비엘피 패키지용 몰드체이스는 리드프레임이 장착된 칩을 내장하는 하부체이스와, 상기 하부체이스에 덮히며 일측으로 에폭시 몰드 혼합물을 주입시키는 상부체이스로 구성된 시-비엘피 패키지용 몰드체이스에 있어서, 상기 하부체이스의 접촉면 내측에 지지돌기를 형성하고, 상기 상부체이스의 접촉면 외측에 누름돌기를 형성하여, 상기 지지돌기 및 누름돌기의 지렛대 원리에 의해, 불완전한 리드를 바로 잡아서 패키지 내부에 있는 리드의 휨을 방지하여 패키지의 안정적인 성능을 확보할 수 있고, 몰드후 패키지 바닥면의 그라인딩 작업시간을 줄일 수 있도록 하였다.

Description

시-비엘피 패키지용 몰드체이스
본 발명은 시-비엘피(CENTER-BOTTOM LEADED PACKAGE) 패키지용 몰드체이스(MOLD CHASE)에 관한 것으로, 특히 불완전한 리드를 바로 잡아서 패키지 내부에 있는 리드의 휨을 방지하여 패키지의 안정적인 성능을 확보할 수 있고, 몰드후 패키지 바닥면의 그라인딩 작업시간을 줄일 수 있도록 한 시-비엘피 패키지용 몰드체이스에 관한 것이다.
종래의 기술에 의한 시-비엘피 패키지용 몰드체이스는 도 1에 도시한 바와 같이, 칩(3)을 내장한 하부체이스(1)와, 이에 서로 맞붙는 상부체이스(2)로 구성된다. 몰드를 할 때 상기 하부체이스와 상부체이스가 서로 맞붙고, 상부체이스의 주입구를 통해 에폭시 몰드 혼합물을 주입시키는데, 이때 칩의 무게와 에폭시 몰드 혼합물이 캐비티로 흘러 들어갈때의 압력으로 인해 패키지 내부의 리드(4)가 아래로 축 쳐지게 된다. 이 때문에 패키지 바닥면에 에폭시 몰드 혼합물이 존재하는데 이러한 에폭시 몰드 혼합물(이하, 플래시라 칭함)은 패키지의 피시비(PCB) 보드에 실장시 문제점이 있다. 도면중 미설명 부호 7은 골드 와이어를 나타낸다.
종래의 기술에 의한 몰드 체이스에서는 패키지 내부 리드(4)가 아래로 축 쳐져서, 그 쳐진 부분에 대신 플래시(5)가 차게 되는데, 이러한 플래시는 패키지 바닥 리드를 그라인딩하고 패키지를 피시비 보드에 실장할 때 완벽하게 실장되지 않는 문제점이 있으며, 심하면 골드 와이어(7)가 손상될 우려가 있는 바, 본 발명의 목적은 상기와 같은 문제점을 고려하여 안출한 것으로, 불완전한 리드를 바로 잡아서 패키지 내부에 있는 리드의 휨을 방지하여 패키지의 안정적인 성능을 확보할 수 있고, 몰드후 패키지 바닥면의 그라인딩 작업시간을 줄일 수 있도록 한 시-비엘피 패키지용 몰드체이스를 제공함에 있다.
도 1은 종래의 기술에 의한 시-비엘피 패키지용 몰드체이스를 나타내는 단면도.
도 2는 종래의 기술에 의해 완성된 패키지를 나타내는 단면도.
도 3은 종래의 기술에 의한 몰드체이스를 나타내는 단면도.
도 4는 본 발명에 의한 몰드체이스를 나타내는 단면도.
도 5는 도 4의 'A'부 확대도.
도 6 내지 도 8은 본 발명에 의한 몰드체이스의 지지돌기 및 누름돌기의 작용을 나타내는 작용도.
도 9는 본 발명에 의해 완성된 패키지를 나타내는 단면도.
(도면의 주요부분에 대한 부호의 설명)
1 ; 하부체이스2 ; 상부체이스
1a,2a ; 접촉면11 ; 지지돌기
12 ; 누름돌기
이러한, 본 발명의 목적은 리드프레임이 장착된 칩을 내장하는 하부체이스와, 상기 하부체이스에 덮히며 일측으로 에폭시 몰드 혼합물을 주입시키는 상부체이스로 구성된 시-비엘피 패키지용 몰드체이스에 있어서, 상기 하부체이스의 접촉면 내측에 지지돌기를 형성하고, 상기 상부체이스의 접촉면 외측에 누름돌기를 형성함으로써 달성된다.
이하, 본 발명에 의한 시-비엘피 패키지용 몰드체이스를 첨부도면에 도시한 실시예에 따라서 설명한다.
도 4는 본 발명에 의한 몰드체이스를 나타내는 단면도이고, 도 5는 도 4의 'A'부 확대도이며, 도 6 내지 도 8은 본 발명에 의한 몰드체이스의 지지돌기 및 누름돌기의 작용을 나타내는 작용도이고, 도 9는 본 발명에 의해 완성된 패키지를 나타내는 단면도를 각각 보인 것이다.
이에 도시한 바와 같이, 본 발명에 의한 시-비엘피 패키지용 몰드체이스는 리드프레임(4)이 장착된 칩(3)을 내장하는 하부체이스(1)와, 상기 하부체이스에 덮히며 일측으로 에폭시 몰드 혼합물을 주입시키는 상부체이스(2)로 구성된 시-비엘피 패키지용 몰드체이스에 있어서, 상기 하부체이스(1)의 접촉면(1a) 내측에 지지돌기(11)를 형성하고, 상기 상부체이스(2)의 접촉면(2a) 외측에 누름돌기(12)를 형성한다.
이와 같이 형성된 본 발명의 몰드 체이스의 동작을 도 6 내지 도 8을 참조로 설명하면 다음과 같다.
본 발명은 지지돌기(11) 및 누름돌기(12)의 요철을 이용하여 리드(4)를 바로 잡아주는 것으로 지렛대 원리를 응용한 것이다. 도 6에서 처럼 상,하 체이스(2)(1)가 서로 붙기 시작하면, 하부 체이스(1)에 있는 지지돌기(11)는 지지역할을 하고, 상부 체이스(2)에 있는 누름돌기(12)는 바깥쪽 리드(4)를 눌러 주게되어 도 7과 같이 되며, 마지막에 상부 체이스(2)와 하부 체이스(1)가 완전히 접촉하면 도 8과 같이 되어 외부리드(4)는 기울어짐이 없이 평평하게 된다. 이때 상기 지지돌기(11) 및 누름돌기(12)에 의해서 리드 프레임(4)에는 요철자국이 남지만 리드 마무리 공정시 요철자국이 잘려 없어지기 때문에 제품질에는 전혀 영향을 주지 않는다.
이상에서 설명한 바와 같이, 본 발명에 의한 시-비엘피 패키지용 몰드체이스는 리드프레임이 장착된 칩을 내장하는 하부체이스와, 상기 하부체이스에 덮히며 일측으로 에폭시 몰드 혼합물을 주입시키는 상부체이스로 구성된 시-비엘피 패키지용 몰드체이스에 있어서, 상기 하부체이스의 접촉면 내측에 지지돌기를 형성하고, 상기 상부체이스의 접촉면 외측에 누름돌기를 형성하여, 상기 지지돌기 및 누름돌기의 지렛대 원리에 의해, 불완전한 리드를 바로 잡아서 패키지 내부에 있는 리드의 휨을 방지하여 패키지의 안정적인 성능을 확보할 수 있고, 몰드후 패키지 바닥면의 그라인딩 작업시간을 줄일 수 있도록 한 효과가 있다.

Claims (1)

  1. 리드프레임이 장착된 칩을 내장하는 하부체이스와, 상기 하부체이스에 덮히며 일측으로 에폭시 몰드 혼합물을 주입시키는 상부체이스로 구성된 시-비엘피 패키지용 몰드체이스에 있어서, 상기 하부체이스의 접촉면 내측에 지지돌기를 형성하고, 상기 상부체이스의 접촉면 외측에 누름돌기를 형성한 것을 특징으로 하는 시-비엘피 패키지용 몰드체이스.
KR1019970021933A 1997-05-30 1997-05-30 시-비엘피 패키지용 몰드체이스 KR100242664B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970021933A KR100242664B1 (ko) 1997-05-30 1997-05-30 시-비엘피 패키지용 몰드체이스

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970021933A KR100242664B1 (ko) 1997-05-30 1997-05-30 시-비엘피 패키지용 몰드체이스

Publications (2)

Publication Number Publication Date
KR19980085773A KR19980085773A (ko) 1998-12-05
KR100242664B1 true KR100242664B1 (ko) 2000-02-01

Family

ID=19507876

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970021933A KR100242664B1 (ko) 1997-05-30 1997-05-30 시-비엘피 패키지용 몰드체이스

Country Status (1)

Country Link
KR (1) KR100242664B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101265043B1 (ko) 2010-10-06 2013-05-16 미쓰비시덴키 가부시키가이샤 반도체장치의 제조방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101265043B1 (ko) 2010-10-06 2013-05-16 미쓰비시덴키 가부시키가이샤 반도체장치의 제조방법

Also Published As

Publication number Publication date
KR19980085773A (ko) 1998-12-05

Similar Documents

Publication Publication Date Title
US5498388A (en) Production method for an IC card
US6420204B2 (en) Method of making a plastic package for an optical integrated circuit device
JPH0774195A (ja) 樹脂封止型半導体装置の製造方法
KR100242664B1 (ko) 시-비엘피 패키지용 몰드체이스
US20240024134A1 (en) Method for connecting at least two structural parts of an orthopedic component and orthopedic component having at least two structural parts
JP2008041846A (ja) フリップチップの樹脂注入成形方法及び金型
JPH11111746A (ja) 半導体装置の製造方法及びその製造装置
JPH04106961A (ja) 半導体装置の製造方法
JP2002315993A (ja) 洗濯機
CN212046381U (zh) 一种刷锡膏模具
JPS57128930A (en) Resin sealing
CN110978751A (zh) 一种刷锡膏模具及锡膏印刷工艺
JP2594207B2 (ja) 表面実装型ｌｅｄの製造方法
JPH05243620A (ja) 発光ダイオード装置およびその製造方法
JP3672141B2 (ja) 固体イメージセンサ装置の透明カバー接着部構造
JP2936597B2 (ja) 圧電振動子の樹脂パッケージ製造方法
KR100521977B1 (ko) 반도체 패키지 제조용 몰드블럭
JP2759523B2 (ja) 半導体装置の製造方法
JP2674366B2 (ja) Ｉｃカード
KR100208471B1 (ko) 방열판이 부착된 bga패키지의 몰딩방법
JPH0564601A (ja) 射出成型スパイク靴の靴底成型方法
KR100307527B1 (ko) 반도체다이본딩용에폭시공급노즐
KR20180062971A (ko) 팁 실장 구조 및 팁 실장 방법
JPS5936408B2 (ja) 放電灯用安定器の製造方法
KR19980026532A (ko) 버텀 리드 패키지

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20081027

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee