KR100230811B1 - 반도체 메모리 소자 및 제조 방법 - Google Patents

반도체 메모리 소자 및 제조 방법 Download PDF

Info

Publication number
KR100230811B1
KR100230811B1 KR1019970003770A KR19970003770A KR100230811B1 KR 100230811 B1 KR100230811 B1 KR 100230811B1 KR 1019970003770 A KR1019970003770 A KR 1019970003770A KR 19970003770 A KR19970003770 A KR 19970003770A KR 100230811 B1 KR100230811 B1 KR 100230811B1
Authority
KR
South Korea
Prior art keywords
region
oxide film
memory device
active region
film
Prior art date
Application number
KR1019970003770A
Other languages
English (en)
Other versions
KR19980067615A (ko
Inventor
한봉석
Original Assignee
문정환
엘지반도체주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 문정환, 엘지반도체주식회사 filed Critical 문정환
Priority to KR1019970003770A priority Critical patent/KR100230811B1/ko
Priority to JP10012343A priority patent/JPH10223862A/ja
Publication of KR19980067615A publication Critical patent/KR19980067615A/ko
Application granted granted Critical
Publication of KR100230811B1 publication Critical patent/KR100230811B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823481—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type isolation region manufacturing related aspects, e.g. to avoid interaction of isolation region with adjacent structure
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H10B12/488—Word lines

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Element Separation (AREA)
  • Local Oxidation Of Silicon (AREA)
  • Semiconductor Memories (AREA)

Abstract

본 발명은 메모리 소자 격리 구조 및 제조방법에 관한 것으로, 메모리셀의 y방향으로는 필드산화막으로 메모리 소자간을 격리를 하고, x축 방향으로는 두꺼운 산화막 대신 액티브영역상에 메모리 소자를 구성하고 있는 소스 및 드레인 영역과 반대 도전형의 불순물을 이온 주입하여 메모리 소자를 격리하는 방법에 관한 것으로, 실리콘 기판에 실리콘화막과 산화 방지막인 실리콘질화막을 차례로 형성하는 단계와, 상기 반도체 기판위에 액티브영역과 필드영역을 패터닝하는 단계와, 상기 필드영역상의 실리콘산화막을 노출시키는 단계와, 상기 실리콘 기판을 산화하여 필드산화막을 형성하는 단계와, 상기 액티브영역상의 산화방지막을 제거하는 단계와, 상기 실리콘 기판상에 상기 액티브영역과 수직인 방향으로 워드라인을 형성하는 단계와, 상기 워드라인의 양단 액티브영역상의 실리콘기판내에 소스 및 드레인을 형성하는 단계와, 소정 액티브영역상의 소정부위에 소스 및 드레인과 반대되는 도전형의 불순물을 주입하는 단계를 순차실시하여 메모리 소자를 격리한다.

Description

반도체 메모리 소자 및 제조 방법
본 발명은 반도체 메모리 소자의 격리구조에 관한 것으로 메모리 소자의 한쪽 방향으로는 필드산화막에 의해 메모리 소자를 격리(isolation)하고, 다른 한쪽 방향으로는 필드산화막을 형성하지 않고 반도체 기판내에 메모리 소자형성을 위해 주입한 제1도전형의 불순물과 반대되는 제2도전형의 불순물을 주입하여 메모리 소자를 격리하는 반도체 메모리 소자 격리 구조 및 제조 방법에 관한 것이다.
종래의 DRAM(Dynamic Random Access Memory) 소자는 도1에 도시한 바와 같이 메모리 셀을 형성할 수 있는 직사각형 모양의 액티브 영역(1)을 제외한 비액티브영역(2)에 두꺼운 산화막(필드산화막)을 형성하여 메모리 소자간을 전기적으로 격리하는 일명 LOCOS(Local Oxidation of Silicon)을 이용했다. 즉, 메모리 소자(미도시)가 형성될 액티브영역(1)을 필드 산화막(2)으로 둘러쌈으로써 메모리 소자간의 전하의 흐름을 차단하는 구조를 취하고 있었다.
상기와 같은 종래기술인 LOCOS에 의한 메모리 소자 격리의 원리는 다음과 같다. 즉, 메모리 소자의 소스와 드레인사이의 채널형성을 위해서는 소정전압(문턱전압) 이상의 전압이 게이트에 인가되어야 하는데, 문턱전압은 게이트산화막 두께에 비례하므로 필드산화막 두께가 게이트산화막 두께보다 10배정도 두꺼울 경우, 필드산화막위에 형성된 트랜지스터를 턴온시키기 위해서는 액티브영역상의 트랜지스터를 턴온하는 전압의 10배의 전압이 게이트에 인가되어야 한다. 따라서, 정상적인 액티브영역상의 트랜지스터를 턴온하는 전압을 필드산화막위에 형성된 트랜지스터의 게이트에 인가하여도 트랜지스터가 턴온되지 않는 원리에 의해 메모리 소자간을 전기적으로 격리한다.
상기와 같은 LOCOS 격리방법은 도2(a)-(g)에 도시한 바와 같이 다음과 같은 공정에 의해 제조된다.
먼저, 도2(a)와 같이 실리콘 반도체 기판(11)을 산화시켜 패드 산화막으로서 35㎚정도의 실리콘산화막(12)을 형성한 후, 상기 실리콘산화막(12)위에 산화방지막인 약 100㎚두께의 실리콘질화막(13)을 증착한다. 이어서 상기 실리콘질화막위에 감광막을 도포한 후 메모리 소자가 형성될 액티브영역(1)과 비액티브영역(2)을 정의하는 마스크(미도시)를 이용하여 포토리소그라피 공정을 실시하여 비액티브영(2)역상의 감광막을 제거한다. 이어서 도2(b)와 같이 상기 감광막(14)이 제거되어 표면이 노출된 비액티브영역(2)위의 실리콘질화막(13)을 건식식각방법을 이용하여 제거한 후 액티브영역(1)위에 잔존하는 감광막(14)을 제거한다. 이어서 도2(c)와 같이 상기 실리콘 반도체 기판을 수증기를 이용한 습식산화를 하면 산화방지막인 실리콘질화막(13)이 남아있는 액티브영역(1)은 산화되지 않고, 실리콘질화막(13)이 덮여있지 않은 비액티브영역(2)은 산화되어 약 800㎚두께의 산화막(필드 산화막이라함)(15)이 성장된다. 이때 실리콘질화막(13)의 가장자리 아랫부분에 SiO2가 침투하여 버즈비크(15')가 생긴다. 이렇게 형성된 두꺼운 산화막(15)이 메모리 소자간을 전기적으로 격리시키는 역할을 함으로써 LOCOS에 의한 메모리 소자 격리가 이루어진다.
상기와 같이 메모리 소자가 형성될 영역인 액티브영역(1)을 사방으로 필드산화막(2)으로 둘러쌈으로써 메모리 소자간의 격리가 끝나면 도2(d)와 같이 액티브영역에 남아있던 실리콘질화막(13)과 실리콘산화막(12)을 제거하고 반도체 기판 전면에 게이트용 산화막(16)을 약 35㎚정도 성장시킨 후, 도2(e)와 같이 액티브영역에 폴리실리콘을 증착시켜 패터닝하여 워드라인(17)을 형성하고, 이어서 도2(f)와 같이 워드라인(17) 양단의 실리콘 기판내에 불순물을 이온주입하여 소스(18) 및 드레인(19)을 형성함으로써 액티브영역(1)에 메모리 소자를 형성한다. 그러나 종래와 같은 LOCOS소자격리방법을 이용할 경우, 액티브영역(1)과 비액티브영역(2)간에 단차가 생겨, 메모리 소자 상부에 배선공정을 할 경우, 평탄화가 이루어지지 않음으로써 배선단락등의 문제를 발생시키며, 또한 워드라인 형성시 건식식각을 할 경우 식각이온이 필드산화막의 경사부분(버즈비크)에서 난반사하여 워드라인의 측면을 식각하는 워드라인의 할레이션(halation)을 발생시키기 때문에 안정적인 워드라인폭을 확보하기 위해서는 설계치수보다 넓은 워드라인 폭이 요구되며 이것은 곧 칩의 면적증가를 초래하여 집적도를 떨어뜨리는 요인이 되었다. 또한 필드산화막 형성시 실리콘격자와 필드산화막의 계면에서의 실리콘 기판상의 결정구조의 약화로 필드산화막에 인접한 메모리 소자간의 누설전류문제(leakage current)가 생겨 메모리 소자의 특성을 악화시키고, 필드산화막의 버즈비크로 인하여 메모리 소자를 형성할 수 있는 영역이 축소됨으로써 고집적화에 한계를 가져오는 문제점이 있었다.
따라서 본 발명의 목적은 상기와 같은 문제점을 해결하기 위해 메모리 소자의 일측 방향으로는 종래와 같이 필드산화막에 의해 메모리 소자를 격리하고, 다른 방향으로는 필드산화막을 형성하지 않고 반도체 기판내에 메모리 소자와 반대되는 도전형의 불순물을 주입함으로써 전하의 흐름을 막아 메모리 소자를 격리하는 메모리 소자 격리구조 및 제조방법을 제공하는 데 있다.
또한 본 발명은 메모리 소자 형성시, 반도체 기판상에 반도체 소자의 채널길이 방향으로의 버즈비크 형성을 방지하여 워드라인 할레이션이 없는 소자격리기술을 제공하는 데 그 목적이 있다.
상기와 같은 본 발명의 목적을 달성하기 위해, 반도체 기판내에 일정한 폭을 가지고 제1 방향으로 연속되어 있으면서, 제1방향과 수직인 제2방향으로 소정간격을 두고 평행하게 배열된 복수개의 액티브영역과, 상기 소정간격을 폭으로 하면서 상기 액티브영역의 사이마다 배치된 제1격리영역과, 상기 액티브영역과 교차하도록 배열된 워드라인과, 상기 워드라인의 양단의 상기 액티브영역내의 소정영역에 형성된 제1불순물 영역과, 상기 제1불순물 영역사이에 제2불순물 영역(제2격리 영역)을 갖는 반도체 메모리 소자를 제공한다.
상기와 같은 본 발명의 메모리 소자는, 반도체 기판상에 완충작용을 하는 패드 산화막과 산화방지막인 질화막을 차례로 형성한 후, 그 위에 감광막을 도포하고, 액티브영역과 제1격리영역을 정의하기 위해 포토리소그라피를 실시하여 제1격리영역의 감광막을 제거한 후, 상기 반도체 기판을 에칭함으로써 제1격리영역상의 산화방지막인 질화막을 제거하고, 상기 반도체 기판을 산화하여 산화방지막이 덮여있지 않은 제1격리영역위에 필드산화막을 성장시키고, 이어서 상기 액티브영역상의 산화방지막인 질화막을 제거한 후 반도체 기판전면에 게이트 산화막을 형성하고, 상기 게이트 산화막위에 반도체 기판상의 상기 액티브영역과 교차하도록 워드라인을 형성하고, 워드라인 양단의 상기 액티브영역내에 제1 도전형의 불순물을 이온주입함으로써 소스 및 드레인 영역을 형성한 후, 상기 워드라인과 소스 및 드레인으로 이루어진 각 메모리 소자들 사이에 제2 도전형의 불순물이온을 주입하여 메모리 소자의 제2격리영역을 형성하는 공정을 순차 실시함으로써 얻어진다.
도1은 종래 메모리 소자의 격리 구조를 도시한 평면도.
도2(a)-도2(g)는 종래 메모리 소자 제조공정 순서도.
도3은 본발명에 의한 소자격리 구조를 도시한 평면도.
도4는 본발명에 의한 메모리 소자 형성후의 평면도.
도5는 도4의 A-A'방향의 종단면도.
* 도면의 주요부분에 대한 부호의 설명
1 : 액티브영역 2 : 제1격리영역
21,22,23,24 : 워드라인 25 : 소스
26 : 드레인 27 : 제2격리영역
먼저 본발명의 메모리 소자 격리 구조에 대해 도면을 참조하여 상세히 설명한다. 본 발명의 소자격리 구조는 도3에 도시된 바와 같이 x축 방향으로 단절이 없이 연속하고, y축 방향으로는 소정간격을 두고 평행하게 형성되어 있는 복수개의 액티브영역(1')과, 상기 복수개의 액티브영역(1')들 사이마다 상기 액티브 영역과 평행하게 배열된 제1격리 영역(필드산화막)(2')이 반도체 기판상에 배치되어 있다.
상기 액티브영역(1')과 제1격리 영역(2') 상에는 워드라인(21,22,23,24)이 y축 방향으로 뻗어있다. 또, 도4에 도시한 바와 같이 워드라인(21,22,23,24)의 양단의 실리콘 기판내에는 메모리 소자 형성을 위해 제1도전형 불순물이 도핑된 소스(25) 및 드레인(26)이 형성되어 있고, 워드라인과 소스 및 드레인으로 구성된 메모리 소자와 소자를 격리하기 위해 액티브영역상의 소정부위에 제2도전형 불순물이 도핑된 제2격리영역(27)이 형성되어 있다.
상기와 같이 본 발명의 메모리 소자는 다음과 같은 방법에 의해 형성된다.
우선, 반도체 기판전면에 패드산화막인 실리콘산화막과 산화 방지막인 실리콘질화막을 차례로 형성한 후, 그 위에 감광막을 코팅한다. 이어서 도3에 도시한 바와 같은 형상으로 액티브영역(1')과 제1격리영역(2')을 정의하기 위해, x축 방향으로 연속하면서 y축 방향으로 일정한 길이를 갖는 다수의 액티브영역(1')과 상기 액티브 영역과 동일한 형상을 가지며 상기 액티브 영역에 평행하게 배열된 다수의 제1격리영역(2')이 y축 방향으로 상호 교대로 형성된 마스크를 이용하여 포토리소그라피 공정을 실시한다. 상기 포토리소그라피 공정에 의해 제1 격리영역(2')상의 감광막이 제거된 후, 상기 반도체 기판을 에칭함으로써 제1 격리영역(2')상의 실리콘 질화막을 제거한다. 이어서 상기 반도체 기판을 산화하여 제1격리 영역(2')에 두꺼운 산화막인 필드산화막을 형성하다. 상기 필드산화막(2')은 다수의 액티브영역(1')들간을 서로 전기적으로 격리하고 있다. 이어서 상기 액티브영역(1')상의 실리콘질화막을 제거한다. 상기와 같은 공정을 거친 반도체 기판은 x축 방향으로는 필드산화막이 형성되어 있지 않은 평평한 형상을 가지며 버즈비크(bird's beak)도 형성되지 않는다. 이어서 도4에 도시된 바와 같이 상기 반도체 기판위에 폴리실리콘으로 된 다수의 워드라인(21,22,23,24)들을 y축 방향을 따라 형성하고, 상기 워드라인(22)의 좌우측 소정부위에 n-불순물을 주입함으로써 소스(25) 및 드레인(26) 영역을 형성한다. 다음으로 본발명의 핵심인 x축 방향으로의 메모리 소자 격리를 위해 액티브영역상의 소정영역 즉 메모리 소자 격리영역(27)에 p-불순물 주입함으로써 제2 격리영역을 형성한다.
따라서 본발명에 의해 제조된 메모리 소자는, y축 방향으로는 필드 산화막(제1격리영역)에 의해 메모리 소자를 격리하고, x축 방향으로는 불순물이온(제2 격리 영역)에 의한 메모리 소자 격리영역을 갖는다.
상기와 같은 방법에 의해 제조되는 본 발명의 메모리 소자 격리의 원리를 그림5를 참조하여 설명하면 다음과 같다.
메모리 소자의 동작원리는 원 로우 디코더(미도시)와 칼럼 디코더(미도시)에 의해 해당 워드라인(22)과 비트라인(28)이 선택되면, 워드라인(22)에 인가된 전압에 의해 소스(25)와 드레인(26)사이에 채널이 형성되어 커패시터내에 축적되어 있던 전하가 비트라인으로 전송되어 메모리 소자에 저장된 정보를 읽어들이거나 외부로부터 입력된 정보를 비트라인을 통해 커패시터에 전달하여 저장하는 것이다. 즉, 워드라인(22)이 선택될 경우 비트라인이 연결된 소스(25)와 커패시터가 연결된 드레인(26) 사이에 채널이 형성되어 비트라인에 입력된 정보가 커패시터내에 축적되거나 커패시터에 저장되어 있던 정보가 비트라인으로 전송이 되는 것이다. 그러나 워드라인(23)3이 선택될 경우는 커패시터가 연결된 드레인 영역(26)으로부터 p-불순물이 도핑되어 있는 영역(27)으로 전하의 흐름은 형성되지 않아 커패시터에 저장된 정보는 영향을 받지 않고 원래의 정보를 계속 유지하게 된다. 즉 p형 기판에는 OV 혹은 마이너스 전압이 가해지며, p형 기판과 p-불순물영역(27)은 오믹 접촉(ohmic contact)이 되어 있으므로 p-불순물 영역(27)은 p형 기판에 인가되는 0V 또는 마이너스 전압이 인가되어 워드라인(23)에 플러스 전압이 인가된다 하더라도 게이트하에 형성된 n-채널과 p-불순물 영역(27)사이에는 항상 역방향 pn접합이 이루어져 전하의 흐름이 이루어지지 않게 함으로써 메모리 소자간을 전기적으로 격리하고 있다.
이상에서 설명한 바와 같이 본 발명에 따른 메모리 소자 격리방법을 이용함으로써 메모리 소자 격리영역이 축소되므로 고집적화에 대응할 수 있으며, x축 방향으로 소자격리에 의한 단차가 제거되어 평탄화 특성이 향상되며, 버즈비크가 없기 때문에 word line halation현상이 없어져 word line의 안정적인 폭을 확보할 수 있기 때문에 고집적화 및 신뢰성 향상에 기여하는 효과가 있다.

Claims (6)

  1. 반도체 기판내에 일정한 폭을 가지고 제1 방향으로 연속되어 있으면서, 제1방향과 수직인 제2방향으로 소정간격을 두고 평행하게 배열된 복수개의 액티브영역과, 상기 액티브영역사이마다의 소정간격을 폭으로하여 제1영역과 평행하게 배열되어 있는 복수개의 제1격리영역과, 상기 액티브영역과 교차하면서 연속하여 배열된 복수개의 워드라인과, 상기 액티브영역내에 워드라인 양단의 소정부위에 형성된 제1도전형 불순물로 도핑된 소스 및 드레인 영역과, 상기 워드라인, 소스, 드레인으로 구성된 메모리 소자들간을 분리하도록 상기 액티브영역내의 소정부위에 제2도전형 불순물로 도핑된 제2격리 영역을 갖는 반도체 메모리 소자.
  2. 제1항에 있어서, 제1격리영역은 실리콘산화막인 것을 특징으로 하는 반도체 메모리 소자.
  3. 제1항에 있어서, 제1도전형 불순물은 n-형이고 제2도전형 불순물은 p-형인 것을 특징으로 하는 반도체 메모리 소자.
  4. 제1항에 있어서, 제1도전형 불순물은 p-형이고 제2도전형 불순물은 n-형인 것을 특징으로 하는 반도체 메모리 소자.
  5. 제1항에 있어서, 제2격리 영역은 상기 액티브영역내에만 형성되어 있는 것을 특징으로 하는 반도체 메모리 소자.
  6. 반도체 기판에 산화막과 산화방지막을 차례로 형성하는 단계와, 상기 기판상에 일정한 폭을 갖고 제1방향으로 연속하는 복수개의 제1격리영역을 상기 제1방향과 수직인 제2방향으로 소정간격을 두고 평행하게 배열되도록 패터닝하는 단계와, 상기 제1격리영역 위의 산화방지막을 제거하여 산화막을 노출시키는 단계와, 상기 노출된 산화막을 산화시키는 단계와, 상기 반도체 기판에 잔존하는 산화방지막을 제거하는 단계와, 상기 반도체 기판 전면에 게이트 산화막을 형성하는 단계와, 상기 게이트 산화막위에 상기 제1방향과 교차하는 방향으로 연속하는 워드라인을 형성하는 단계와, 상기 워드라인 양단의 상기 반도체 기판의 소정영역내에 제1불순물을 주입하는 단계와, 상기 제1불순물 영역사이의 반도체 기판내에 제2불순물을 주입하여 제2격리 영역을 형성하는 단계로 구성되는 반도체 메모리 셀 격리 방법.
KR1019970003770A 1997-02-06 1997-02-06 반도체 메모리 소자 및 제조 방법 KR100230811B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1019970003770A KR100230811B1 (ko) 1997-02-06 1997-02-06 반도체 메모리 소자 및 제조 방법
JP10012343A JPH10223862A (ja) 1997-02-06 1998-01-26 半導体メモリ素子及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970003770A KR100230811B1 (ko) 1997-02-06 1997-02-06 반도체 메모리 소자 및 제조 방법

Publications (2)

Publication Number Publication Date
KR19980067615A KR19980067615A (ko) 1998-10-15
KR100230811B1 true KR100230811B1 (ko) 1999-11-15

Family

ID=19496623

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970003770A KR100230811B1 (ko) 1997-02-06 1997-02-06 반도체 메모리 소자 및 제조 방법

Country Status (2)

Country Link
JP (1) JPH10223862A (ko)
KR (1) KR100230811B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100319623B1 (ko) * 1999-05-18 2002-01-05 김영환 디램 셀 어레이 및 그 제조방법

Also Published As

Publication number Publication date
JPH10223862A (ja) 1998-08-21
KR19980067615A (ko) 1998-10-15

Similar Documents

Publication Publication Date Title
KR900008649B1 (ko) 반도체 메모리장치 및 그의 제조방법
US6228704B1 (en) Process for manufacturing semiconductor integrated circuit device
KR100761637B1 (ko) 반도체 집적 회로 장치 및 그 제조 방법
KR900000180B1 (ko) 반도체 기억장치의 제조방법
KR940002393B1 (ko) 반도체기억장치
KR100842905B1 (ko) 벌크 실리콘을 이용한 더블 게이트 1-트랜지스터 디램 셀과이를 구비한 디램 소자 및 그의 제조방법
KR100230811B1 (ko) 반도체 메모리 소자 및 제조 방법
US5012312A (en) Semiconductor integrated circuit and a process for producing the same
KR19990034156A (ko) 에스램(sram)셀의 구조 및 이의 제조방법
US6404024B1 (en) Semiconductor device
US20090061592A1 (en) Semiconductor device and manufacturing method thereof
KR100236047B1 (ko) 반도체 소자의 제조방법
KR950008854B1 (ko) 반도체 기억장치
KR0167455B1 (ko) 반도체장치 및 그 제조방법
KR100190034B1 (ko) 스태틱 랜덤 억세스 메모리장치
KR100541697B1 (ko) 디램의 셀 트랜지스터 제조방법
KR940000312B1 (ko) 고부하 저항체를 갖는 sram 및 그 제조방법
KR960006746B1 (ko) 워드라인 매립형 dram 셀 및 그 제조방법
KR0155827B1 (ko) 불휘발성 반도체 장치의 소자분리방법
KR100278270B1 (ko) 반도체장치제조방법
KR100842906B1 (ko) 벌크 실리콘을 이용한 1-트랜지스터 디램 셀과 이를 구비한디램 소자 및 그의 제조방법
KR100280526B1 (ko) 반도체 메모리 제조방법
KR100460704B1 (ko) 에스램의바텀게이트형박막트랜지스터제조방법
JP2862936B2 (ja) 半導体記憶装置の製造方法
KR100214174B1 (ko) 3중 웰을 갖는 반도체 장치의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20070720

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee