KR100227834B1 - 반도체장치의 제조방법 - Google Patents

반도체장치의 제조방법 Download PDF

Info

Publication number
KR100227834B1
KR100227834B1 KR1019970004499A KR19970004499A KR100227834B1 KR 100227834 B1 KR100227834 B1 KR 100227834B1 KR 1019970004499 A KR1019970004499 A KR 1019970004499A KR 19970004499 A KR19970004499 A KR 19970004499A KR 100227834 B1 KR100227834 B1 KR 100227834B1
Authority
KR
South Korea
Prior art keywords
wafer
epitaxial layer
oxide film
manufacturing
semiconductor device
Prior art date
Application number
KR1019970004499A
Other languages
English (en)
Other versions
KR19980068067A (ko
Inventor
서영상
Original Assignee
윤종용
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자주식회사 filed Critical 윤종용
Priority to KR1019970004499A priority Critical patent/KR100227834B1/ko
Publication of KR19980068067A publication Critical patent/KR19980068067A/ko
Application granted granted Critical
Publication of KR100227834B1 publication Critical patent/KR100227834B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76294—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using selective deposition of single crystal silicon, i.e. SEG techniques

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)

Abstract

본 발명은, 생산성을 개선시킨 반도체장치의 제조방법에 관한 것이다.
본 발명은, 반도체장치의 제조방법에 있어서, (1) 배어 웨이퍼 상에 소정의 두께의 에피텍셜층을 성장시키는 성장단계; (2) 상기 에피텍셜층의 소정의 영역을 제거시키기 위하여 사진식각공정을 수행하는 사진식각단계; (3) 상기 (2) 단계의 수행으로 상기 에피텍셜층이 제거된 소정의 영역에 불순물을 도핑시키는 도핑단계; (4) 상기 (2) 단계의 수행으로 상기 웨이퍼 상에 잔류하는 포토레지스트를 제거시키는 스트립단계; (5) 상기 (4) 단계의 수행으로 상기 에피텍셜층이 제거된 소정의 영역의 웨이퍼 상에 산화막을 적층형성시키는 산화막적층단계; 및 (6) 상기 (3) 단계의 수행으로 도핑된 불순물을 상기 웨이퍼 내부로 침투시키는 드라이브 인단계를 포함하여 이루어짐을 특징으로 한다.
따라서, 제조공수의 감소로 인하여 생산성이 향상되는 효과가 있다.

Description

반도체장치의 제조방법
본 발명은 반도체장치의 제조방법에 관한 것으로서, 보다 상세하게는 배어 웨이퍼(Bare Wafer) 상에 성장시킨 에피텍셜층(Epitaxial Film)을 이용한 웰(Well) 형성 공정 및 액티브 패턴(Active Pattern) 형성 공정의 수행으로 생산성을 개선시킨 반도체장치의 제조방법에 관한 것이다.
최근의 반도체장치의 제조는 그 제조기술의 발달 및 반도체장치의 응용분야가 확대되어감에 따라 반도체장치가 고집적화 되어가는 추세에 있다.
이러한 반도체장치의 고집적화 추세는 웨이퍼 상에 형성되는 각 패턴의 미세화가 필수적이며 이로 인해 그 제조를 위한 공정수행은 복잡하게 요구되고 있다.
이러한 반도체장치의 제조공정 중 웰 형성 및 액티브 패턴 형성공정은 배어 웨이퍼에 웰을 형성시킨 후 상기 웨이퍼를 다시 배어 상태로 만든 다음 엑티브 패턴 형성 공정을 수행하였다.
여기서 웰 및 액티브 패턴을 형성시키기 위한 종래의 기술로는 LOCOS(Local Oxidation of Silicon), SEPOX(Selective Poly Silicon Oxidation) 및 트랜치(Trench) 등이 있고, 상기 공정들 중 통상의 LOCOS기술로 이루어지는 웰 형성 공정 및 액티브 패턴 형성 공정은 아래와 같이 수행된다.
먼저, 배어 웨이퍼 상에 초기 산화막 및 초기 질화막을 적층하고, 사진식각공정을 수행한 후 웨이퍼의 소정의 영역에 엔 타입(N Type) 불순물을 도핑(Doping)시킨다.
그리고 포토레지스트(Photo Resist)를 제거한 후 엔 타입 불순물이 도핑된 영역에 산화막을 적층시킨 후 드리이브 인(Drive In)을 수행하여 기 도핑된 불순물을 웨이퍼 내부로 침투시켜 엔 타입 웰을 형성하고, 웨이퍼 상에 잔류하는 질화막을 제거한다.
계속해서, 피 타입(P Type) 불순물을 도핑시킨 후 드라이브 인 공정을 수행하여 피 타입 웰을 형성시키고, 웨이퍼 상에 잔류하는 산화막을 제거하여 웰 형성 공정을 마무리한다.
이러한 공정수행으로 웰, 즉 트윈(Twin) 웰이 형성된 웨이퍼는 그 상부에 막들이 적층되어 있지 않은 배어 웨이퍼 상태가 된다.
그리고, 엔 타입 및 피 타입의 불순물의 침투로 웰이 형성되어 있는 배어 웨이퍼 상에 패드(Pad) 산화막 및 질화막을 순차적으로 적층시킨 후 사진식각공정을 수행하여 일정 영역의 질화막을 제거시킨다.
계속해서, 사진식각공정시 잔류하는 포토레지스트를 완전히 제거시킨 후 질화막의 제거로 오픈(Open)된 영역의 산화막을 필드(Field) 산화막으로 형성시키고, 질화막을 완전히 제거하여 액티브 패턴 형성 공정을 마무리한다.
이러한 공정으로 수행되는 종래의 웰 형성 및 액티브 패턴 형성 공정은 웰을 형성시킨 후, 웨이퍼를 다시 배어 상태로 재구성하여 액티브 패턴 형성 공정을 수행하였다. 그리고 웨이퍼 상에 산화막 및 질화막을 각 공정마다 적층시키고, 제거하는 공정을 반복하여 수행하였다.
따라서, 웰 형성 및 액티브 패턴 형성을 위한 종래의 반도체장치의 제조공정은 그 제조공수가 복잡하여 생산성이 저하되는 문제점이 있었다.
본 발명의 목적은, 웰 형성 및 액티브 패턴 형성을 위한 제조공수를 감소시켜 생산성을 향상시키기 위한 반도체장치의 제조방법을 제공하는 데 있다.
도1a 내지 도1b는 본 발명에 따른 반도체장치의 제조방법의 일 실시예를 나타내는 단면도이다.
*도면의 주요부분에 대한 부호의 설명*
10 : 웨이퍼 12 : 에피텍셜층
14, 20 : 포토레지스트 16 : 산화막
18 : 질화막 22 : 필드 산화막
상기 목적을 달성하기 위한 본 발명에 따른 반도체장치의 제조방법은, 반도체장치의 제조방법에 있어서, (1) 배어 웨이퍼 상에 소정의 두께의 에피텍셜층을 성장시키는 성장단계; (2) 상기 에피텍셜층의 소정의 영역을 제거시키기 위하여 사진식각공정을 수행하는 사진식각단계; (3) 상기 (2) 단계의 수행으로 상기 에피텍셜층이 제거된 소정의 영역에 불순물을 도핑시키는 도핑단계; (4) 상기 (2) 단계의 수행으로 상기 웨이퍼 상에 잔류하는 포토레지스트를 제거시키는 스트립단계; (5) 상기 (4) 단계의 수행으로 상기 에피텍셜층이 제거된 소정의 영역의 웨이퍼 상에 산화막을 적층형성시키는 산화막적층단계; 및 (6) 상기 (3) 단계의 수행으로 도핑된 불순물을 상기 웨이퍼 내부로 침투시키는 드라이브 인단계를 포함하여 이루어짐을 특징으로 한다.
그리고, (7) 상기 웨이퍼 상에 적층된 산화막 상에 질화막을 적층형성시키는 질화막적층단계; (8) 사진식각공정을 수행하여 상기 질화막의 일정 영역을 제거시켜 액티브 패턴을 형성시키는 액티브패턴형성단계; (9) 상기 (8) 단계의 수행으로 상기 웨이퍼 상에 잔류하는 포토레지스트를 제거시키는 포토레지스트제거단계; (10) 상기 (8) 단계의 수행으로 오픈된 산화막을 필드 산화막으로 형성시키는 필드산화막형성단계; 및 (11) 상기 웨이퍼 상에 잔류하는 질화막을 완전히 제거하는 질화막제거단계를 더 포함하여 이루어지는 것이 바람직하다.
상기 에피텍셜층은 수천 Å 내지 수백 μm 정도의 두께로 성장시키는 것이 바람직하고, 또한 상기 불순물은 이온주입을 이용하여 도핑시키는 것이 바람직하다.
이하, 본 발명의 구체적인 실시예를 첨부한 도면을 참조하여 상세히 설명한다.
도1a 내지 도1d는 본 발명에 따른 반도체장치의 제조방법의 일 실시예를 나타내는 단면도이다.
먼저, 도1a는 웨이퍼(10) 상에 소정의 두께의 에피텍셜층(12)이 성장되어 있는 상태를 나타내는 구성이고, 도1b는 포토레지스트(14)를 도포하고 사진식각공정의 수행으로 소정의 영역의 에피텍셜층(12)을 제거한 후 불순물을 도핑시키는 상태를 나타내는 구성이다.
그리고 도1c는 웨이퍼(10) 상에 에피텍셜층(12), 산화막(16) 및 질화막(18)이 순차적으로 적층되어 있는 상태를 나타내는 구성이고, 도1d는 포토레지스트(20)를 도포하고 사진식각공정을 수행하여 일정 영역의 질화막(18)을 제거하여 산화막(16)을 오픈시킨 상태를 나타내는 구성이며, 도1e는 기 오픈된 산화막(16)을 필드 산화막(22)로 형성시킨 상태를 나타내는 구성이다.
본 발명에서 웨이퍼(배어 웨이퍼)(10) 상에 성장시키는 에피텍셜층(12)은 수천 Å 내지 수백 μm 정도의 두께로 성장시킬 수 있고, 선택적으로 그 두께를 설정하여 공정을 수행할 수 있다.
이러한 에피텍셜층(12)은 1200℃ 내지 1270℃ 정도의 온도분위기 및 고진공분위기에서 모노실란(SiCl4)및 수소 가스혼합으로 이루어지는 수소환원법을 이용하여 성장시킬 수 있고, 또는 1100℃ 내지 1200℃ 정도의 온도분위기에서 모노실란 가스를 분해하여 이루어지는 열분해법 등을 이용하여 성장시킬 수 있다.
그리고 본 발명의 에피텍셜층(12)은 포스핀(PH3)등으로 이루어지는 엔 타입 불순물 또는 디보란(B2H6) 등으로 이루어지는 피 타입 불순물을 웨이퍼(10)의 종류에 관계없이 선택적으로 도핑시킬 수 있고, 또한 공정수행시 도핑되는 불순물은 그 제어가 용이하다.
본 발명은 에피텍셜층(12)을 엔 타입 웰 또는 피 타입 웰로 형성시키는 것이고, 에피텍셜층(12)이 제거되는 영역 즉, 배어 웨이퍼에 불순물을 도핑시켜 피 타입 웰 또는 엔 타입 웰로 형성한다.
즉, 에피텍셜층(12)을 엔 타입 웰로 형성시키면 웨이퍼(10)에는 피 타입 불순물을 도핑, 침투시켜 피 타입 웰로 형성시키고, 에피텍셜층(12)을 피 타입 웰로 형성시키면 웨이퍼(10)에는 엔 타입 불순물을 도핑, 침투시켜 엔 타입 웰로 형성시킬 수 있으며, 이러한 불순물의 선택은 웰 형성공정의 통상의 지식을 가진 자라면 충분히 이해할 수 있다.
여기서 웨이퍼(10)에 도핑되는 불순물을 이온주입 또는 확산 등을 선택하여 공정을 수행할 수 있고, 실시예는 이온주입을 이용하여 공정을 수행한다.
본 발명은 상기 구성으로 일단의 웰 형성 공정을 수행하고 이렇게 형성된 웨이퍼(10) 상에 액티브 패턴 형성 공정을 수행한다.
이러한 구성으로 이루어지는 본 발명은 먼저, 배어 웨이퍼(10) 상에 수소환원법을 이용하여 에피텍셜층(12)을 성장시킨다.
여기서 에피텍셜층(12)의 성장공정은 1200℃ 내지 1270℃ 정도의 온도분위기로 공정을 수행하고, 그 진공도는 고진공으로 이루어질수록 효과적으로 공정을 수행할 수 있다.
이렇게 성장시키는 에피텍셜층(12)은 포스핀으로 이루어지는 엔 타입 불순물을 주입시키면서 공정을 수행하고, 그 두께는 도핑되는 불순물의 양을 조절하면서 최적의 두께를 선택한다.
그리고 사진식각공정을 수행하여 소정의 영역의 에피텍셜층(12)을 제거하고, 이온주입을 이용하여 에피텍셜층(12)이 제거된 영역에 피 타입의 불순물을 도핑시킨다.
그러면 실시예는 에피텍셜층이 엔 타입 웰로 형성되고, 웨이퍼에 불순물이 도핑된 영역이 피 타입 웰로 형성된다.
계속해서, 사진식각공정으로 웨이퍼(10) 상에 잔류하는 포토레지스트(14)를 제거하고, 포토레지스트(14)가 기 제거된 영역에 산화막(16)을 적층시킨다.
그리고 이온주입으로 도핑된 불순물을 웨이퍼(10) 내부에 침투시키기 위하여 드라이브 인을 수행하여 일단의 웰 형성 공정을 수행한다.
계속해서 액티브 패턴의 형성 공정을 수행하는데, 본 발명은 에피텍셜층(12)이 성장형성되어 있는 웨이퍼(10) 상에 산화막(16) 및 질화막(18)을 순차적으로 적층형성시킨다.
그리고 사진식각공정을 수행하여 일정 영역의 질화막(18)을 제거하여 산화막(16)을 오픈시킨다.
계속해서 기 오픈된 산화막(16)을 필드 산화막(22)으로 형성시키고, 포토레지스트(20) 및 질화막(18)을 제거하여 일단의 액티브 패턴 형성 공정을 수행한다. 그리고 계속적으로 후속공정을 수행하여 반도체장치를 제조한다.
이러한 본 발명은 에피텍셜층(12)을 웰로 형성시켜 이용함으로써, 웰 형성공정수행시 제조공수를 감소시킬 수 있고, 또한 엑티브 패턴 형성 공정수행시 웨이퍼(10)를 배어 상태로 형성하지 않고 공정을 수행할 수 있어 웰 형성공정과 액티브 패턴 형성 공정을 하나의 연속공정으로 수행할 수 있다.
즉, 본 발명은 웨이퍼(10)를 배어 상태로 형성하지 않고 액티브 패턴 형성 공정을 수행할 수 있어 제조공수를 감소시킬 수 있다.
또한, 제조공수가 감소됨으로 인해 오염원에 노출되는 상황을 감소시켜 파티클(Particle) 오염 등으로 인한 불량을 최소화할 수 있다.
따라서, 본 발명에 의하면 제조공수의 감소로 인하여 생산성이 향상되는 효과가 있다.
이상에서 본 발명은 기재된 구체예에 대해서만 상세히 설명되었지만 본 발명의 기술사상 범위 내에서 다양한 변형 및 수정이 가능함은 당업자에게 있어서 명백한 것이며, 이러한 변형 및 수정이 첨부된 특허청구범위에 속함은 당연한 것이다.

Claims (4)

  1. 반도체장치의 제조방법에 있어서,
    (1) 배어 웨이퍼(Bare Wafer) 상에 소정의 두께의 에피텍셜층(Epitaxal Film)을 성장시키는 성장단계;
    (2) 상기 에피텍셜층의 소정의 영역을 제거시키기 위하여 사진식각공정을 수행하는 사진식각단계;
    (3) 상기 (2) 단계의 수행으로 상기 에피텍셜층이 제거된 소정의 영역에 불순물을 도핑(Doping)시키는 도핑단계;
    (4) 상기 (2) 단계의 수행으로 상기 웨이퍼 상에 잔류하는 포토레지스트(Photo Resist)를 제거시키는 스트립(Strip)단계;
    (5) 상기 (4) 단계의 수행으로 상기 에피텍셜층이 제거된 소정의 영역의 웨이퍼 상에 산화막을 적층형성시키는 산화막적층단계; 및
    (6) 상기 (3) 단계의 수행으로 도핑된 불순물을 상기 웨이퍼 내부로 침투시키는 드라이브 인(Drive In)단계;
    를 포함하여 이루어짐을 특징으로 하는 반도체장치의 제조방법.
  2. 제 1 항에 있어서,
    (7) 상기 웨이퍼 상에 적층된 산화막 상에 질화막을 적층형성시키는 질화막적층단계;
    (8) 사진식각공정을 수행하여 상기 질화막의 일정 영역을 제거시켜 엑티브(Active) 패턴을 형성시키는 액티브패턴형성단계;
    (9) 상기 (8) 단계의 수행으로 상기 웨이퍼 상에 잔류하는 포토레지스트를 제거시키는 포토레지스트제거단계;
    (10) 상기 (8) 단계의 수행으로 오픈된 산화막을 필드(Field)산화막으로 형성시키는 필드산화막형성단계; 및
    (11) 상기 웨이퍼 상에 잔류하는 질화막을 완전히 제거하는 질화막제거단계;
    를 더 포함하여 이루어짐을 특징으로 하는 상기 반도체장치의 제조방법.
  3. 제 1 항에 있어서,
    상기 에피텍셜층은 수천 Å 내지 수백 μm 정도의 두께로 성장시킴을 특징으로 하는 상기 반도체장치의 제조방법.
  4. 제 1 항에 있어서,
    상기 불순물은 이온주입을 이용하여 도핑시킴을 특징으로 하는 상기 반도체장치의 제조방법.
KR1019970004499A 1997-02-14 1997-02-14 반도체장치의 제조방법 KR100227834B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970004499A KR100227834B1 (ko) 1997-02-14 1997-02-14 반도체장치의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970004499A KR100227834B1 (ko) 1997-02-14 1997-02-14 반도체장치의 제조방법

Publications (2)

Publication Number Publication Date
KR19980068067A KR19980068067A (ko) 1998-10-15
KR100227834B1 true KR100227834B1 (ko) 1999-11-01

Family

ID=19497055

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970004499A KR100227834B1 (ko) 1997-02-14 1997-02-14 반도체장치의 제조방법

Country Status (1)

Country Link
KR (1) KR100227834B1 (ko)

Also Published As

Publication number Publication date
KR19980068067A (ko) 1998-10-15

Similar Documents

Publication Publication Date Title
US4462847A (en) Fabrication of dielectrically isolated microelectronic semiconductor circuits utilizing selective growth by low pressure vapor deposition
KR100244812B1 (ko) 반도체 장치 및 그 제조 방법
JP3058954B2 (ja) 絶縁層の上に成長層を有する半導体装置の製造方法
US6531369B1 (en) Heterojunction bipolar transistor (HBT) fabrication using a selectively deposited silicon germanium (SiGe)
JP2000031156A (ja) 粗さを抑えた外因性ベ―スを有するたて形バイポ―ラトランジスタとその製造方法
JP5393027B2 (ja) シリコン・ゲルマニウム層中に高濃度のゲルマニウムを有するバイポーラ接合トランジスタおよびその形成方法
JPH06168952A (ja) 半導体装置およびその製造方法
JP2001094106A (ja) シリコン−ゲルマニウム・トランジスタおよび関連方法
JP3500820B2 (ja) 半導体装置の製造方法
US6459104B1 (en) Method for fabricating lateral PNP heterojunction bipolar transistor and related structure
US20050121704A1 (en) Semiconductor device and method of manufacturing the same
US5476800A (en) Method for formation of a buried layer for a semiconductor device
JP2989051B2 (ja) 炭化シリコンバイポーラ半導体装置およびその製造方法
US6445043B1 (en) Isolated regions in an integrated circuit
JPH10112507A (ja) 半導体装置の製造方法
KR100227834B1 (ko) 반도체장치의 제조방법
US5612247A (en) Method for fabricating isolation region for a semiconductor device
US4583282A (en) Process for self-aligned buried layer, field guard, and isolation
US6762112B2 (en) Method for manufacturing isolating structures
KR100682178B1 (ko) 시모스(ｃｍｏｓ)의 제조 방법
EP0388612B1 (en) Semiconductor device with self-aligned contact to buried subcollector
JPH04155829A (ja) 半導体装置の製造方法
JP2763105B2 (ja) 半導体装置の製造方法
KR0151260B1 (ko) 필드산화막 형성방법
JP3249101B2 (ja) Ｍｏｓ半導体装置

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20070801

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee