KR100226470B1 - 반도체소자의 격리방법 - Google Patents
반도체소자의 격리방법 Download PDFInfo
- Publication number
- KR100226470B1 KR100226470B1 KR1019920008256A KR920008256A KR100226470B1 KR 100226470 B1 KR100226470 B1 KR 100226470B1 KR 1019920008256 A KR1019920008256 A KR 1019920008256A KR 920008256 A KR920008256 A KR 920008256A KR 100226470 B1 KR100226470 B1 KR 100226470B1
- Authority
- KR
- South Korea
- Prior art keywords
- nitride film
- silicon substrate
- oxide film
- field oxide
- etching
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Element Separation (AREA)
Abstract
본 발명은 실리콘기판을 에치하여 마이크로 트랜치(Micro Trench) 형태의 필드 산화막을 형성함으로써 고집적 및 고품질 반도체소자의 제조에 적당하도록 한 반도체소자의 격리방법에 관한 것으로서, 필드 산화막을 실리콘 기판에 마이크로 트랜치(Micro Trench)로 형성하여 동일한 두께의 필드 산화막 형성에 필요한 시간을 줄임으로써 버즈 비이크에 의한 액티브 영역의 감소를 방지하고, 실리콘기판에의 결정 결함을 줄이며, 필드의 채널 증가로 격리 특성이 향상되도록 한 것이다.
Description
제1도는 종래의 반도체소자의 격리방법의 공정도
제2도는 본 발명에 따른 반도체소자의 격리방법의 공정도
도면의 주요부분에 대한 부호의 설명
1 : 실리콘 기관
2 : 스트레스 릴리프 산화막(Stress Relief Oxide : SRO)
3 : 제 1 질화막 4 : 필드 산화막
5 : 채널 스톱 이온영역 6 : 제 2 질화막
7 : 반구형 그레인 폴리(Hemi Sphenical Grain Poly : HSG)
8 : 옥사이드 9 : 스핀 온 그래스(Spin On Glass : SOG)
10 : 폴리 아이랜드 11 : 제 2 질화막의 잔여물
12 : 마이크로 트렌치
본 발명은 반도체소자의 격리방법에 관한 것으로서, 특히 실리콘 기판을 소정 깊이로 에치하여 마이크로 트랜치(Micro Trench) 형태의 필드 산화막을 형성함으로서, 고접적 및 고품질 반도체소자의 제조에 적당하도록 한 반도체소자의 격리방법에 관한 것이다.
종래의 반도체소자의 격리방법은 제 1 도에 도시된 바와 같이 실리콘 질화막을 필드산화막 형성시 마스크로 이용하는 부분 산화법인 LOCOS (Local Oxidation of Silicon) 공정 기술을 사용하였다. 즉, 실리콘기관(1) 위에 스트레스 릴리프 산화막(2)과 질화막(3)을 차례로 데포지션한 다음(제 1a 도), (제 1b 도에서와 같이 포토레지스터(PR)를 이용하여 액티브 영역을 한정하고 에치한 후 채널 스톱이온(I/I)주입을 실시한다.
상기 공정 후에 제 1c 도와 같이 포토레지스터를 제거한 다음 필드부분을 산화시켜 필드산화막(4)를 형성한 후, 제 1d 도에서와 같이 남은 질화막(3)을 제거함으로써 소자의 격리 공정이 완료된다.
그러나, 이러한 종래 반도체소자의 격리방법은 필드 산화막에 형성되는 버즈 비이크( Bird's Beak)에 의해 액티브 영역이 감소되어 소자를 고집적화시키는데 부적합할 뿐만 아니라 버지 비이크 주변의 잔류 응력으로 인해 실리콘기관에 결정 결함이 발생될 수 있는 문제점이 있었던 것이다.
따라서, 본 발명의 목적은 상기와 같은 문제점을 해소하기 위하여 필드 산화막을 실리콘기판에 소정 깊이의 마이크로 트렌치(Micro Trench)로 형성하여 동일한 두께의 필드 산화막 형성에 필요한 시간을 줄임으로써 버즈 비이크에 의한 액티브 영역의 감소를 방지하고, 실리콘기판의 결정 결함을 줄이며, 필드의 채널 증가로 격리 특성을 향상시킬 수 있는 반도체소자의 격리방법에 관한 것이다.
상기 목적을 달성하기 위한 본 발명에 따른 반도체소자의 격리방법은 실리콘기판 위에 산화막과 질화막을 차례로 데포지션하는 공정과, 상기 제 1 질화막과 산화막을 선택적으로 에치하여 액티브영역패턴을 형성하는 공정과, 상기 실리콘기판과 제 1 질화막 상에 제 2 질화막 및 반구형 그레인 폴리를 차례로 데포지션하는 공정과, 상기 반구형 그레인 폴리를 에치백하여 반구형 그레인 폴리 아이랜드를 형성하는 공정과, 상기 반구형 그레인 폴리 아이랜드를 마스크로 하여 상기 제 2 질화막의 노출된 부분을 에치하는 공정과, 상기 제 2 질화막의 식각되지 않고 잔류하는 부분을 마스크로 하여 상기 실리콘기판을 에치하여 마이크로 트렌치를 형성하는 공정과, 상기 마이크로 트랜치가 형성된 상기 실리콘기판에 채널 스톱 이온을 주입하는 공정과, 상기 액티브영역패턴을 마스크로 하여 실리콘기관의 마이크로 트렌치가 형성된 부분에 필드산화막을 형성하는 공정과, 상기 액티브영역패턴과 식각되지 않고 잔류하는 제 2 질화막을 제거하는 공정을 구비한다.
이하, 첨부한 도면에 의해 본 발명을 상세히 설명한다.
제 2 도는 본 발명에 따른 반도체소자의 격리방법을 도시한 것으로, 먼저, 제 2a 도와 같이 실리콘기판(1) 위에 스트레스 릴리프 산화막(2) 을 210Å 정도 형성한 다음 질화막(3)을 2400Å 정도 데포지션한다.
그 다음 제 2b 도와 같이 제 1 질화막(3)과 스트레스 릴리이프 산화막(2)의 소정 부위만 식각하여 액티브영역 패턴을 형성한 다음 제 2 질화막(6)를 200∼1000Å 두께로 데포지션한다. 그리고, 제 2 질화막(6) 상에 반구형 그레인 폴리(7)를 300∼100Å정도의 두께를 갖도록 데포지션한다.
그 다음, 제 2c 도와 같이 상기 반구형 그레인 폴리(7)를 에치백하여 반구형 그레인 폴리의 봉우리 부분만 남겨서 폴리의 아이랜드(10)를 형성한다. 그리고, 폴리 아이랜드(10)를 마스크로 하여 제 2 질화막(6)의 노출된 부분을 에치한다. 이때, 폴리 아이랜드(10)의 하부에는 제 2 질화막(6)의 잔여물(11)이 남게 된다.
그 다음, 제 2d 도와 같이 제 2 질화막(6)의 잔여물(11)을 마스크로 하여 실리콘기판(1)을 에치백하여 500 ∼ 3000 Å 깊이의 마이크로 트렌치(12)를 형성한다. 이때, 제 2 질화막(6)의 잔여물(11) 상의 폴리아이랜드(10)도 제거된다. 그리고, 애티브영역 패턴을 마스크로 사용하여 반도체기판(1)의 마이크로 트렌치(12)가 형성된 부분에 채널 스톱 이온을 주입한다.
그리고, 제 2e 도와 같이, 액티브영역 패턴을 마스크로 사용하여 반도체기판(1)의 마이크로 트렌치(12)가 형성된 부분을 열산화하여 필드산화막(4)을 형성한다. 이때, 필드산화막(4)은 마이크로 트렌치(12)를 메우면서 형성된다. 또한, 주입된 채널 스톱 이온은 활성화되어 필드산화막(4) 하부에 채널 스톱 이온영역(5)을 형성한다.
그 다음, 제 2f 도와 같이 필드산화막(4) 표면의 평탄화를 위하여 전면에 걸쳐 옥사이드(8)와 SOG(Spin On Glass : 9)를 차례로 데포지션한다.
그리고, 제 2g 도와 같이 옥사이드(8) 및 SOG(9)를 에치백하여 제 1 질화막(3) 및 제 2 질화막(6)의 잔여물(11)을 노출시킨다. 이때, 필드산화막(4)의 제 2 질화막(6)의 잔여물(11)이 형성되지 않아 노출된 부분이 제거되도록 과도식각하여 평탄화 되도록 한다.
그리고, 제 2h 도와 같이 제 2 질화막(6)의 잔여물(11), 제 1 질화막(3) 및 스트레스 릴리프 산화막(2)을 제거하여 소자의 격리 공정을 완료하게 된다.
이상에 상술한 바와 같이 본 발명은 실리콘기관에 에치를 실시하여 마이크로 트랜치 형태의 필드 산화막을 형성함으로써 같은 두께의 필드 산화막 형성에 필요한 시간이 절감되며, 종래의 버즈 비이크에 의한 액티브 영역의 감소를 방지하고, 필드 산화막 제조 공정에서 산화막이 천천히 형성되어 실리콘기판의 결정 결함을 현저히 줄일 수 있을 뿐만 아니라 필드 산화막이 실리콘기판 표면에서의 깊이가 증가하여 필드의 채널 길이가 늘어나게 되어 격리 특성의 향상을 이룰 수 있는 효과를 제공하게 되는 것이다.
Claims (4)
- 실리콘기판 위에 산화막과 질화막을 차례로 데포지션하는 공정과, 상기 제1질화막과 산화막을 선택적으로 에치하여 액티브영역 패턴을 형성하는 공정과, 상기 실리콘기판과 제1질화막 상에 제2질화막 및 반구형 그레인 폴리를 차례로 데포지션하는 공정과, 상기 반구형 그레인 폴리를 에치백하여 반구형 그레인 폴리 아이랜드를 형성하는 공정과, 상기 반구형 그레인 폴리 아이랜드를 마스크로 하여 상기 제2질화막의 노출된 부분을 에치하는 공정과, 상기 제2질화막의 식각되지 않고 잔류하는 부분을 마스크로 하여 상기 실리콘기판을 에치하여 망크로 트렌치를 형성하는 공정과, 상기 마이크로 트랜치가 형성된 상기 실리콘기판에 채널 스톱 이온을 주입하는 공정과, 상기 액티브영역패턴을 마스크로 하여 실리콘기판의 마이크로 트랜치가 형성된 부분에 필드산화막을 형성하는 공정과, 상기 액티브영역패턴과 식각되지 않고 잔류하는 제2질화막을 제거하는 공정을 구비하는 반도체소자의 격리방법.
- 제1항에 있어서, 상기 필드산화막이 형성된 전면에 옥사이드 및 스핀온글래스(Spin On Glass)를 순차적으로 형성하고 상기 스핀온글래스 및 상기 옥사이드를 에치백하는 공정을 더 구비하는 반도체소자의 격리방법.
- 제1항에 있어서, 상기 필드산화막을 열산화하여 형성하는 반도체소자의 격리방법.
- 제1항에 있어서, 상기 필드산화막을 필드옥사이드를 데포지션하고 선택적으로 에치하여 형성하는 반도체소자의 격리방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019920008256A KR100226470B1 (ko) | 1992-05-15 | 1992-05-15 | 반도체소자의 격리방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019920008256A KR100226470B1 (ko) | 1992-05-15 | 1992-05-15 | 반도체소자의 격리방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR930024136A KR930024136A (ko) | 1993-12-22 |
| KR100226470B1 true KR100226470B1 (ko) | 1999-10-15 |
Family
ID=19333143
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019920008256A KR100226470B1 (ko) | 1992-05-15 | 1992-05-15 | 반도체소자의 격리방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100226470B1 (ko) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100230746B1 (ko) * | 1996-11-22 | 1999-11-15 | 김영환 | 반도체 소자의 필드 산화막 형성 방법(Method for isolating semiconductordevice) |
-
1992
- 1992-05-15 KR KR1019920008256A patent/KR100226470B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR930024136A (ko) | 1993-12-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4746630A (en) | Method for producing recessed field oxide with improved sidewall characteristics | |
| US5260229A (en) | Method of forming isolated regions of oxide | |
| US5192707A (en) | Method of forming isolated regions of oxide | |
| JPS6228578B2 (ko) | ||
| US5937310A (en) | Reduced bird's beak field oxidation process using nitrogen implanted into active region | |
| KR100226470B1 (ko) | 반도체소자의 격리방법 | |
| US5962914A (en) | Reduced bird's beak field oxidation process using nitrogen implanted into active region | |
| KR100244402B1 (ko) | 반도체소자의 트렌치 아이솔레이션 제조방법 | |
| KR0140658B1 (ko) | 고집적 반도체 소자의 소자간 분리막 제조 방법 | |
| KR100249185B1 (ko) | 반도체장치의 소자분리방법 | |
| KR940003224B1 (ko) | 반도체 소자의 격리방법 | |
| KR960014450B1 (ko) | 반도체 소자 격리방법 | |
| KR930008845B1 (ko) | 반도체소자의 소자 격리방법 | |
| KR100204415B1 (ko) | 반도체 소자 분리방법 | |
| KR0139267B1 (ko) | 반도체 소자의 필드산화막 형성방법 | |
| KR100226743B1 (ko) | 소자 격리층 형성 방법 | |
| KR930004124B1 (ko) | 반도체 집적회로의 소자 분리방법 | |
| KR0166835B1 (ko) | 반도체 소자 격리형성 방법 | |
| KR100256812B1 (ko) | 트렌치형 소자분리막 제조방법 | |
| KR950012543B1 (ko) | 반도체 소자의 필드 산화막 형성 방법 | |
| KR100204418B1 (ko) | 반도체 소자 분리방법 | |
| KR0141106B1 (ko) | 반도체소자의제조방법 | |
| KR0148611B1 (ko) | 반도체 소자의 소자분리막 형성방법 | |
| KR100301251B1 (ko) | 반도체소자의필드산화막형성방법 | |
| KR0156151B1 (ko) | 반도체장치의 소자격리방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20060619 Year of fee payment: 8 |
|
| LAPS | Lapse due to unpaid annual fee |