KR100223828B1 - 반도체 소자의 제조방법 - Google Patents
반도체 소자의 제조방법 Download PDFInfo
- Publication number
- KR100223828B1 KR100223828B1 KR1019960037841A KR19960037841A KR100223828B1 KR 100223828 B1 KR100223828 B1 KR 100223828B1 KR 1019960037841 A KR1019960037841 A KR 1019960037841A KR 19960037841 A KR19960037841 A KR 19960037841A KR 100223828 B1 KR100223828 B1 KR 100223828B1
- Authority
- KR
- South Korea
- Prior art keywords
- region
- epitaxial layer
- impurity region
- layer
- forming
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 32
- 238000000034 method Methods 0.000 title abstract description 3
- 239000012535 impurity Substances 0.000 claims abstract description 53
- 238000002955 isolation Methods 0.000 claims abstract description 26
- 239000000758 substrate Substances 0.000 claims abstract description 18
- 238000004519 manufacturing process Methods 0.000 claims abstract description 13
- 150000002500 ions Chemical class 0.000 claims abstract description 11
- 239000010410 layer Substances 0.000 description 77
- 229920002120 photoresistant polymer Polymers 0.000 description 26
- 150000004767 nitrides Chemical class 0.000 description 7
- 239000004020 conductor Substances 0.000 description 3
- 230000003287 optical effect Effects 0.000 description 3
- -1 Phospho Chemical class 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
- H01L31/10—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by potential barriers, e.g. phototransistors
- H01L31/101—Devices sensitive to infrared, visible or ultraviolet radiation
- H01L31/11—Devices sensitive to infrared, visible or ultraviolet radiation characterised by two potential barriers, e.g. bipolar phototransistors
- H01L31/1105—Devices sensitive to infrared, visible or ultraviolet radiation characterised by two potential barriers, e.g. bipolar phototransistors the device being a bipolar phototransistor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Light Receiving Elements (AREA)
Abstract
본 발명은 반도체 소자의 제조 방법에 관한 것으로, 특히 포토 다이오드와 바이폴라 트래지스터를 동시에 구현하는 반도체 소자의 제조 방법에 관한 것이다.
이를 위한 본 발명 반도체 소자의 제조 방법은 트랜지스터 영역과 포토다이오드영역을 갖는 제 1 도전형 반도체기판의 상기 각각 영역에 고농도 제 2 도전형 제 1, 제 2 매몰층을 형성하는 단계, 상기 제 1, 제 2 매몰층 사이의 상기 반도체 기판내에 제 1 도전형 불순물이온을 주입하는 단계, 상기 제 1, 제 2 매몰층을 포함한 상기 반도체기판에 제 2 도전형 에피텍셜층을 형성함과 동시에 상기 제 1, 제 2 매몰층 사이의 상기 제 1 도전형 불순물이온을 확산시켜서 제 1 격리영역을 형성하는 단계, 상기 제 1 격리영역상의 상기 에피텍셜층내에 제 2 격리영역을 형성하는 단계, 상기 제 2 매몰층의 일측에 연결되도록 상기 에피텍셜층에 고농도 제 2 도전형 제 1 불순물영역을 형성하는 단계, 상기 각 영역의 에피텍셜층 표면에 각각 고농도 제 1 도전형 제 2 불순물영역 및 제 3 불순물영역을 형성하는 단계, 상기 제 1 불순물영역, 제 2 불순물영역내와 상기 트랜지스터 영역의 에피텍셜층에 고농도 제 2 도전형 제 4, 제 5, 제 6 불순물영역을 형성하는 단계를 포함하여 이루어짐을 특징으로 한다.
Description
본 발명은 반도체 소자의 제조 방법에 관한 것으로, 특히 포토 다이오드와 바이폴라 트랜지스터를 동시에 구현하는 반도체 소자의 제조 방법에 관한 것이다.
이하 반도체 소자의 제조 방법을 첨부된 도면을 참고하여 설명하면 다음과 같다.
도1은 일반적인 포토 다이오드의 구조 단면도이다.
도1에서와 같이, 고농도 n형 반도체 기판(12)상에 형성되는 저농도의 에피텍셜층(13)과, 상기 저농도의 에피텍셜층(13)표면내에 형성되는 고농도의 p형 불순물 영역(14)과, 상기 고농도의 p형 불순물 영역(14)상에 형성되어 광투과 효율을 높이는 반사 방지막(15)과, 상기 고농도의 p 형 불순물 영역(14)에 전압을 인가하는 제 2 도전층(16)과, 상기 제 2 도전층(16)을 절연시기는 절연막(17)과 상기 고농도 n형 반도체 기판(12)하부에 형성되는 제 1 도전층(11)으로 포트 다이오드가 구성된다.
상기 일반적인 포토 다이오드의 동작원리는 다음과 같다.
상기 고농도 p 형 불순물 영역(14)과 고농도의 n 형 반도체 기판(12)에 상기 제 1, 제 2 도전층(11,16)을 통해 역바이어스를 가하면 상기 고농도의 p형 불순물 영역(14)과 저농도의 에피텍셜층(13)사이에 넓은 공핍층이 형성되어 외부에 광신호가 상기 고농도의 p 형 불순물 영역(14)으로 수신되면 상기 공핍층에서 전자와 정공쌍이 발생되므로 광전류를 여기시킨다.
이와 같은 포트 다이오드에서 광전류와 주파수에 영향을 미치는 요인은 고농도의 p 형 불순물 영역의 농도와 접합깊이 그리고 저농도의 에피텍셜층의 두께 및 농도와 반사 방지막의 두께 및 성분이다.
도2는 일반적인 바이폴라 트랜지스터의 구조 단면도이다.
포토 다이오드에서 수신된 광신호를 증폭하기 위한 NPN 바이폴라 트랜지스터로 도2에서와 같이, 고농도 n형 매몰층(21)을 갖는 p형 반도체 기판(22)과, 상기 p형 반도체 기판(22)상에 형성되는 저농도 n 형 에피텍셜층(23)과, 상기 저농도 n형 에피텍셜층(23)측면에 소자의 격리를 위해 형성되는 격리 영역(24)과, 상기 저농도 n 형 에피텍셜층(23)내에 고농도 n형 불순물을 이온 주입하여 형성되며 포토 다이오드의 출력 신호를 받는 에미터(25)와, 상기 저농도 n형 에피텍셜층(23)내에 고농도 p형 불순물을 이온주입하여 형성되며 상기 에미터(25)를 포함하는 베이스(26)와, 상기 저농도 n형 에피턱셜층(23)내의 격리영역(24)과, 베이스(26)사이에 고농도 n형 불순물을 이온주입하여 형성되는 컬렉터(27)와, 상기 각각의 격리영역(24)과, 에미터(25)와, 베이스(26)와, 컬렉터(27)상에 형성되어 전극으로 사용되는 다수개의 도전체(28)와, 상기 도전체(28)사이의 저농도 n형 에피텍셜층(23)상에 형성되어 상기 도전체(28)간의 절연 역할을 하는 PSG(Phospho Silicate Glass)층(29), 상기 PSG층(29)을 포함한 도전체(28)전면에 형성되어 패시베이션(Passivation)역할을 하는 질화막(30)으로 종래의 트랜지스터가 구성된다.
이와같이 종래의 반도체 소자 및 제조 방법에 있어서는 포토 다이오드와 증폭용 트랜지스터를 각각 별개의 칩으로 구성하여 광신호를 전기적 신호로 반환한다.
따라서 시간 지연이 일어나며 공정이 두번에 걸쳐 이루어져야 하므로 소자의 가격이 상승하는 문제가 있었다.
본 발명은 상기의 문제점을 해결하기 위해 안출한 것으로, 포토 다이오드와 트랜지스터를 동시에 형성하여 하나의 칩으로 구현하는 반도체 소자의 제조 방법을 제공하는데 그 목적이 있다.
도1은 일반적인 포토 다이오드의 구조 단면도.
도2는 일반적인 바이폴라 트랜지스터의 구조 단면도.
도3a 내지 도3j는 본 발명의 실시예에 따른 반도체 소자의 제조 방법을 나타낸 공정 단면도.
* 도면의 주요부분에 대한 부호의 설명
41 : P형 반도체 기판 43 : 매몰층
46 : 에피텍셜층 50 : 고농도 n형 불순물 영역
53 : 베이스 54 : 고농도 p형 불순물 영역
57 : 에미터 접합부 58 : 에미터
59 : 컬렉터
본 발명의 반도체 소자의 제조 방빕은 트랜지스터 영역과 포토다이오드영역을 갖는 제 1 도전형 반도체기판의 상기 각각 영역에 고농도 제 2 도전형 제 1, 제 2 매몰층을 형성하는 단계, 상기 제 1, 제 2 매몰층 사이의 상기 반도체기판내에 제 1 도전형 불순물이온을 주입하는 단계, 상기 제 1, 제 2 매몰층을 포함한 상기 반도체기판에 제 2 도전형 에피텍셜층을 형성함과 동시에 상기 제 1, 제 2 매몰층 사이의 상기 제 1 도전형 불순물이온을 확산시켜서 제 1 격리영역을 형성하는 단계, 상기 제 1 격리영역상의 상기 에피텍셜층내에 제 2 격리영역을 형성하는 단계, 상기 제 2 매몰층의 일측에 연결되도록 상기 에피텍셜층에 고농도 제 2 도전형 제 1 불순물영역을 형성하는 단계, 상기 각 영역의 에피텍셜층 표면에 각각 고농도 제 1 도전형 제 2 불순물영역 및 제 3 불순물영역을 형성하는 단계, 상기 제 1 불순물영역, 제 2 불순물영역내와 상기 트랜지스터 영역의 에피텍셜층에 고농도 제 2 도전형 제 4, 제 5, 제 6 불순물영역을 형성하는 단계를 포함하여 이루어짐을 특징으로 한다.
상기와 같은 본 발명에 따른 반도체 소자의 제조 방법에 바람직한 실시예를 첨부된 도면을 참조하여 상세히 설명하면 다음과 같다.
도3a 내지 도3j는 본 발명의 실시예에 따른 반도체 소자의 제조 방법을 나타낸 공정 단면도이다.
본 발명은 하나의 칩에 NPN 트랜지스터와, 포토 다이오드를 동시에 형성하는 제조 방법으로 도3a에서와 같이, p형 반도체 기판(41)상에 제 1 감광막(42)을 도포하고 각 셀 영역에 매몰층이 형성될 부위만 제거되도록 선택적으로 노광 및 현상한다.
그리고, 상기 선택적으로 노광 및 현상된 제 1 감광막(42)을 마스크로 이용하여 고농도 n형 불순물인 SbO3이온을 이온 주입하므로 상기 p형 반도체 기판 (41) 표면내에 매몰층(43)을 형성한다.
도3b에서와 같이, 제 1 감광막(42)을 제거하고 상기 매몰층(43)을 포함한 p형 반도체 기판(41)상에 제 2 감광막(44)을 도포한 다음, 상기 제 2 감광막을 제 1 격리층이 형성될 부위만 제거되도록 선택적으로 노광 및 현상한다. 그리고, 상기 선택적으로 노광 및 현상된 제 2 감광막(44)을 마스크로 이용하여 고농도 p형 불순물을 이온 주입한다.
도3c에서와 갈이, 상기 제 2 감광막(44)을 제거하고 상기 p형 반도체 기판(41)에 에피텍셜 성장하여 저농도 n형 에피텍셜층(46)을 형성한다. 여기서 상기 저농도 n형 에피텍셜층(46)을 성장시킬 때 상기 고농도 p형 불순물을 이온 주입한 영역이 확산으로 제 1 격리영역(45)이 형성된다. 그리고 상기 에피텍셜층(46)상에 제 3 감광막(48)을 도포하고 상기 제 1 격리 영역(45)상측 부위만 제거되도록 선택적으로 노광 및 현상한다. 상기 선택적으로 노광 및 현상된 제 3 감광막(48)을 마스크로 이용하여 고농도 p형 불순물을 이온 주입하고, 확산하므로 제 2 격리영역(47)을 형성한 후, 상기 제 3 감광막(48)을 제거한다. 여기서 상기 제 1,제 2,격리 영역(45,47)에 의해 셀이 격리된다.
도3d에서와 같이, 상기 제 2 격리 영역(47)을 포함한 에피텍셜층(46)상에 제 4 감광막(49)을 도포하고, 포토 다이오드 영역의 매몰층(43)의 일측 상부가 노출되도록 상기 제 4 감광막(49)을 노광 및 현상한 다음, 상기 선택적으로 노광 및 현상된 제 4 감광막(49)을 마스크로 이용하여 고농도 n형 불순물 이온을 이온 주입하므로, 상기 매몰층(43)에 연결되도록 고농도 n형 불순물 영역(50)을 형성한 다음, 상기 제 4 감광막(49)을 제거한다.
여기서 상기 고농도 n형 불순물 영역(50)은 넓은 공핍층에서 생긴 전자, 정공쌍의 광 전류의 손실을 막기 위한 것이다.
도3e에서와 같이, 상기 제 2 격리 영역(47)과, 고농도 n형 불순물 영역(50)을 포함하여 에피텍셜층(46)상에 제 5 감광막(52)을 도포한 다음, 상기 제 5 감광막(52)을 트랜지스터의 베이스와 포트 다이오드의 고농도 p형 불순물 영역이 형성될 부위만 제거되도록 선택적으로 노광 및 현상한다.
상기 선택적으로 노광 및 현상된 제 5 감광막(52)을 마스크로 이용하여 고농도 p형 불순물 이온을 이온 주입하므로 트랜지스터의 베이스(53)와, 포토다이오드의 고농도 p형 불순물 영역(54)을 형성한 다음, 상기 제 5 감광막(52)을 제거한다.
도3f에서와 같이, 상기 베이스(53)와, 고농도 n형 불순물 영역(50)과, 고농도 p형 불순물 영역(54)과, 제 2 격리 영역(47)을 포함하여 에피텍셜층(46)상에 제 6 감광막(56)을 도포한 다음, 상기 제 6 감광막(56)을 포트 다이오드의 에미터 접합부와, 트랜지스터의 에미터와 컬렉터가 형성될 부위만 제거되도록 선택적으로 노광 및 현상한다.
이어 상기 선택적으로 노광 및 현상된 제 6 감광막(56)을 마스크로 이용하여 고농도 n헝 불순물 이온을 이온 주입하므로 에미터 접합부(57)와, 에미터(58)와, 컬렉터(59)를 형성한 다음, 상기 제 6 감광막(56)을 제거한다.
도3g에서와 같이, 전면에 제 1PSG층(60)과 제 7 감광막(도면에 도시하지 않음)을 차례로 형성한 다음, 상기 제 7 감광막을 상기 제 2 격리 영역(47)과 에미터 접합부(57)와, 에미터(58)와, 컬렉터(59)와, 고농도 p형 불순물 영역(54)과, 베이스(53)상측에만 제거되도록 선택적으로 노광 및 현상하다. 이어 상기 선택적으로 노광막 및 현상된 제 7 감광막을 마스크로 이용하여 상기 제 1PSG층(60)을 선택적으로 식각 한 후, 상기 제 7 감광막을 제거한다.
이어서 전면에 제 1 질화막(61)을 450∼550 Å의 두께로 증착하고 제 8 감광막(62)을 도포한 다음, 상기 제 8 감광막(62)을 상기 고농도 p형 불순물 영역(54) 상측에만 남도록 선택적으로 노광 및 현상한다.
도3h에서와 같이, 상기 선택적으로 노광 및 현상된 제 8 감광막(62)을 마스크로 이용하여 상기 제 1 질화막(61)을 선택적으로 식각한 다음, 상기 제 8 감광막(62)을 제거한다. 그리고 상기 제 2 격리 영역(47)과, 에미터(58)와, 베이스(53)와, 컬렉터(59)와, 에미터 접합부(57)와, 제 1 질화막(61)을 포함한 제 1PSG층(60) 전면에 제 1 도전층을 증착한 다음, 상기 제 2 격리 영역(47)과, 에미터(58)와, 베이스(53)와, 컬렉터(59)와 에미터 접합부(57)의 전극들이 형성될 부위만 남도록 상기 제 1 도전층을 선택적으로 식각하므로 산화막 전극(63)과, 에미터 전극(64)과, 베이스 전극(65)과, 컬렉터 전극(66)과, 에미터 접합부 전극(67)을 형성한다.
도3i에서와 같이, 전면에 ILD(Inter layer Dielectric)층(68)과, 제 2 도전층(69)을 차례로 형성한 다음, 상기 제 1 질화막(61)상측의 ILD층(68), 제 2 도전층(69)을 선택적으로 제거한다.
도3i에서와 같이, 상기 제 1 질화막(61)을 제거하고 상기 고농도 p형 불순물 영역(54)을 포함한 제 2 도전층(69)전면에 반사 방지막의 두께의 균일도를 유지하기 위해 1000∼4000Å의 두께의 제 2 질화막(70)과 9000∼11000Å 두께의 제 2PSG층(71)을 차례로 형성한 다음, 상기 고농도 p형 불순물 영역(54) 상측의 제 2PSG층(71)을 선택적으로 습식식각 한다.
본 발명의 반도체 소자의 제조 방법은 하나의 칩에 트랜지스터와 포토 다이오드를 구현하기 때문에 빠르고 소자의 가격이 하락하는 큰 효과가 있다.
Claims (1)
- (정정) 트랜지스터 영역과 포토다이오드영역을 갖는 제 1 도전형 반도체기판의 상기 각각 영역에 고농도 제 2 도전형 제 1, 제 2 매몰층을 형성하는 단계, 상기 제 1 제 2 매몰층 사이의 상기 반도체기판내에 제 1 도전형 불순물이온을 주입하는 단계, 상기 제 1, 제 2 매몰층을 포함한 상기 반도체기판에 제 2 도전형 에피텍셜층을 형성함과 동시에 상기 제 1 제 2 매몰층 사이의 상기 제 1 도전형 불순물이온을 확산시켜서 제 1 격리영역을 형성하는 단계, 상기 제 1 격리영역상의 상기 에피텍셜층내에 제 2 격리영역을 형성하는 단계, 상기 제 2 매몰층의 일측에 연결되도록 상기 에피텍셜층에 고농도 제 2 도전형 제 1 불순물영역을 형성하는 단계, 상기 각 영역의 에피텍셜층 표면에 각각 고농도 제 1 도전형 제 2 불순물영역 및 제 3 불순물영역을 형성하는 단계, 상기 제 1 불순물영역, 제 2 불순물영역내와 상기 트랜지스터 영역의 에피텍셜층에 고농도 제 2 도전형 제 4, 제 5, 제 6 불순물영역을 형성하는 단계를 포함하여 이루어짐을 특징으로 하는 반도체 소자의 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960037841A KR100223828B1 (ko) | 1996-09-02 | 1996-09-02 | 반도체 소자의 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960037841A KR100223828B1 (ko) | 1996-09-02 | 1996-09-02 | 반도체 소자의 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR19980019640A KR19980019640A (ko) | 1998-06-25 |
| KR100223828B1 true KR100223828B1 (ko) | 1999-10-15 |
Family
ID=19472504
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019960037841A KR100223828B1 (ko) | 1996-09-02 | 1996-09-02 | 반도체 소자의 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100223828B1 (ko) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02205079A (ja) * | 1989-02-02 | 1990-08-14 | Sharp Corp | 回路内蔵受光素子 |
| US5418396A (en) * | 1992-06-25 | 1995-05-23 | Sanyo Electric Co., Ltd. | Optical semiconductor device and fabrication method therefor |
-
1996
- 1996-09-02 KR KR1019960037841A patent/KR100223828B1/ko not_active IP Right Cessation
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02205079A (ja) * | 1989-02-02 | 1990-08-14 | Sharp Corp | 回路内蔵受光素子 |
| US5418396A (en) * | 1992-06-25 | 1995-05-23 | Sanyo Electric Co., Ltd. | Optical semiconductor device and fabrication method therefor |
Also Published As
| Publication number | Publication date |
|---|---|
| KR19980019640A (ko) | 1998-06-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100292851B1 (ko) | 높은얼리전압,고주파성능및고항복전압특성을구비한상보형바이폴라트랜지스터및그제조방법 | |
| KR100253820B1 (ko) | 포토디텍터 및 그의 제조방법 | |
| JPH07183566A (ja) | 光ダイオードとその製造方法 | |
| US7855094B2 (en) | Photo-detector for detecting image signal of infrared laser radar and method of manufacturing the same | |
| US5106765A (en) | Process for making a bimos | |
| JPH05160353A (ja) | 自己整合型プレーナモノリシック集積回路縦型トランジスタプロセス | |
| US6303421B1 (en) | Method of manufacturing CMOS sensor | |
| JPH04363046A (ja) | 半導体装置の製造方法 | |
| US4473834A (en) | Light emitting transistor array | |
| KR100223828B1 (ko) | 반도체 소자의 제조방법 | |
| KR20010061355A (ko) | 씨모스 이미지센서 제조방법 | |
| KR100385655B1 (ko) | 바이폴라트랜지스터및그제조방법 | |
| JPH09275199A (ja) | 半導体装置及びその製造方法 | |
| KR100194691B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| KR100192966B1 (ko) | 모스 콘트롤 다이오드 및 그 제조방법 | |
| JPH04151874A (ja) | 半導体装置 | |
| KR100319872B1 (ko) | 신뢰성이개선된바이씨모스(BiCMOS)반도체장치의제조방법 | |
| KR19990065744A (ko) | 콜렉터와 에미터 사이에 다이오드를 내장한 바이폴라 트랜지스터 및 그 제조방법 | |
| KR100293443B1 (ko) | 에스램셀제조방법 | |
| KR100264519B1 (ko) | 바이폴라 트랜지스터 제조방법 | |
| KR100264877B1 (ko) | Soi형 소자 분리 영역을 가지는 반도체 장치의 제조 방법 | |
| KR100328590B1 (ko) | 반도체소자 및 그 제조방법 | |
| KR20040059759A (ko) | 새로운 형태의 소자분리막을 구비한 시모스 이미지센서 및그 제조방법 | |
| JPH0644617B2 (ja) | 集積回路の製造方法 | |
| KR100223887B1 (ko) | 반도체 소자의 커패시터 구조 및 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20130620 Year of fee payment: 15 |
|
| FPAY | Annual fee payment |
Payment date: 20140618 Year of fee payment: 16 |
|
| LAPS | Lapse due to unpaid annual fee |