KR100223378B1 - 고전압 금지회로 - Google Patents

고전압 금지회로 Download PDF

Info

Publication number
KR100223378B1
KR100223378B1 KR1019920004246A KR920004246A KR100223378B1 KR 100223378 B1 KR100223378 B1 KR 100223378B1 KR 1019920004246 A KR1019920004246 A KR 1019920004246A KR 920004246 A KR920004246 A KR 920004246A KR 100223378 B1 KR100223378 B1 KR 100223378B1
Authority
KR
South Korea
Prior art keywords
flyback
voltage
high voltage
coupled
pulse
Prior art date
Application number
KR1019920004246A
Other languages
English (en)
Other versions
KR920019163A (ko
Inventor
유젠 펜슬러 로날드
마이클 윌리암스 켈빈
Original Assignee
크리트먼 어윈 엠
톰슨 콘슈머 일렉트로닉스, 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 크리트먼 어윈 엠, 톰슨 콘슈머 일렉트로닉스, 인코포레이티드 filed Critical 크리트먼 어윈 엠
Publication of KR920019163A publication Critical patent/KR920019163A/ko
Application granted granted Critical
Publication of KR100223378B1 publication Critical patent/KR100223378B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N3/00—Scanning details of television systems; Combination thereof with generation of supply voltages
    • H04N3/10—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical
    • H04N3/16—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical by deflecting electron beam in cathode-ray tube, e.g. scanning corrections
    • H04N3/20—Prevention of damage to cathode-ray tubes in the event of failure of scanning
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F38/00—Adaptations of transformers or inductances for specific applications or functions
    • H01F38/42—Flyback transformers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N23/00—Cameras or camera modules comprising electronic image sensors; Control thereof
    • H04N23/40—Circuit details for pick-up tubes

Abstract

울터전압 전원은 대응하는 제 1(V2) 및 제2(V3)플라이백 펄스전압을 생성하기 위해 직렬로 결합된 제1(W2) 및 제2(Wb)변압기를 포함한다. 제1보호회로(200)는 제1펄스전압의 진폭이 과도해 질때 펄스전압의 발생을 디스에이블 시킨다. 제2보호회로(110)는 제2펄스전압의 진폭이 과도해 질때 상기 펄스전압들중 하나(V3)의 발생을 디스에이블시킨다.

Description

고전압 금지 회로
제 1a 도 및 제1b도는 본 발명에 따른 텔레비젼 수상기의 보호 장치 및 울터전압 안정화 회로를 갖는 수평 편향 회로를 예시한 도면
* 도면의 주요부분에 대한 부호의 설명 *
78 : 플라이백 공진 회로 100 : 수평 편향 회로
102 : 플라이백 공진 회로 103 : 제어 회로
104 : 차동 증폭기 110 : 보호 회로
204 : SCR
본 발명은 비디오 장치의 고전압 전원 보호 회로에 관한 것이다.
텔레비젼 수상기 혹은 모니터 회로에 있어서는 통상 리트레이스 펄스(retrace pulse)전압을 정류함으로써 음극선관(CRT)에 대한 울터(ulter)가속전위 또는 고전압이 유도되는데 상기 펄스전압은 울터 전압을 생성시키기 위해 사용되는 고전압 권선 수평 출력의 플라이백 변압기에서 공급된다. 상기 리트레이스 펄스 전압은 상기 플라이백 변압기의 1차 권선을 통해 고전압 권선에 결합되는 수평 편향 회로의 출력단에 의해 유도된다. 상기 수평 편향 회로의 출력단은 수평 편향 권선, 리트레이스 커패시터, 트레이스(trace)스위치, 댐퍼 다이오드 및 수평 출력 트랜지스터로 구성되어 있다.
과도한 울터 전압은 고정 조건의 원인이 된다. 상기 과도한 울터 전압을 예방하지 않으면 이들은 X선 방사를 화상관(CRT)에 의해 방출시키게 된다. 과도한 울터 전압을 예방하기 위해 사용되는 고전압 정지 회로는 수평 플라이백 변압기의 2차 권선 양단에 생성되는 수평 플라이백 펄스 전압을 검출하거나 또는 감지한다. 상기 감지된 전압이 한계값인 안전 레벨을 초과하면 상기 울터 전압의 발생을 예방하기 위한 금지 회로가 상기 수평출력 트랜지스터의 스위칭 동작을 무력화시킨다.
특히 텔레비젼 수상기 회로에 있어서, 래스터 크기는 울터 가속 전위의 제곱근에 반비례한다. 고전압 회로가 일정한 양의 소오스 임피던스를 제공하므로서 상기 울터 단자로부터 유도되는 부하 전류의 증가는 울터 가속전위를 감소시키게 된다. 비임 전류의 변화에 따른 전압 변화는 주로 상기 플라이백 변압기의 1차 권선 및 고접압간의 누설 인덕턴스에 기인하여 발생한다. 울터 전압 변화는 저감된 동작을 유도한다. 상기 저감된 동작은 바람직하지 않은 래스터 크기의 변화에 의해 나타나게 되고, 고비임 전류도 피크휘도를 저감시키게 된다.
예컨대 해상도가 증가된 대형 텔레비젼 수상관 및 고선명 텔레비젼 수상기가 출현함에 따라 전체 비임전류 또는 휘도영역에 걸쳐 보다 나은 디스플레이 성능을 얻을 수 있도록 울터 전압을 안정화 되게 하거나 조절되게 하는 것이 바람직하다. 또한 최대 허용치로 조절 가능한 울터 전압을 X선 방사한계로 산정하여 저비임 전류도 고휘도 및 더 나은 스폿 사이즈를 얻는것도 바람직하다.
1990년 4월 30일 로드리게즈-카바조스의 이름으로 출원된 미합중국 특허출원 제516,487호에는 비디오 장치의 고전압 전원에 대해 개시되어 있다. 제1주기 공진 플라이백 펄스 전압은 수평 플라이백 변압기의 고전압 권선양단에 형성된다. 제2주기 공진 플라이백 펄스 전압은 제어 가능한 진폭으로 상기 제1플라이백 펄스 전압과 직렬로 인가된다. 울터 전압을 발생시키는 고전압 권선의 제2단자 전압으로부터 형성되는 고전압 펄스는 상기 제1및 제2플라이백 펄스 전압의 합과 같으며 상기 제2플라이백 펄스전압의 진폭이 변화할때 변화하는 진폭을 갖는다.
상기 로드리게즈-카바조스 장치에 있어서, 상기 제1 및 제2플라이백 펄스전압이 직렬로 인가됨으로써 상기 수평 플라이백 변압기내의 제1펄스 전압이 정상 진폭 일지라도 상기 제2플라이백 전압 발생 장치내의 고장 조건의 결과와 같이 상기 울터 전압이 과도하게 될 수 있다. 따라서 감지하는 상기 플라이백 펄스 전압은 충분하지 않은 제2플라이백 펄스 전압을 산정하지 않고 상기 수평플라이백 변압기내에 형성된다. 또한 상기 제2플라이백 펄스 전압 발생장치에서 고장 조건을 검출하는 것이 바람직하다. 아울러 상기 제2스위칭 장치가 MOSFET 트랜지스터에 의해 형성될때 플라이백동안 그 드레인 전극에 형성되는 과도한 플라이백 펄스 전압에 대하여 상기 MOSFET 트랜지스터를 보호하는 것도 바람직하다.
본 발명의 제1특징을 나타내는 고전압 전원 비디오 장치는 플라이백 변압기의 고전압 권선 양단에 제1공진 플라이백 펄스 전압 구성 장치를 포함한다. 제2공진 플라이백 펄스 전압은 음극 선관의 전극에 접속되어 고전압 펄스를 구성하도록 제1플라이백 펄스 전압과 결합되며 생성된다. 제1보호 회로는 상기 제2플라이백 펄스 전압에 응답하며, 상기 제2플라이백 펄스 전압의 진폭이 정상 동작 영역내에 존재하지 않을때 상기 제1및 제2플라이백 펄스 전압중 하나의 발생을 무력화하는 상기 제1 및 제2플라이백 펄스 전압 발생 수단중 하나에 접속되어 있다. 제2보호 회로는 상기 제1 플라이백 펄스 전압에 응답하여 상기 제1플라이백 펄스 전압의 진폭이 제2정상 동작 영역 외측에 존재할때 상기 제1 및 제2플라이백 펄스 전압중 하나의 발생을 무력화하는 상기 제1 및 제2플라이백 펄스 전압 발생 수단중 하나에 접속되어 있다.
제1a도는 본 발명에 따른 텔레비젼 수신기의 특징을 나타내는 수평 편향회로(100), 고전압 안정화 회로(102) 및 정지 또는 보호 회로(110)를 예시하고 있다. 고전압 안정화 회로(102)는 안정화된 울터 전압 U를 생성시킨다. 본 발명을 설명함에 있어 불필요한 동서(east-west)래스터 보정, 수평 선형 보정 및 성분 값은 도면에서 생략하였다.
고전압 안정화 회로(102)는 수평 주파수(2×fH)(단, fH는 NTSC표준에서 약 16KHZ)로 수평 비율 구동 신호(HOR, DRIVE)에 응답하는 스위칭 트랜지스터(Q2), 리트레이스 커패시터(C3) 및 변환기(T2)의 1차 권선(Wa)를 포함한다.
변압기(T2)는 단자(A,B)사이에 플라이백 전압(V3)을 구성하는 제2권선(Wb)을 갖는다. 권선(Wb)은 플라이백 변압기(T1)의 삼차 고전압 권선(W2)과 직렬로 단자B에 결합된다. 다수의 권선 세그먼트에 의해 형성된 권선(W2)은 공지된 방법으로 분할 다이오드를 형성하는 다이오드(D3)를 통해 직렬 접속되어 있다.
편향 회로(100)의 스위칭 트랜지스터(Q1)는 수평 비율 구동 신호(HOR,DRIVE)에 반응하며 수평 비율 리트레이스 또는 플라이백 고전압(V2)을 권선(W2)내에 형성하도록 변압기(T1)의 1차 권선(W1)을 통해 권선(W2)에 접속된 편향 리트레이스 또는 플라이백 공진 회로(79)에서 수평 비율 플라이백 또는 리트레이스 전압(V1)을 방생시킨다. 권선(W1)은 공급 전압(B+)에 접속된다. 고전압(V2)은 권선(W2)의 4개의 각 권선 세그먼트 내의 리트레이스 펄스 전압의 합과 동일하다. 도면에 도시된 전압(V2)의 파형은 분할 다이오드가 이용되지 않는 권선(W2)양단에서 얻을 수 있으며, 정류형 다이오드는 화상관의 울터 전극(ULTOR) 및 상기 권선(W2)의 종단 단자(C)사이에 접속되어 있다. 전압(V2)의 파형은 권선(W2)의 상기 권선 세그먼트내의 전압의 합과 동일하다. 울터 전압(U)은 리트레이스 전압(V2) 및 플라이백 전압(V3)의 합에 따라 발생된다. 즉, 전압(V2)의 피크 진폭은 31.5KV이고, 전압(V3)의 피크 진폭은 1.6KV이다.
비임 전류 샘플링 저항(R3) 및 캐패시터(C2)는 평행하게 접속되며, 권선(Wb)의 단자(A) 및 접지 사이에 접속된다. 따라서 비임 전류 종속 네가티브 전압(VBC)은 과도한 평균 비임 전류에서 휘도 또는 대조중 어느하나 혹은 양쪽 모두의 세팅을 낮추는 역할을 하는 단자 A에서의 저항(R3)양단에 생성된다. 단자A에서의 전압(VBC)은 안정화 회로(102)에 전혀 영향을 주지 않으므로 다음의 상세한 설명에서도 언급하지 않는다.
안정화 회로(102)는 에너지 플라이 휘일로서 동작한다. 트랜지스터(Q2)가 전도성일때 증가하는 램프(ramp) 전류(il)는 권선(Wa)을 통해 흐리고 에너지를 권선(Wa)내에 저장한다. 트랜지스터(Q2)가 스위치 오프될때 상기 저장된 에너지는 리트레이스 커패시터(C3)로 전달되고, 플라이백 공진 회로(78)를 커패시터(C3)로 형성하는 권선(Wa) 및 커패시터(C3)양단에 리트레이스 전압(V4)을 형성한다. 변압기내의 전압(V4)은 권선(V3)으로 나타난다. 전압(V3)의 플라이백 간격(ta)은 전압(V2)의 편향 리트레이스 간격(tr)보다 더 길다. 예컨대 상기 편향 리트레이스 시간(tr)은 5.7 마이크로 세컨드(㎲)이다. 반대로, 전압(V3)의 플라이백 간격(ta)은 11㎲가 될 수 있다.
신호(HOR,DRIVE)는 트랜지스터(Q3), 저항(R61) 및 커패시터(C60)를 포함하는 인버터 단(stage)을 경유하여 트랜지스터(Q2)의 게이트 전극에 접속된다.
전류전원 콜렉터 전극을 갖는 트랜지스터(Q7)를 포함하며, 이 전극 트랜지스터(Q3)의 콜렉터 전류를 제공하도록 트랜지스터(Q3)의 콜렉터 전극에 접속된다.
트랜지스터(Q7)의 에미터는 에미터 저항(206)을 거쳐 +12V전원 전압에 결합된다. 트랜지스터(Q7)의 베이스 전압은 저항(207,208)에 의해 형성되는 분압기에 의해 결정되며, 이들 저항은 +12V전원 전압과 접지 간에 직렬연결되어 있다. 다이오드(D102)는 트랜지스터(Q3)가 턴온될 경우 트랜지스터(Q2)의 스위칭 게이트 전극 전압을 0.7볼트로 클램프한다.
트랜지스터(Q1)내의 저장 시간은 트랜지스터(Q3)내 더 작은 피크 콜렉터 전류로 인해 트랜지스터(Q3)에서 보다 더 길어진다. 따라서 전압(V3)의 플라이백 펄스 상승 에지는 전압(V2)의 것보다 더 빨리 발생한다. 또 전압(V2)의 정펄스(entire pulse)는 피크, 즉 전압(V3)의 편평한 펄스폭 동안 발생한다. 펄스 전압(V2)의 피크 펄스가 발생할 경우 펄스 전압(V3)의 피크부는 비교적 편평하다.
회로(102)에서의 제어 회로(103)는 에너지를 공급하는 DC전압(VCONT)을 제공한다. 이 전압은 펄스 전압(V4,V3)의 진폭을 조절한다. 전압(VCONT)의 레벨은 전류(i2)에 따라 변하며 이 전류는 울터 전압(U)의 레벨을 가리키는 블리더(bleeder)저항(R2)에 흐르고 있다. 울터 전압(U)은 리트레이스 전압(V2,V3)의 전체 피크치에 비례한다. 이 피크 전압은 제어 회로(103)에 의해 조절된다. 울터 전압(U)은 제어 회로(103)의 네가티브 피드백 루프에 의해 일정하게 유지된다.
제어회로(103)는 에러 증폭기로서 동작하고 반전 단자를 갖는 차동 증폭기(104)를 포함하는데 이 단자는 제너 다이오드(Z)에 발생되는 기준 전압(VZ)에 결합되어 있다. 증폭기(104)의 비반전 입력 단자는 조정 가능한 저항(R63)을 거쳐 블리더 저항(R2)의 로우 엔드부(low end)에 결합되며, 이 조정 가능한 저항은 울터 전압(U)의 조정용으로 사용된다. 증폭기(104)의 출력 단자는 배치를 고정시키며 본 발명의 특성을 구현하는 다이오드(D104)를 거쳐 결합되고 또한 트랜지스터(Q4) 및 저항(R65,R66,R67,R68)을 포함하는 신호 반전단(64)을 거쳐서 결합된다. 트랜지스터(Q4)의 콜렉터는 에미터 폴로워로서 푸시풀 방식으로 동작하는 트랜지스터(Q5,Q6)의 베이스 전극에 결합된다. 트랜지스터(Q5)의 콜렉터 전극은 전원 전압(B+)에 결합된다. 전압(VCONT)은 트랜지스터(Q5,Q6)의 에미터간의 접합 단자(69)에 발생한다. 필터 커패시터(C70)는 단자(69)와 접지 간에 결합된다. 울터 전압(U)의 변화는 전압(V3)의 피크 진폭을 변화시키도록 네가티브 피드백 방식으로 전압(VCONT)의 변화에 따라 발생하는데, 이 전압(V3)의 피크 진폭은 울터 전압(U)을 안정화시킨다.
불량 상태에 기인하여 본다면, 다이오드(D104)의 양극에서 생성되는 증폭기(104)의 출력 전압은 트랜지스터(Q4)의 베이스 전압에 대하여 최소 레벨로 드롭시키기 위한 방식으로 드롭한다. 본 발명의 특성에 따르면 다이오드(D105)는 저항(R105,R106)을 포함하는 분압기에서 발생되는 DC전압을 트랜지스터(Q4)의 베이스 전극에 결합시킨다. 다이오드(D105)를 통해 결합된 전압은 선정된 최소 레벨에 있어서 트랜지스터(Q4)의 베이스 전압을 클램프 또는 포함한다. 다이오드(D105)를 통해 결합되는 전압은 제어전압(VCONT)이 선정된 최고 레벨, 예컨대 105볼트에 대응하여 증가하는 것을 막고, 이 레벨은 증폭기(104)의 출력 단자에서 출력 전압 크기의 드롭과 무관하다. 유리하게는 전압(VCONT)이 선정된 최고 레벨을 초과하는 것을 막음으로써, MOSFET트랜지스터(Q2)는 플라이백 동안 드레인 전극에서 과잉 피크 전압에 대하여 보호된다.
X-선 또는 고전압 보호 회로(200)는 제2의 플라이백 변압기 권서(W3)양단에 생성되는 변압기(T1)의 리트레이스 펄스 전압(W3)에 응답하며 이 변압기는 전압(VW3)이 선정된 임계 레벨을 초과하는 경우 종래의 비활성 또는 제어정지 신호(XEP)를 발생시킨다. 전압(VW3)은 각 권선 세그먼트(W2)에 생성되는 플라이백 펄스 전압을 나타낸다. 세부적으로 도시되지 않은 신호(XRP)는 신호(HOR,DRIVE)를 생성하는 수평 발진기를 포함하는 단(201)의 스위치 배열에 결합된다. 신호(XRP)가 발생될 경우, 신호(HOR,DRIVE)는 비활성화되고 권선 세그먼트(W2) 및 권선(Wb)내 리트레이스 펄스 전압의 발생은 정지된다. 회로(200)는 하나의 래치를 구비하는데 상기 래치는 그의 상태에서 신호(XRP)를 유지한다. 상기 신호는 신호(HOR, DRIVE)의 발생을 무기한으로 또는 예컨대 사용자가 텔레비젼 수상기의 전원을 턴 오프할때 까지 비활성화시킨다. 정상동작에서 사용자가 파워-온 동작을 개시하면, 단계(201)에 결합된 신호(온/오프)가 신호(HOR,DRIVE)의 발생을 활성화시킨다. 사용자가 파워-오프동작을 개시하면 신호(HOR,DRIVE)는 비활성화된다.
전압(VW3)의 진폭은 변압기(T2)의 권선(Wb)에 존재하는 펄스 전압(V3)의 진폭에 반드시 관계되지는 않는다. 전압(VW3)이 회로의 임계 전압보다 작아서 그 결과 회로(200)가 신호(HOR,DRIVE)를 비활성화시키지 않는다고 가정하자, 그러나, 불량 상태도 발생할 수 있는데, 이 불량 상태에서는 펄스 전압(V3)이 안전 레벨을 초과하는 레벨의 울터 전압(U)을 발생시키기에 충분할 만큼 큰 값을 가질 수 있다. 전압(V3)의 진폭이 소정의 크기를 초과할 경우, 펄스 전압(V3)의 발생을 비활성화시키는 양상의 정지 조건을 회로(102)내에 유발시키도록 신호(HOR,DRIVE)의 발생을 비활성화시키는 것이 바람직할 것이다. 즉, 안정기 회로(102)내의 불량 상태는 상기 회로(102)내에 펄스 전압(VW3)이 보호 회로(200)의 임계 전압 레벨 보다 작은 경우에 있어서도 울터 전압(U)이 안전 레벨을 초과하지 않도록 방지하는 양상의 정지 조건을 만족시킬 것이다. 전압(V3)의 진폭이 소정의 크기를 초과하지 않도록 방지하는 것에 의해 MOSFET트랜지스터(Q2)를 과도하게 높은 피크 전압으로부터 보호할 수도 있는데 이는 전술한 바와 같다.
본 발명의 특성을 구체화하는 보호 회로(110)내에는 펄스 전압(V3)의 진폭을 제어하는 전압(VCONT)이 저항(202,203)을 포함하는 분압기를 경유하여 10볼트의 제너 전압을 갖는 제너 다이오드(Z10V)의 음극에 결합된다. 상기 제너다이오드(Z10V)의 양극은 실리콘 제어 정류기(SCR,204)의 게이트 전극에 결합된다. 상기 SCR(204)은 래칭 모드에서 전압(VCONT)이 저항(202,203) 및 제너 다이오드(Z10V)에 의해 결정되는 소정의 레벨, 예컨대, +115볼트를 초과할때 턴온 된다. 저항(202) 및 저항(203)간의 단자(202a)에서의 전압이 제너 전압(+10볼트)을 초과할때 SCR(204)은 래치 모드에서 턴온된다.
SCR(204)의 음극은 접지되어 있다. 또 SCR(204)의 양극은 다이오드(205)를 거쳐 트랜지스터 (Q3)의 콜렉터에 결합되어 있다. SCR(204)이 턴온되면, 전압(VCONT)의 과도한 레벨에 따른 결과로서 전류원 트랜지스터(Q7)의 콜렉터 전류는 트랜지스터(Q3)의 콜렉터로부터 분리 제거됨에 따라 트랜지스터(Q3)의 콜렉터전압은 약0볼트로 계속 유지된다. 따라서, 트랜지스터(Q2)내의 스위칭 동작은 중단되고 펄스 전압(V3)의 발생은 비활성화 되는데 이는 바람직한 것이다. 그 결과, 과도한 레벨의 울터 전압(U)과 MOSFET 트랜지스터(Q2)에 대해 예상되는 손상을 방지할 수 있다. 다이오드(D104,D105)의 클램핑 동작에 의해 얻어지는 전압(VCONT)이 임계 전압 +105볼트 보다 큰 +115볼트인 경우 펄스 전압(V3)의 발생은 불가능하다. 따라서, 트랜지스터(Q4,Q5)를 구비하는 제어 회로(103)의 출력단의 비정상 동작 조건은 전압(V3)의 발생을 불가능하게 한다.
SCR(204)은 저항(206)을 경유하여 흐르는 홀딩 전류에 의해 무기한으로 또는 사용자가 텔레비젼 수상기의 전원을 턴오프 할때까지 래치된 모드를 유지한다. 사용자가 텔레비젼 수상기의 전원을 턴오프하면 +12전압은 0으로 되고, SCR(204)내의 래치된 모드는 중지된다.
정상 동작에 있어서, 사용자가 파워-온 동작을 개시한 후 신호(HOR,DRIVE)가 활성화된 결과로서 트랜지스터(Q1)내의 스위칭 동작이 시작된다. 그러면 권선(W3)내의 전압(VW3)이 발생되고, 전원 공급 출력 트랜지스터(Q8)의 베이스 전극에 결합되는 신호(RUN/STBY)를 발생하기 위해 정류된다. 상기 트랜지스터(Q8)의 콜렉터는 대기 상태 또는 파워 오프 동안 그리고 동작 모드 동안에 에너지가 공급된다. 그 결과로서 전압(VW3)이 발생되면 +12볼트 전압이 트랜지스터(Q8)의 에미터에 혀성된다. 반면, 대기 상태시 +12볼트 전압을 0으로 되도록하는 SYBY상태의 신호(RUN/STB)에 의해 트랜지스터(Q3)는 턴오프된다. +12볼트 전압이 0인 경우 제너 다이오드(Z10V)의 음극은 단자(202a)와 상기 +12볼트 전압 사이에 결합된 다이오드(220)의 동작에 의해 약0볼트로 클램프된다.
사용자가 파워-온 동작을 개시한 직후에 제어 회로(103)는 전이 상태에 있어서 하이 레벨의 제어 전압(VCONT)을 생성하게 되고, 그 제어 전압에 의해 SCR(204)은 바람직하지 않게 턴온 되면 무한정 래치된 모드를 유지하게 된다. 정상 상태 동작 이전의 증폭기(104)의 비반전 입력단 전압은 0이므로 전압(VCONT)의 과도적 하이 레벨이 초기에 발생할 수가 있다.
본 발명의 특성에 따르면, SCR(204)로 하여금 사용자가 파워 온 동작을 개시할 때마다 턴온 되는 것을 방지되는 것을 위해서 다이오드(220)의 클램핑 동작과 SCR(204)의 게이트 결합되는 커패시터(222)의 지연 동작은 SCR(204)이 파워 온동작 개시 직후에 뒤따르는 간격 동안 턴온 되는 것을 비활성화 시킬 수 있다.
제어 회로(103)가 정상 상태 모드에서 동작 시작한 후 다이오드(220) 및 커패시터(222)는 SCR(204)에서의 래칭 동작을 더이상 금지하지 않는다.

Claims (18)

  1. 제1주파수에서의 입력신호(HOR,DRIVE)원(201)과; 편향권선(LY)을 포함하는 제1플라이백 공진회로(79)와; 상기 입력신호에 응답하고, 상기 제1플라이백 공진회로에 결합되어 상기 제1주파수와 관련된 주파수에서 플라이백 변압기 (T1)의 고전압권선 (W2)양단에 생성되는 제 1 플라이백 공진펄스전압(V2)을 발생시키는 제 1 스위칭 수단(Q1)과 ; 제 2 플라이백 공진회로(78)와 ; 상기 입력신호에 응답하고, 상기 제 2 플라이백 공진회로에 결합되어 상기 제1플라이백 펄스전압과 결합하여 음극선관의 전극(ULTOR)에 결합되는 고전압펄스(U)를 생성하는 제2플라이백 공진 펄스전압(V3)을 발생시키는 제2스위칭수단(Q2)과; 상기 제2플라이백 펄스전압 발생수단에 결합되어 상기 고전압 펄스를 변화시키는 방식으로 상기 제2플라이백 펄스전압을 제어하는 제어회로(103)를 구비하는 비디오장치의 고전압 전원 장치에 있어서; 상기 제2플라이백 펄스 제어전압을 나타내는 신호(VCONT)에 응답하여 상기 제2플라이백 펄스전압이 정상동작 범위밖에 있을때 상기 제1 및 제2플라이백 펄스전압중 하나의 발생을 디스에이블시키는 제1보호회로(110)를 구비하는 것을 특징으로 하는 비디오장치의 고전압 전원 장치.
  2. 제1항에 있어서, 상기 제1(V2) 및 제2(V3)플라이백 펄스전압을 상기 고전압 펄스(U)를 생성하도록 직렬로 인가되는 것을 특징으로 하는 비디오장치의 고전압 전원장치.
  3. 제2항에 있어서, 제1(V2) 및 제2(V3)플라이백 펄스전압 발생수단에 응답하여 상기 제1플라이백 펄스전압이 대응하는 정상동작 범위내에 있지 않을때 상기 제1 및 제2플라이백 펄스전압(V2)중 하나의 발생을 디스에이블 시키는 제2보호회로(200)를 추가로 구비하는 것을 특징으로 하는 비디오장치의 고전압 전원 장치.
  4. 제2항에 있어서, 상기 제1보호회로(110)는 상기 제2플라이백 펄스전압의 발생이 초기에 디스에이블된 후 상기 제2플라이백 펄스전압(V3)의 발생을 계속 디스에이블시키는 래치(204)를 포함하는 것을 특징으로 하는 비디오장치의 고전압 전원장치.
  5. 제2항에 있어서, 상기 제어회로(103)는 상기 제2플라이백 공진회로(78)에 결합되어 상기 제1보호회로(110)의 입력단자(202)에서 생성되는 제어전압(VCONT)을 발생시키는 수단(Q5,Q6)을 구비하며 상기 제1보호회로는 상기 제어전압이 정상동작 범위밖에 있을때 상기 제2플라이백 펄스전압(V3)의 발생을 디스에이블시키는 것을 특징으로 하는 비디오장치의 고전압 전원 장치.
  6. 제5항에 있어서, 상기 제1보호회로(110)는 상기 제어전압에 응답하고 실리콘 제어 정류기(204)의 게이트 전극에 결합되어 상기 제어전압(VCONT)이 상기 대응하는 정상동작 범위내에 있지 않을때 상기 실리콘 제어정류기를 래칭방식으로 턴온시키는 수단(Z10V)를 구비하는 것을 특징으로 하는 비디오장치의 고전압 전원 장치.
  7. 제5항에 있어서, 상기 제어회로(103)는 상기 제2플라이백 펄스전압(V3)의 크기가 과도해지는 것을 방지하기 위해 상기 제어전압(VCONT)을 클램핑시키는 수단(D105)을 추가로 구비하는 것을 특징으로 하는 비디오장치의 고전압 전원 장치.
  8. 제2항에 있어서, 상기 제1보호회로(110)는 상기 제2플라이백 펄스전압의 상기 진폭이 과도해질때 상기 제2플라이백 펄스전압(V3)의 발생을 디스에이블시키는 것을 특징으로 하는 비디오장치의 고전압 전원 장치.
  9. 제1항에 있어서, 상기 고전압 권선(W2)에 결합되어 상기 음극선관의 울터 전극에 결합되는 정류된 고전압(U)을 발생시키는 정류기 수단(D3)을 추가로 구비하며 상기 제어회로(103)는 상기 정류된 고전압에 응답하여 상기 울터 전압이 상기 정류된 고전압을 안정화시키도록 변화할때 상기 제2플라이백 전압펄스(V3)를 부의 피드백 방식으로 가변시키는 것을 특징으로 하는 비디오장치의 고전압 전원장치.
  10. 제1항에 있어서, 상기 편향권선(LY)은 수평 편향권선을 구비하는 것을 특징으로 하는 비디오 장치의 고전압 전원 장치.
  11. 제1항에 있어서, 상기 플라이백 변압기(T1)는 상기 제1플라이백 공진회로(79)에 결합된 1차 권선(W1)을 구비하며 상기 고전압 권선(W2)은 상기 플라이백 변압기의 3차 권선을 구비하는 것을 특징으로 하는 비디오장치의 고전압 전원 장치.
  12. 제1항에 있어서, 상기 제1(V2) 및 제2(V3)플라이백 펄스전압은 자기적으로 분리된 권선(W,Wb)에서 생성되며, 상기 고전압 펄스(U)의 진폭은 상기 제1 및 제2플라이백 펄스전압의 합과 동일한 것을 특징으로 하는 비디오장치의 고전압 전원장치.
  13. 제1항에 있어서, 상기 제1플라이백 변압기(T1)의 상기 고전압 권선(W2)은 상기 제1플라이백 공진회로(79)에 자기적으로 결합되며, 제2플라이백 변압기(Wb)의 권선은 상기 제2플라이백 공진회로(78)에 자기적으로 결합되며, 상기 제1 및 제2플라이백 변압기의 상기 권선(W2,Wb)은 고전압 정류기(D3)의 입력단자에 결합되어 상기 고전압 펄스를 상기 권선들중 한 권선단자에서 생성하도록 직렬결합되어 상기 정류기의 출력단자(음극)에서 정류된 고전압(U)을 발생시키는 것을 특징으로 하는 비디오장치의 고전압 전원 장치.
  14. 제1항에 있어서, 상기 제2스위칭 수단은 스위칭 트랜지스터(Q2)를 구비하며 제1보호회로(110)는 상기 스위칭 트랜지스터가 비전도 상태일때 그것의 한쌍의 주전류 전도 단자들간에 생성되는 과도전압에 대하여 상기 트랜지스터를 보호하는 방식으로 상기 제2플라이백 펄스전압(V3)의 발생을 디스에이블하는 것을 특징으로 하는 비디오장치의 고전압 전원 장치.
  15. 제1항에 있어서, 상기 제어회로(103)는 에로증폭기(AMP,104)와 상기 에러 증폭기의 출력에 결합된 입력 및 상기 제2플라이백 공진회로(78)에 결합된 출력(69)을 갖는 출력단(Q4,Q5,Q6)과 상기 제2플라이백 펄스전압(V3)의 상기 진폭이 제1크기로 초과하는 것을 방지하기 위해 상기 증폭기 및 출력단 사이의 신호 경로내에서 생성된 신호를 클램프시키는 수단(D105)을 구비하는 것을 특징으로 하는 비디오장치의 고전압 전원 장치.
  16. 제15항에 있어서, 상기 제1보호회로(110)는 상기 제2플라이백 펄스전압의 상기 진폭이 상기 제1크기이상인 제2진폭을 초과할때 상기 제2플라이백 펄스전압(V3)의 발생을 디스에이블시키는 것을 특징으로 하는 비디오장치의 고전압 전원 장치.
  17. 편향 주파수와 관련된 주파수에서 입력신호(HOR,DRIVE)원(201)과, 편향권선(LY)을 포함하는 제1플라이백 공진회로(79)와; 상기 입력신호에 응답하고 상기 제1플라이백 공진회로에 결합되어 상기 제1주파수와 관련된 주파수에서 플라이백 변압기(T1)의 고전압 권선(W2) 양단에 생성되는 제1플라이백 공진 펄스전압(V2)을 발생시키는 제1스위칭수단(Q1)과; 제2플라이백 공진회로(78)와; 상기 입력신호에 응답하고 상기 제2플라이백 공진회로에 결합되어 상기 제1플라이백 펄스전압과 직렬로 인가되어 상기 제1 및 제2플라이백 펄스전압의 합과 일치하는 진폭을 가지는 음극선관의 전극(ULTOR)에 결합되는 고전압 펄스(U)를 생성하는 제2플라이백 공진 펄스전압(V3)을 발생시키는 제2스위칭수단(Q2)과; 상기 고전압 펄스에 응답하고, 상기 제1 및 제2플라이백 펄스전압 발생수단중 하나에 결합되어 상기 고전압 펄스의 상기 진폭을 가변시키는 방식으로 상기 제1 및 제2플라이백 펄스전압중 하나(V3)를 제어하는 제어회로(103)를 구비하는 비디오장치의 고전압 전원 장치에 있어서, 상기 제2플라이백 펄스전압을 나타내는 신호(VCONT)에 응답하고 상기 제1및 제2플라이백 펄스전압 발생수단중 하나에 결합되어 상기 제2플라이백 펄스전압의 진폭이 제1정상 동작 범위내에 있지 않을 때 상기 제1및 제2플라이백 펄스전압중 하나(V3)의 발생을 디스에이블시키는 제1보호회로(110)와; 상기 제1플라이백 펄스전압을 낱내는 신호에 응답하고 상기 제1 및 제2플라이백 펄스전압 발생수단중 하나에 결합되어 상기 제1플라이백 펄스전압의 진폭이 제2정상 동작 범위내에 있지 않을때 상기 제1 및 제2플라이백 펄스전압(V3,V2)중 하나의 발생을 디스에이블시키는 제2보호회로(200)를 구비하는 것을 특징으로 하는 비디오장치의 고전압 전원 장치.
  18. 제1주파수에서의 입력신호(HOR,DRIVE)원(201)과; 평향 권선(LY)을 포함하는 제1플라이백 공진회로(79)와; 상기 입력신호에 응답하고 상기 제1플라이백 공진회로에 결합되어 상기 제1주파수와 관련된 주파수에서 플라이백 변압기(T1)의 고전압 권선(W2)양단에 생성되는 제1플라이백 공진 펄스전압(V2)을 발생시키는 제1스위칭 수단(Q1)과; 제2플라이백 공진회로(78)와; 상기 입력신호에 응답하고 상기 제2플라이백 공진회로에 결합되어 상기 제1주파수와 관련된 주파수에서 상기 제1플라이백 펄스와 결합하여 음극선관의 전극(ULTOR)에 결합되는 고전압 펄스(U)를 생성하는 제2플라이백 공진 펄스 전압(V3)을 발생시키는 제2스위칭수단(Q2)을 구비하는 비디오장치의 고전압 전원 장치에 있어서, 상기 제2플라이백 펄스전압 발생수단에 결합되어 상기 고전압 펄스를 가변시키는 방식으로 상기 제2플라이백 펄스전압을 제어하는 제어 회로(103)를 구비하는데 상기 제어회로는 에러증폭기(AMP, 104)와, 상기 에러 증폭기의 출력에 결합된 입력 및 상기 제2플라이백 공진회로에 결합된 출력(69)을 가진 출력단(Q4,Q5,Q6)과 상기 제2플라이백 펄스전압의 상기 진폭이 제1크기를 초과하는 것을 방지하기 위해 상기 증폭기 및 출력단간의 신호 경로에서 생성되는 신호를 클램핑하는 수단(D105)을 구비한 것을 특징으로 하는 비디오장치의 고전압 전원 장치.
KR1019920004246A 1991-03-14 1992-03-13 고전압 금지회로 KR100223378B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US669,553 1991-03-14
US07/669,553 US5047698A (en) 1991-03-14 1991-03-14 High voltage shutdown circuit

Publications (2)

Publication Number Publication Date
KR920019163A KR920019163A (ko) 1992-10-22
KR100223378B1 true KR100223378B1 (ko) 1999-10-15

Family

ID=24686783

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019920004246A KR100223378B1 (ko) 1991-03-14 1992-03-13 고전압 금지회로

Country Status (7)

Country Link
US (1) US5047698A (ko)
EP (1) EP0520141B1 (ko)
JP (1) JP3458960B2 (ko)
KR (1) KR100223378B1 (ko)
DE (1) DE69216484T2 (ko)
ES (1) ES2096670T3 (ko)
MY (1) MY108155A (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE69324892T2 (de) * 1992-12-01 1999-09-16 Thomson Consumer Electronics Überspannungsschutzvorrichtung für Fernsehgeräte
KR100196524B1 (ko) * 1994-11-08 1999-06-15 김영환 반도체 칩 보호용 고전압 차단 장치
KR100222079B1 (ko) * 1996-10-17 1999-10-01 윤종용 모니터보호장치
KR100257534B1 (ko) * 1997-11-19 2000-06-01 구자홍 엑스레이 보호 및 과전압 보호장치
US6847404B1 (en) 1998-09-29 2005-01-25 Thomson Licensing S.A. Video display protection circuit
JP3679712B2 (ja) * 1998-10-06 2005-08-03 キヤノン株式会社 画像表示装置の制御方法
US6282071B1 (en) * 1999-11-08 2001-08-28 Thomson Licensing, S.A. Frequency dependent X-ray protection for a multimedia monitor

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4389676A (en) * 1980-12-15 1983-06-21 Rca Corporation Television receiver high voltage protection circuit
US4345275A (en) * 1981-01-16 1982-08-17 Rca Corporation High voltage protection circuit for a television receiver
FR2506554A1 (fr) * 1981-05-20 1982-11-26 Signaux Entr Electriques Dispositif d'alimentation electronique pour lampes a decharge
FI90174C (fi) * 1987-10-23 1993-12-27 Rca Licensing Corp Hoegspaenningsstabiliseringskrets foer en videodisplayapparat
US4916366A (en) * 1988-11-21 1990-04-10 Thomson Consumer Electronics, Inc. Power supply protection circuit
US5010281A (en) * 1990-04-30 1991-04-23 Rca Licensing Corporation High voltage stabilization circuit for video display apparatus
JPH04150767A (ja) * 1990-10-08 1992-05-25 Fuji Electric Co Ltd スイッチング電源回路

Also Published As

Publication number Publication date
KR920019163A (ko) 1992-10-22
DE69216484D1 (de) 1997-02-20
MY108155A (en) 1996-08-30
EP0520141A3 (en) 1993-01-13
JPH05137019A (ja) 1993-06-01
JP3458960B2 (ja) 2003-10-20
EP0520141A2 (en) 1992-12-30
EP0520141B1 (en) 1997-01-08
US5047698A (en) 1991-09-10
ES2096670T3 (es) 1997-03-16
DE69216484T2 (de) 1997-05-28

Similar Documents

Publication Publication Date Title
KR0163762B1 (ko) 스위치 모드 전원 장치
KR100211621B1 (ko) 비디오 장치의 고전압 전원
KR100223378B1 (ko) 고전압 금지회로
EP0386989B1 (en) A switch mode power supply with burst mode standby operation
KR100272736B1 (ko) 빔 전류 표시 신호 발생용 장치
CA1213366A (en) Television receiver power supply regulation responding to beam current changes
EP0128223B1 (en) High-voltage stabilizing circuit
JP4312269B2 (ja) ビデオ装置用高圧電源
JP2721925B2 (ja) スイッチモード電源
KR950005597B1 (ko) 영상표시 장치용 보호회로
US4916366A (en) Power supply protection circuit
KR930004005B1 (ko) 라스터폭 제어를 위한 텔레비젼 편향회로
KR0173686B1 (ko) 텔레비젼 수상기용 전원 및 편향 시스템
JP3120850B2 (ja) テレビジョン装置の電源
US4419608A (en) Horizontal deflection circuit
US5111122A (en) Video display high voltage protection circuit
EP0332089A2 (en) Protection arrangement of a deflection circuit
EP0998133A1 (en) Horizontal deflection circuit
JP2819633B2 (ja) テレビジョン受信機
JPH05276403A (ja) 過電圧保護回路
JPH0467833B2 (ko)
JPH0318791B2 (ko)
JP2003169226A (ja) 水平幅補正回路及びテレビジョン受像機
JPH04261277A (ja) フライバックトランス
JPH08111333A (ja) ディスプレイ装置

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20070625

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee