JPH08111333A - ディスプレイ装置 - Google Patents
ディスプレイ装置Info
- Publication number
- JPH08111333A JPH08111333A JP24504694A JP24504694A JPH08111333A JP H08111333 A JPH08111333 A JP H08111333A JP 24504694 A JP24504694 A JP 24504694A JP 24504694 A JP24504694 A JP 24504694A JP H08111333 A JPH08111333 A JP H08111333A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- high voltage
- circuit
- focus
- resistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Details Of Television Scanning (AREA)
Abstract
(57)【要約】
【目的】本発明の目的は、高圧安定化回路を備えたディ
スプレイ装置における高圧電圧分圧回路での損失を低減
することにある。 【構成】上記目的を達成するため、本発明のディスプレ
イ生装置では、フライバックトランスの２次巻線の第２
の端子から出力されるフォーカス電圧を分圧するフォー
カス電圧分圧回路を有し、この分圧回路の分圧点に発生
する分圧電圧を、高圧安定化回路へ供給する高圧検出電
圧として用いている。 【効果】本発明によれば、高圧安定化回路を備えたディ
スプレイ装置における高圧電圧分圧回路での損失を低減
することができる。
スプレイ装置における高圧電圧分圧回路での損失を低減
することにある。 【構成】上記目的を達成するため、本発明のディスプレ
イ生装置では、フライバックトランスの２次巻線の第２
の端子から出力されるフォーカス電圧を分圧するフォー
カス電圧分圧回路を有し、この分圧回路の分圧点に発生
する分圧電圧を、高圧安定化回路へ供給する高圧検出電
圧として用いている。 【効果】本発明によれば、高圧安定化回路を備えたディ
スプレイ装置における高圧電圧分圧回路での損失を低減
することができる。
Description
【０００１】
【産業上の利用分野】本発明は、ブラウン管を用いたテ
レビジョン受像機、及び、コンピュータ端末等に用いら
れるディスプレイ装置に関する。
レビジョン受像機、及び、コンピュータ端末等に用いら
れるディスプレイ装置に関する。
【０００２】
【従来の技術】従来のディスプレイ装置は、実開平５−
１１６４４号公報中の図３，図４に示されたように、フ
ライバックトランスの２次巻線の第１の端子からブラウ
ン管のアノードへ供給する高圧電圧を、抵抗によって構
成された高圧電圧分圧回路によって分圧し、この分圧電
圧を高圧検出電圧として高圧安定化回路へ供給してい
る。
１１６４４号公報中の図３，図４に示されたように、フ
ライバックトランスの２次巻線の第１の端子からブラウ
ン管のアノードへ供給する高圧電圧を、抵抗によって構
成された高圧電圧分圧回路によって分圧し、この分圧電
圧を高圧検出電圧として高圧安定化回路へ供給してい
る。
【０００３】
【発明が解決しようとする課題】上記実開平５−１１６
４４号公報に示された方法を用いた場合、抵抗によって
構成された分圧回路での損失が問題となる。
４４号公報に示された方法を用いた場合、抵抗によって
構成された分圧回路での損失が問題となる。
【０００４】本発明の目的は、上記抵抗によって構成さ
れた分圧回路での損失（ブラウン管のアノードへ供給す
る高圧電圧とこの分圧回路へ流れる電流との積によって
求まる消費電力）を低減することにある。
れた分圧回路での損失（ブラウン管のアノードへ供給す
る高圧電圧とこの分圧回路へ流れる電流との積によって
求まる消費電力）を低減することにある。
【０００５】
【課題を解決するための手段】上記目的を達成するた
め、本発明のディスプレイ生装置では、フライバックト
ランスの２次巻線の第２の端子から出力されるフォーカ
ス電圧を分圧するフォーカス電圧分圧回路を有し、この
分圧回路の分圧点に発生する分圧電圧を、高圧安定化回
路へ供給する高圧検出電圧として用いている。
め、本発明のディスプレイ生装置では、フライバックト
ランスの２次巻線の第２の端子から出力されるフォーカ
ス電圧を分圧するフォーカス電圧分圧回路を有し、この
分圧回路の分圧点に発生する分圧電圧を、高圧安定化回
路へ供給する高圧検出電圧として用いている。
【０００６】
【作用】本発明によれば、ブラウン管のアノードへ供給
する高圧電圧よりも低いフォーカス電圧を分圧すること
によって、高圧安定化回路へ供給する高圧検出電圧を形
成することができる。従って、高圧電圧を分圧する従来
の方法に比べ、分圧回路での損失を低減することができ
る。
する高圧電圧よりも低いフォーカス電圧を分圧すること
によって、高圧安定化回路へ供給する高圧検出電圧を形
成することができる。従って、高圧電圧を分圧する従来
の方法に比べ、分圧回路での損失を低減することができ
る。
【０００７】
【実施例】以下、図を用いて本発明の実施例を説明す
る。なお、各図中、同じ働きをするものには、同じ番号
を付けて表す。
る。なお、各図中、同じ働きをするものには、同じ番号
を付けて表す。
【０００８】図１は、本発明の第１の実施例を示す図で
ある。図１中、１はドライブパルス入力端子、２は出力
素子、３はダンパダイオード、４は共振コンデンサ、５
はコイル、６はコンデンサ、７は高圧ブロック、８は高
圧電圧出力端子、９はフォーカス電圧出力端子、１０は
スクリーン電圧出力端子、１１は高圧検出電圧出力端
子、１２は電源電圧入力端子、１３は高圧安定化回路、
７０は高圧出力回路、１４はフライバックトランス、１
５はフライバックトランスの１次巻線、１６，１７はフ
ライバックトランスの２次巻線、１８，１９，９１はダ
イオード、２０は高圧コンデンサ、２１，２２は可変抵
抗、２３は抵抗、２７，２８，３２はトランジスタ、２
９，３０，３１，９０は抵抗、３３は定電圧源を示して
いる。
ある。図１中、１はドライブパルス入力端子、２は出力
素子、３はダンパダイオード、４は共振コンデンサ、５
はコイル、６はコンデンサ、７は高圧ブロック、８は高
圧電圧出力端子、９はフォーカス電圧出力端子、１０は
スクリーン電圧出力端子、１１は高圧検出電圧出力端
子、１２は電源電圧入力端子、１３は高圧安定化回路、
７０は高圧出力回路、１４はフライバックトランス、１
５はフライバックトランスの１次巻線、１６，１７はフ
ライバックトランスの２次巻線、１８，１９，９１はダ
イオード、２０は高圧コンデンサ、２１，２２は可変抵
抗、２３は抵抗、２７，２８，３２はトランジスタ、２
９，３０，３１，９０は抵抗、３３は定電圧源を示して
いる。
【０００９】図１中、高圧出力回路７０は出力素子２、
ダンパダイオード３、共振コンデンサ４、コイル５、コ
ンデンサ６によって構成され、高圧安定化回路１３はト
ランジスタ２７，２８，３２、抵抗２９，３０，３１、
定電圧源３３によって構成され、フライバックトランス
１４は１次巻線１５、２次巻線１６，１７、ダイオード
１８，１９を用いて構成され、高圧ブロック７はフライ
バックトランス１４、可変抵抗２１，２２、コンデンサ
２０、抵抗９０によって構成されている。
ダンパダイオード３、共振コンデンサ４、コイル５、コ
ンデンサ６によって構成され、高圧安定化回路１３はト
ランジスタ２７，２８，３２、抵抗２９，３０，３１、
定電圧源３３によって構成され、フライバックトランス
１４は１次巻線１５、２次巻線１６，１７、ダイオード
１８，１９を用いて構成され、高圧ブロック７はフライ
バックトランス１４、可変抵抗２１，２２、コンデンサ
２０、抵抗９０によって構成されている。
【００１０】以下、図１に示した回路の動作を説明す
る。図１に示した回路では、ドライブパルス入力端子１
から入力されたドライブパルスによって、高圧出力回路
７０中の出力素子２をスイッチングさせ、フライバック
パルスＶCPを発生させている。
る。図１に示した回路では、ドライブパルス入力端子１
から入力されたドライブパルスによって、高圧出力回路
７０中の出力素子２をスイッチングさせ、フライバック
パルスＶCPを発生させている。
【００１１】高圧ブロック７中のフライバックトランス
１４では、１次巻線１５に発生する上記フライバックパ
ルスＶCPを昇圧し、ダイオード１８で整流することによ
り、高圧電圧出力端子８からブラウン管のアノードへ供
給する高圧電圧ＥHVを形成している。
１４では、１次巻線１５に発生する上記フライバックパ
ルスＶCPを昇圧し、ダイオード１８で整流することによ
り、高圧電圧出力端子８からブラウン管のアノードへ供
給する高圧電圧ＥHVを形成している。
【００１２】この際、フライバックトランス１４の２次
巻線１６と２次巻線１７との間に、ダイオード１９が接
続されており、このダイオード１９のカソードからフォ
ーカス電圧Ｆｏを形成している。このフォーカス電圧Ｆ
ｏは、可変抵抗２１によって調整され、フォーカス電圧
出力端子９からブラウン管へ供給される。また、ブラウ
ン管へ供給するスクリーン電圧Ｓｃも、上記ダイオード
１９のカソードに発生するフォーカス電圧Ｆｏを利用し
て形成され、可変抵抗２１と直列接続された可変抵抗２
２で調整された後、スクリーン電圧出力端子１０から、
ブラウン管へ供給される。
巻線１６と２次巻線１７との間に、ダイオード１９が接
続されており、このダイオード１９のカソードからフォ
ーカス電圧Ｆｏを形成している。このフォーカス電圧Ｆ
ｏは、可変抵抗２１によって調整され、フォーカス電圧
出力端子９からブラウン管へ供給される。また、ブラウ
ン管へ供給するスクリーン電圧Ｓｃも、上記ダイオード
１９のカソードに発生するフォーカス電圧Ｆｏを利用し
て形成され、可変抵抗２１と直列接続された可変抵抗２
２で調整された後、スクリーン電圧出力端子１０から、
ブラウン管へ供給される。
【００１３】さらに、図１に示した回路では、上記可変
抵抗２１，２２と直列に、抵抗２３が接続されており、
この抵抗２３の両端に発生する電圧を、高圧検出電圧Ｅ
HVとして、高圧安定化回路１３へ供給している。
抵抗２１，２２と直列に、抵抗２３が接続されており、
この抵抗２３の両端に発生する電圧を、高圧検出電圧Ｅ
HVとして、高圧安定化回路１３へ供給している。
【００１４】高圧安定化回路１３では、定電圧源３３か
らトランジスタ２７のベースへ入力する基準電圧Ｖref
と、トランジスタ２８のベースへ入力する高圧検出電圧
ＶEHとの差分を検出し、この差分が最小となるように、
トランジスタ３２のエミッタ電圧ＥB’を制御してい
る。この時、高圧出力回路７０に発生するフライバック
パルスＶCPは、トランジスタ３２のエミッタ電圧ＥB’
に追従して変化し、高圧電圧出力端子８から出力される
高圧電圧ＥHVがほぼ一定となるように制御される。
らトランジスタ２７のベースへ入力する基準電圧Ｖref
と、トランジスタ２８のベースへ入力する高圧検出電圧
ＶEHとの差分を検出し、この差分が最小となるように、
トランジスタ３２のエミッタ電圧ＥB’を制御してい
る。この時、高圧出力回路７０に発生するフライバック
パルスＶCPは、トランジスタ３２のエミッタ電圧ＥB’
に追従して変化し、高圧電圧出力端子８から出力される
高圧電圧ＥHVがほぼ一定となるように制御される。
【００１５】図１に示した回路の特徴は、高圧安定化回
路１３中のトランジスタ２８のベースへ供給する高圧検
出電圧ＥHVとして、高圧電圧ＥHVより低いフォーカス電
圧Ｆｏを分圧した電圧を用いている点である。一般的
に、２９形程度のブラウン管を用いた大形テレビでは、
高圧電圧ＥHVが３０ｋＶ前後であるのに対し、フォーカ
ス電圧Ｆｏは１０ｋＶ前後に設定されている。従って、
可変抵抗２１，２２、抵抗２３からなる分圧回路で発生
する損失は、従来例で述べた高圧電圧ＥHVを分圧する方
法に比べ、約３分の１にすることができる（この分圧回
路に流れるブリーダ電流は、ノイズの発生等を抑えるた
め、従来例でも本発明でもほぼ同じ値にする必要がある
ため、損失はこの分圧回路にかかる電圧に比例）。
路１３中のトランジスタ２８のベースへ供給する高圧検
出電圧ＥHVとして、高圧電圧ＥHVより低いフォーカス電
圧Ｆｏを分圧した電圧を用いている点である。一般的
に、２９形程度のブラウン管を用いた大形テレビでは、
高圧電圧ＥHVが３０ｋＶ前後であるのに対し、フォーカ
ス電圧Ｆｏは１０ｋＶ前後に設定されている。従って、
可変抵抗２１，２２、抵抗２３からなる分圧回路で発生
する損失は、従来例で述べた高圧電圧ＥHVを分圧する方
法に比べ、約３分の１にすることができる（この分圧回
路に流れるブリーダ電流は、ノイズの発生等を抑えるた
め、従来例でも本発明でもほぼ同じ値にする必要がある
ため、損失はこの分圧回路にかかる電圧に比例）。
【００１６】なお、図１に示した回路では、高圧コンデ
ンサ２０を高圧電圧出力端子８と高圧検出端子１１との
間に接続している。これに対して、通常、この高圧コン
デンサ２０は、高圧電圧出力端子８とアース間に接続さ
れている。図１に示したように、高圧コンデンサ２０を
高圧電圧出力端子８と高圧検出端子１１との間に接続す
ることによって、高圧検出電圧ＶEHに、高圧電圧ＥHVの
動的変化分ΔＥHVを重畳することができる。この結果、
高圧安定化回路１３は、高圧電圧ＥHVの動的変化に対し
て、より高速に応答することができる。よって、高圧電
圧ＥHVの変動によって生ずる画面歪を、より少なくする
ことができる。
ンサ２０を高圧電圧出力端子８と高圧検出端子１１との
間に接続している。これに対して、通常、この高圧コン
デンサ２０は、高圧電圧出力端子８とアース間に接続さ
れている。図１に示したように、高圧コンデンサ２０を
高圧電圧出力端子８と高圧検出端子１１との間に接続す
ることによって、高圧検出電圧ＶEHに、高圧電圧ＥHVの
動的変化分ΔＥHVを重畳することができる。この結果、
高圧安定化回路１３は、高圧電圧ＥHVの動的変化に対し
て、より高速に応答することができる。よって、高圧電
圧ＥHVの変動によって生ずる画面歪を、より少なくする
ことができる。
【００１７】また、図１中、抵抗９０は上記高圧コンデ
ンサ２０に流れるサージ電流を低減する働きをしてお
り、ダイオード９１は、このようなサージ電流が流れた
場合でも、高圧検出電圧出力端子１１に過電圧が発生し
ないように保護する働きをしている。
ンサ２０に流れるサージ電流を低減する働きをしてお
り、ダイオード９１は、このようなサージ電流が流れた
場合でも、高圧検出電圧出力端子１１に過電圧が発生し
ないように保護する働きをしている。
【００１８】次に、図２を用いて、本発明の第２の実施
例について説明する。図２中、４０は水平ブランキング
パルス入力端子、４１は高圧発振回路、４２は定電圧
源、４３は差動増幅器、４４はコンパレータ、４５は高
圧ドライブ回路、４６は高圧出力素子、４７はダンパダ
イオード、４８は抵抗、４９はコンデンサ、５０は電源
電圧入力端子である。
例について説明する。図２中、４０は水平ブランキング
パルス入力端子、４１は高圧発振回路、４２は定電圧
源、４３は差動増幅器、４４はコンパレータ、４５は高
圧ドライブ回路、４６は高圧出力素子、４７はダンパダ
イオード、４８は抵抗、４９はコンデンサ、５０は電源
電圧入力端子である。
【００１９】図２中、高圧安定化回路１３は、定電圧源
４２、差動増幅器４３、コンパレータ４４によって構成
されており、高圧出力回路７０は、高出力素子４６、ダ
ンパダイオード４７、抵抗４８、コンデンサ４９によっ
て構成されている。
４２、差動増幅器４３、コンパレータ４４によって構成
されており、高圧出力回路７０は、高出力素子４６、ダ
ンパダイオード４７、抵抗４８、コンデンサ４９によっ
て構成されている。
【００２０】以下、図２に示した回路の動作を説明す
る。図２中、高圧発振回路４１は、水平ブランキングパ
ルス入力端子４０から入力される水平ブランキングパル
スＨ−ＢＬＫをトリガパルスとしており、発振周波数は
水平偏向周波数と一致するように制御されている。この
高圧発振回路４１から出力される水平ノコギリ波ＶSAW
は、高圧安定化回路１３内のコンパレータ４４へ入力さ
れる。
る。図２中、高圧発振回路４１は、水平ブランキングパ
ルス入力端子４０から入力される水平ブランキングパル
スＨ−ＢＬＫをトリガパルスとしており、発振周波数は
水平偏向周波数と一致するように制御されている。この
高圧発振回路４１から出力される水平ノコギリ波ＶSAW
は、高圧安定化回路１３内のコンパレータ４４へ入力さ
れる。
【００２１】高圧安定化回路１３では、高圧電圧出力端
子８から出力される高圧電圧ＥHVが一定となるように、
コンパレータ４４から高圧ドライブ回路４５へ出力する
パルス幅制御電圧ＶOを制御している。具体的には、定
電圧源４２から作動増幅器４３へ出力される基準電圧Ｖ
refと高圧検出電圧ＶEHとの差電圧を検出し、この差電
圧が最も少なくなるように、コンパレータ４４へ供給す
る高圧制御電圧Ｖcontを制御している。コンパレータ４
４では、この高圧制御電圧Ｖcontと上記水平ノコギリ波
ＶSAWとを比較することによって上記パルス幅制御電圧
ＶO（矩形波）を形成している。このパルス幅制御電圧
ＶOは、高圧ドライブ回路４５で増幅され、高圧ドライ
ブパルスＶDとして高圧出力回路７０中の高圧出力素子
４６へ供給される。高圧出力素子４６は、この高圧ドラ
イブパルスＶDによって、高圧電圧出力端子８から出力
される高圧電圧ＥHVが一定となるように、オン期間が制
御される。
子８から出力される高圧電圧ＥHVが一定となるように、
コンパレータ４４から高圧ドライブ回路４５へ出力する
パルス幅制御電圧ＶOを制御している。具体的には、定
電圧源４２から作動増幅器４３へ出力される基準電圧Ｖ
refと高圧検出電圧ＶEHとの差電圧を検出し、この差電
圧が最も少なくなるように、コンパレータ４４へ供給す
る高圧制御電圧Ｖcontを制御している。コンパレータ４
４では、この高圧制御電圧Ｖcontと上記水平ノコギリ波
ＶSAWとを比較することによって上記パルス幅制御電圧
ＶO（矩形波）を形成している。このパルス幅制御電圧
ＶOは、高圧ドライブ回路４５で増幅され、高圧ドライ
ブパルスＶDとして高圧出力回路７０中の高圧出力素子
４６へ供給される。高圧出力素子４６は、この高圧ドラ
イブパルスＶDによって、高圧電圧出力端子８から出力
される高圧電圧ＥHVが一定となるように、オン期間が制
御される。
【００２２】高圧出力回路７０では、高圧出力素子４６
をオン・オフさせることによって、フライバックパルス
ＶCPを形成している。この際、抵抗４８、コンデンサ４
９はスナバ回路を構成しており、上記フライバック電圧
ＶCPが必要以上に上昇しないように抑える働きをしてい
る。
をオン・オフさせることによって、フライバックパルス
ＶCPを形成している。この際、抵抗４８、コンデンサ４
９はスナバ回路を構成しており、上記フライバック電圧
ＶCPが必要以上に上昇しないように抑える働きをしてい
る。
【００２３】一方、高圧ブロック７中のフライバックト
ランス１４では、１次巻線１５に発生する上記フライバ
ックパルスＶCPを昇圧し、ダイオード１８で整流するこ
とにより、高圧電圧出力端子８からブラウン管のアノー
ドへ供給する高圧電圧ＥHVを形成している。
ランス１４では、１次巻線１５に発生する上記フライバ
ックパルスＶCPを昇圧し、ダイオード１８で整流するこ
とにより、高圧電圧出力端子８からブラウン管のアノー
ドへ供給する高圧電圧ＥHVを形成している。
【００２４】この際、フライバックトランス１４の２次
巻線１６と２次巻線１７との間に、ダイオード１９が接
続されており、このダイオード１９のカソードからフォ
ーカス電圧Ｆｏを形成している。このフォーカス電圧Ｆ
ｏは、可変抵抗２１によって調整され、フォーカス電圧
出力端子９からブラウン管へ供給される。また、ブラウ
ン管へ供給するスクリーン電圧Ｓｃも、上記ダイオード
１９のカソードに発生するフォーカス電圧Ｆｏを利用し
て形成され、可変抵抗２１と直列接続された可変抵抗２
２で調整された後、スクリーン電圧出力端子１０から、
ブラウン管へ供給される。
巻線１６と２次巻線１７との間に、ダイオード１９が接
続されており、このダイオード１９のカソードからフォ
ーカス電圧Ｆｏを形成している。このフォーカス電圧Ｆ
ｏは、可変抵抗２１によって調整され、フォーカス電圧
出力端子９からブラウン管へ供給される。また、ブラウ
ン管へ供給するスクリーン電圧Ｓｃも、上記ダイオード
１９のカソードに発生するフォーカス電圧Ｆｏを利用し
て形成され、可変抵抗２１と直列接続された可変抵抗２
２で調整された後、スクリーン電圧出力端子１０から、
ブラウン管へ供給される。
【００２５】さらに、図２に示した回路では、上記可変
抵抗２１，２２と直列に、抵抗２３が接続されており、
この抵抗２３の両端に発生する高圧検出電圧ＥHVとし
て、高圧安定化回路１３へ供給している。
抵抗２１，２２と直列に、抵抗２３が接続されており、
この抵抗２３の両端に発生する高圧検出電圧ＥHVとし
て、高圧安定化回路１３へ供給している。
【００２６】図２に示した回路の特徴は、高圧安定化回
路１３へ供給する高圧検出電圧ＥHVとして、高圧電圧Ｅ
HVより低いフォーカス電圧Ｆｏを分圧した電圧を用いて
いる点である。一般的に、２９形程度のブラウン管を用
いた大形テレビでは、高圧電圧ＥHVが３０ｋＶ前後であ
るのに対し、フォーカス電圧Ｆｏは１０ｋＶ前後に設定
されている。従って、可変抵抗２１，２２、抵抗２３か
らなる分圧回路で発生する損失は、従来例で述べた高圧
電圧ＥHVを分圧する方法に比べ、約３分の１にすること
ができる（この分圧回路に流れるブリーダ電流は、ノイ
ズの発生等を抑えるため、従来例でも本発明でもほぼ同
じ値にする必要があるため、損失はこの分圧回路にかか
る電圧に比例）。
路１３へ供給する高圧検出電圧ＥHVとして、高圧電圧Ｅ
HVより低いフォーカス電圧Ｆｏを分圧した電圧を用いて
いる点である。一般的に、２９形程度のブラウン管を用
いた大形テレビでは、高圧電圧ＥHVが３０ｋＶ前後であ
るのに対し、フォーカス電圧Ｆｏは１０ｋＶ前後に設定
されている。従って、可変抵抗２１，２２、抵抗２３か
らなる分圧回路で発生する損失は、従来例で述べた高圧
電圧ＥHVを分圧する方法に比べ、約３分の１にすること
ができる（この分圧回路に流れるブリーダ電流は、ノイ
ズの発生等を抑えるため、従来例でも本発明でもほぼ同
じ値にする必要があるため、損失はこの分圧回路にかか
る電圧に比例）。
【００２７】次に、図３を用いて本発明の第３の実施例
について説明する。図３中、６０，６１，６７はダイオ
ード、６２はチョークコイル、６３，６５は電源電圧入
力端子、６４は垂直パラボラ波入力端子、６６は水平サ
イズ制御回路、６８はコンデンサ、８０は水平偏向高圧
一体形回路、８１は水平ドライブパルス入力端子、８２
は水平出力素子、８３はダンパダイオード、８４は共振
コンデンサ、８５は水平偏向コイル、８６はＳ字コンデ
ンサである。図３中、水平偏向高圧一体形回路８０は、
水平出力素子８２、ダンパダイオード８３、共振コンデ
ンサ８４、水平偏向コイル８５、Ｓ字コンデンサ８６、
ダイオード６０，６１，６７、コンデンサ６８によって
構成されている。
について説明する。図３中、６０，６１，６７はダイオ
ード、６２はチョークコイル、６３，６５は電源電圧入
力端子、６４は垂直パラボラ波入力端子、６６は水平サ
イズ制御回路、６８はコンデンサ、８０は水平偏向高圧
一体形回路、８１は水平ドライブパルス入力端子、８２
は水平出力素子、８３はダンパダイオード、８４は共振
コンデンサ、８５は水平偏向コイル、８６はＳ字コンデ
ンサである。図３中、水平偏向高圧一体形回路８０は、
水平出力素子８２、ダンパダイオード８３、共振コンデ
ンサ８４、水平偏向コイル８５、Ｓ字コンデンサ８６、
ダイオード６０，６１，６７、コンデンサ６８によって
構成されている。
【００２８】以下、図３に示した回路の動作を説明す
る。
る。
【００２９】図３に示した回路では、水平ドライブパル
ス入力端子８１から入力される水平ドライブパルスによ
って、水平出力素子８２をスイッチングさせている。こ
の際、水平偏向高圧一体形回路８０では、ダイオード６
０，６１によって、高圧出力部と水平偏向出力部とを分
離し、それぞれ独立に制御することができる。具体的に
は、ダイオード６０のアノード側に、高圧出力用のフラ
イバックパルスＶCP1を発生させ、このフライバックパ
ルスＶCP1によって、高圧出力端子８から出力する高圧
電圧ＥHVを制御している。一方、ダイオード６１のアノ
ード側には、水偏向出力用のフライバックパルスＶCP2
を発生させ、このフライバックパルスＶC P2によって、
水平偏向コイル８５に流す水平偏向電流を制御してい
る。
ス入力端子８１から入力される水平ドライブパルスによ
って、水平出力素子８２をスイッチングさせている。こ
の際、水平偏向高圧一体形回路８０では、ダイオード６
０，６１によって、高圧出力部と水平偏向出力部とを分
離し、それぞれ独立に制御することができる。具体的に
は、ダイオード６０のアノード側に、高圧出力用のフラ
イバックパルスＶCP1を発生させ、このフライバックパ
ルスＶCP1によって、高圧出力端子８から出力する高圧
電圧ＥHVを制御している。一方、ダイオード６１のアノ
ード側には、水偏向出力用のフライバックパルスＶCP2
を発生させ、このフライバックパルスＶC P2によって、
水平偏向コイル８５に流す水平偏向電流を制御してい
る。
【００３０】図３において、高圧安定化回路１３は、図
１中の高圧安定化回路１３と同じ回路構成、及び、働き
をしている。従って、図３中の高圧安定化回路１３で
は、高圧電圧出力端子８から出力される高圧電圧Ｅ
HVが、一定になるように、水平偏向高圧一体形回路８０
の高圧出力部へ供給する電源電圧ＥB’を制御してい
る。
１中の高圧安定化回路１３と同じ回路構成、及び、働き
をしている。従って、図３中の高圧安定化回路１３で
は、高圧電圧出力端子８から出力される高圧電圧Ｅ
HVが、一定になるように、水平偏向高圧一体形回路８０
の高圧出力部へ供給する電源電圧ＥB’を制御してい
る。
【００３１】この際、高圧安定化回路１３へ供給する高
圧検出電圧ＥHVとして、高圧電圧ＥHVより低いフォーカ
ス電圧Ｆｏを分圧した電圧を用いている。一般的に、２
９形程度のブラウン管を用いた大形テレビでは、高圧電
圧ＥHVが３０ｋＶ前後であるのに対し、フォーカス電圧
Ｆｏは１０ｋＶ前後に設定されている。従って、可変抵
抗２１，２２、抵抗２３からなる分圧回路で発生する損
失は、従来例で述べた高圧電圧ＥHVを分圧する方法に比
べ、約３分の１にすることができる（この分圧回路に流
れるブリーダ電流は、ノイズの発生等を抑えるため、従
来例でも本発明でもほぼ同じ値にする必要があるため、
損失はこの分圧回路にかかる電圧に比例）。
圧検出電圧ＥHVとして、高圧電圧ＥHVより低いフォーカ
ス電圧Ｆｏを分圧した電圧を用いている。一般的に、２
９形程度のブラウン管を用いた大形テレビでは、高圧電
圧ＥHVが３０ｋＶ前後であるのに対し、フォーカス電圧
Ｆｏは１０ｋＶ前後に設定されている。従って、可変抵
抗２１，２２、抵抗２３からなる分圧回路で発生する損
失は、従来例で述べた高圧電圧ＥHVを分圧する方法に比
べ、約３分の１にすることができる（この分圧回路に流
れるブリーダ電流は、ノイズの発生等を抑えるため、従
来例でも本発明でもほぼ同じ値にする必要があるため、
損失はこの分圧回路にかかる電圧に比例）。
【００３２】なお、図３中の水平サイズ制御回路６６
は、水平偏向高圧一体形回路８０の水平偏向出力部へ供
給する水平サイズ制御電圧ＥDYを変化させ、水平偏向コ
イル８５へ流す水平偏向電流を制御する働きをしてい
る。
は、水平偏向高圧一体形回路８０の水平偏向出力部へ供
給する水平サイズ制御電圧ＥDYを変化させ、水平偏向コ
イル８５へ流す水平偏向電流を制御する働きをしてい
る。
【００３３】
【発明の効果】本発明によれば、高圧安定化回路を備え
たディスプレイ装置における高圧電圧分圧回路での損失
を低減することができる。
たディスプレイ装置における高圧電圧分圧回路での損失
を低減することができる。
【図１】本発明の第１の実施例を示す図。
【図２】本発明の第２の実施例を示す図。
【図３】本発明の第３の実施例を示す図。
７…高圧ブロック、８…高圧電圧出力端子、９…フォー
カス電圧出力端子、１３…高圧安定化回路、１４…フラ
イバックトランス、２１，２２…可変抵抗、２３…抵
抗。
カス電圧出力端子、１３…高圧安定化回路、１４…フラ
イバックトランス、２１，２２…可変抵抗、２３…抵
抗。
Claims (2)
- 【請求項１】２次巻線の第１端子からブラウン管の高圧
電圧を出力し、２次巻線の第２端子からブラウン管のフ
ォーカス電圧を出力するフライバックトランスと、該フ
ライバックトランスの１次巻線にフライバック電圧を供
給する高圧出力回路と、該高圧出力回路に発生するフラ
イバック電圧を制御し、フライバックトランスの２次巻
線の第１端子からブラウン管のアノードへ供給する高圧
電圧を安定化させる高圧安定化回路を備えたディスプレ
イ装置において、フライバックトランスの２次巻線の第
２の端子から出力するフォーカス電圧を分圧するフォー
カス電圧分圧回路を有し、該フォーカス電圧分圧回路の
分圧点に発生する分圧電圧を、該高圧安定化回路へ供給
する高圧検出電圧として用いたことを特徴とするディス
プレイ装置。 - 【請求項２】請求項１記載のディスプレイ装置におい
て、高圧電圧を出力する２次巻線の第１の端子と、フォ
ーカス電圧分圧回路における分圧点との間に、高圧コン
デンサを接続したことを特徴とするディスプレイ装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24504694A JPH08111333A (ja) | 1994-10-11 | 1994-10-11 | ディスプレイ装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24504694A JPH08111333A (ja) | 1994-10-11 | 1994-10-11 | ディスプレイ装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08111333A true JPH08111333A (ja) | 1996-04-30 |
Family
ID=17127783
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24504694A Pending JPH08111333A (ja) | 1994-10-11 | 1994-10-11 | ディスプレイ装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08111333A (ja) |
-
1994
- 1994-10-11 JP JP24504694A patent/JPH08111333A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100229969B1 (ko) | 비데오 디스플레이용 래스터사이즈조절장치 | |
| US5010281A (en) | High voltage stabilization circuit for video display apparatus | |
| KR100340775B1 (ko) | 음극선관용전원공급장치 | |
| US4525739A (en) | Television receiver power supply regulation responding to beam current changes | |
| US5717296A (en) | Display device | |
| JP3458960B2 (ja) | ビデオ装置の高電圧電源 | |
| JPH0433193B2 (ja) | ||
| JPH07303224A (ja) | ビデオ装置用高圧電源 | |
| JPH08111333A (ja) | ディスプレイ装置 | |
| US5285133A (en) | Deflection current generating circuits | |
| US4331978A (en) | Voltage regulator/active filter for television receiver | |
| US4187451A (en) | Color picture display device with a circuit for generating a screen grid voltage | |
| US6252361B1 (en) | High-voltage power supply disabling circuit for video display | |
| JP3150144B2 (ja) | 高圧安定化電源回路 | |
| JP3442800B2 (ja) | フラット形ｃｒｔ | |
| KR100261797B1 (ko) | 플레트형 음극선관 | |
| US6661188B2 (en) | Cathode ray tube filament voltage control with a multifrequency deflection scanner | |
| US20050242755A1 (en) | Focus voltage control arrangement with ultor voltage tracking | |
| KR100299844B1 (ko) | 영상표시기기의 고압 안정화 회로 | |
| JP3313181B2 (ja) | 高圧出力停止回路 | |
| JPS63281571A (ja) | 水平偏向回路 | |
| GB2273427A (en) | Power supply | |
| JPS6012873A (ja) | テレビジヨン受信機の黒レベル補正回路 | |
| JPS63226174A (ja) | 水平偏向高圧回路 | |
| JPH0955864A (ja) | 高圧レギュレーション補正回路 |