KR100223286B1 - Method for manufacturing charge storage node of capacitor - Google Patents

Method for manufacturing charge storage node of capacitor Download PDF

Info

Publication number
KR100223286B1
KR100223286B1 KR1019950010989A KR19950010989A KR100223286B1 KR 100223286 B1 KR100223286 B1 KR 100223286B1 KR 1019950010989 A KR1019950010989 A KR 1019950010989A KR 19950010989 A KR19950010989 A KR 19950010989A KR 100223286 B1 KR100223286 B1 KR 100223286B1
Authority
KR
South Korea
Prior art keywords
spacer
forming
cylinder structure
charge storage
polysilicon
Prior art date
Application number
KR1019950010989A
Other languages
Korean (ko)
Other versions
KR960043155A (en
Inventor
임찬
Original Assignee
김영환
현대전자산업주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대전자산업주식회사 filed Critical 김영환
Priority to KR1019950010989A priority Critical patent/KR100223286B1/en
Publication of KR960043155A publication Critical patent/KR960043155A/en
Application granted granted Critical
Publication of KR100223286B1 publication Critical patent/KR100223286B1/en

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40Capacitors
    • H01L28/60Electrodes
    • H01L28/82Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/90Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
    • H01L28/91Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40Capacitors
    • H01L28/60Electrodes
    • H01L28/75Electrodes comprising two or more layers, e.g. comprising a barrier layer and a metal layer
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40Capacitors
    • H01L28/60Electrodes
    • H01L28/82Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/90Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
    • H01L28/92Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by patterning layers, e.g. by etching conductive layers

Abstract

본 발명은 캐패시터의 전하저장전극 제조방법에 관하여 개시된다.The present invention relates to a method of manufacturing a charge storage electrode of a capacitor.

본 발명은 접합부 윗부분의 폴리실리콘층에 산화물(또는 질화물) 스페이서를 형성한 후, 이를 이용한 폴리실리콘 식각공정으로 내측 실린더 구조를 형성하고, 내측 실린더 구조 측벽에 다시 산화물(또는 질화물) 스페이서를 형성한 후, 이를 이용한 폴리실리콘 스페이서 형성공정으로 외측 실린더 구조를 형성하므로써, 제한된 면적하에서 유효 표면적을 극대화 할 수 있다.In the present invention, after forming an oxide (or nitride) spacer on the polysilicon layer above the junction, an inner cylinder structure is formed by a polysilicon etching process using the same, and an oxide (or nitride) spacer is formed on the inner cylinder structure sidewall again. After that, by forming the outer cylinder structure by the polysilicon spacer forming process using the same, it is possible to maximize the effective surface area under a limited area.

Description

캐패시터의 전하저장전극 제조방법Method for manufacturing charge storage electrode of capacitor

제 1a 내지 1f 도는 본 발명에 의한 캐패시터의 전하저장전극을 제조하는 단계를 도시한 소자의 단면도.1A to 1F are cross-sectional views of a device showing a step of manufacturing a charge storage electrode of a capacitor according to the present invention.

* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings

1 : 반도체 기판 2 : 접합부1 semiconductor substrate 2 junction

3 : 층간 절연막 4 : 식각 장벽층3: interlayer insulating film 4: etching barrier layer

5 : 폴리실리콘층 5A : 내측 실린더 구조5: polysilicon layer 5A: inner cylinder structure

6 : 제 1 요홈 7 : 제 1 스페이서6: 1st groove 7: 1st spacer

8 : 제 2 요홈 9 : 제 2 스페이서8: 2nd groove 9: 2nd spacer

10 : 폴리실리콘 스페이서(외측 실린더 구조) 11 : 언더 컷10 polysilicon spacer (outer cylinder structure) 11: undercut

본 발명은 캐패시터의 전하저장전극을 제조하는 방법에 관한 것으로, 특히 전하저장전극의 유효 표면적을 극대화하여 정전용량을 증대시킬수 있는 이중 실린더형(double cylinder type) 전하저장전극 제조방법에 관한 것이다.The present invention relates to a method for manufacturing a charge storage electrode of a capacitor, and more particularly, to a method of manufacturing a double cylinder type (double cylinder type) charge storage electrode that can increase the capacitance by maximizing the effective surface area of the charge storage electrode.

일반적으로, 반도체 소자가 고집적화 되어감에 따라 전하저장전극이 차지하는 면적은 작아지고 있는 추세이다. 그런데, 소자를 동작시키기 위한 최소한의 정전용량을 확보하여야 하기 때문에 전하저장전극을 작게 형성하는데 한계가 있고, 이로인하여 소자를 고집적화 하기에는 한계가 있다. 이를 해결하기 위하여, 제한된 면적하에서 최대한 유효 표면적을 갖는 3차원 구조의 다양한 전하저장전극이 연구되고 있다.In general, as the semiconductor devices are highly integrated, the area occupied by the charge storage electrodes is decreasing. However, since a minimum capacitance for operating the device must be secured, there is a limit to forming the charge storage electrode small, and thus there is a limit to the high integration of the device. In order to solve this problem, various charge storage electrodes having a three-dimensional structure having the maximum effective surface area under a limited area have been studied.

따라서, 본 발명은 접합부 윗부분의 폴리실리콘층에 산화물(또는 진화물) 스페이서를 형성한 후, 이를 이용한 폴리실리콘 식각공정으로 내측 실린더 구조를 형성하고, 내측 실린더 구조 측벽에 다시 산화물(또는 질화물) 스페이서를 형성한 후, 이를 이용한 폴리실리콘 스페이서 형성공정으로 외측 실린더 구조를 형성하므로써, 제한된 면적하에서 유효 표면적을 극대화 할 수 있는 이중 실린더형 전하저장전극 제조방법을 제공함에 그 목적이 있다.Accordingly, in the present invention, after forming an oxide (or extinguishing) spacer on the polysilicon layer above the junction, an inner cylinder structure is formed by a polysilicon etching process using the same, and an oxide (or nitride) spacer is formed on the inner cylinder structure sidewall again. After forming a, by forming the outer cylinder structure by the polysilicon spacer forming process using the same, an object of the present invention is to provide a method of manufacturing a double-cylindrical charge storage electrode that can maximize the effective surface area under a limited area.

이러한 목적을 달성하기 위한 본 발명의 전하저장전극 제조방법은 반도체 기판상에 층간 절연막 및 식각 장벽층을 순차적으로 형성한 후 접합부상에 콘택홀을 형성하고, 상기 콘택홀을 포함한 상기 식각 장벽층상에 폴리실리콘층을 두껍게 형성하는 단계와, 상기 접합부 윗부분의 상기 폴리실리콘층의 표면에 제 1 요홈을 형성하고, 상기 제 1 요홈의 내측벽에 제 1 스페이서를 형성하는 단계와, 상기 제 1 스페이서를 식각 마스크로한 비등방성 폴리실리콘 식각공정으로 상기 식각 장벽층상에 얇은 두께로 남는 시점까지 상기 폴리실리콘층을 식각하므로, 이로인하여 상기 제 1 스페이서 내측의 상기 폴리실리콘층이 식각되어 제 2 요홈이 형성되고, 상기 제 1 스페이서 아래의 폴리실리콘층이 남아 전하저장전극의 내측 실린어 구조가 형성되는 단계와, 상기 내측 실린더 구조의 측벽에 제 2 스페이서를 형성한 후, 상기 제 1 및 2 스페이서를 식각 마스크로하여 상기 폴리실리콘층의 노출된 부분을 식각하는 단계와, 상기 제 2 스페이서측벽에 전하저장전극의 외측 실린더 구조로 폴리실리콘 스페이서를 형성하는 단계와, 상기 제 1 및 2 스페이서를 습식식각공정으로 제거하여 상기 내측 실린더 구조와 상기 외측 실린더 구조로 된 이중 실린더형 전하저장전극을 제조하는 단계로 이루어지는 것을 특징으로 한다.In order to achieve the above object, a method of manufacturing a charge storage electrode of the present invention sequentially forms an interlayer insulating film and an etch barrier layer on a semiconductor substrate, and then forms contact holes on the junctions, and on the etch barrier layer including the contact holes. Forming a thick polysilicon layer, forming a first groove on a surface of the polysilicon layer above the junction, forming a first spacer on an inner wall of the first groove, and forming the first spacer In the anisotropic polysilicon etching process using an etching mask, the polysilicon layer is etched until a thin thickness remains on the etch barrier layer. Thus, the polysilicon layer inside the first spacer is etched to form a second recess. And a polysilicon layer under the first spacer remains to form an inner cylinder structure of the charge storage electrode; After forming the second spacer on the side wall of the inner cylinder structure, etching the exposed portion of the polysilicon layer using the first and second spacers as an etching mask, and the charge storage electrode of the second spacer side wall Forming a polysilicon spacer with an outer cylinder structure, and removing the first and second spacers by a wet etching process to manufacture a double cylinder type charge storage electrode having the inner cylinder structure and the outer cylinder structure. It features.

이하, 본 발명을 첨부된 도면을 참조하여 상세히 설명하기로 한다.Hereinafter, the present invention will be described in detail with reference to the accompanying drawings.

제 1a 내지 1f 도는 본 발명에 의한 캐패시터의 전하저장전극을 제조하는 단계를 도시한 소자의 단면도이다.1A to 1F are cross-sectional views of a device showing a step of manufacturing a charge storage electrode of a capacitor according to the present invention.

제 1a 도는 반도체 기판(1)상에 층간 절연막(3) 및 식각 장벽층(4)을 순차적으로 형성하고, 콘택 마스크를 사용한 리소그라피 공정 및 식각공정으로 반도체 기판(1)에 형성된 접합부(2)가 노출되도록 하여 콘택홀을 형성하고, 콘택홀을 포함한 식각 장벽층(4)상에 폴리실리콘층(5)을 두껍게 형성한 것이 도시된다.In FIG. 1A, an interlayer insulating film 3 and an etching barrier layer 4 are sequentially formed on a semiconductor substrate 1, and a junction part 2 formed in the semiconductor substrate 1 is formed by a lithography process and an etching process using a contact mask. A contact hole is formed to be exposed, and a thick polysilicon layer 5 is formed on the etch barrier layer 4 including the contact hole.

제 1b 도는 접합부(2) 윗부분의 폴리실리콘층(5)에 콘택홀 크기의 제 1 요홈(6)을 형성하고, 제 1 요홈(6)의 내측벽에 산화물로 제 1 스페이서(7)를 형성한 것이 도시된다.The first groove 6 having the contact hole size is formed in the polysilicon layer 5 on the upper portion of the first groove or the junction 2, and the first spacer 7 is formed on the inner wall of the first groove 6 by oxide. One is shown.

제 1c 도는 제 1 스페이서(7)를 식각 마스크로한 비등방성 폴리실리콘 식각공정으로 식각 장벽층(4)상에 얇은 두께로 남는 시점까지 폴리실리콘층(5)을 식각한 것이 도시된다. 비등방성 폴리실리콘 식각공정의 결과로 제 1 스페이서(7)내측의 폴리실리콘층(5)이 식각되어 제 2 요홈(8)이 형성되고, 제 1 스페이서(7)아래의 폴리실리콘층(5)이 남아 전하저장전극의 내측 실린더 구조(5A)가 형성된다.In FIG. 1C, the polysilicon layer 5 is etched by the anisotropic polysilicon etching process using the first spacer 7 as an etch mask until a thin thickness remains on the etch barrier layer 4. As a result of the anisotropic polysilicon etching process, the polysilicon layer 5 inside the first spacer 7 is etched to form a second recess 8, and the polysilicon layer 5 under the first spacer 7. This remaining cylinder structure 5A of the charge storage electrode is formed.

제 1d 도는 제 2 요홈(8)을 포함한 폴리실리콘층(5)상에 산화물을 증착한 후 스페이서 식각공정으로 실시하여 내측 실린더 구조(5A)의 측벽에 제 2 스페이서(9)를 형성하고, 제 1 및 2 스페이서(7 및 9)를 식각 마스크로하여 폴리실리콘층(5)의 노출된 부분을 식각한 것이 도시된다.After the oxide is deposited on the polysilicon layer 5 including the 1 d or the second recess 8, the spacer is etched to form the second spacer 9 on the sidewall of the inner cylinder structure 5A. The exposed portions of the polysilicon layer 5 are etched using the 1 and 2 spacers 7 and 9 as etch masks.

제 1e 도는 제 1 및 2 스페이서(7 및 9)를 포함한 식각 장벽층(4)상에 폴리실리콘을 증착한 후 스페이서 식각공정을 실시하여 제 2 스페이서(9)측벽에 폴리실리콘 스페이서(10)를 형성하여 전하저장전극의 외측 실린더 구조를 형성한 것이 도시된다.The polysilicon spacer 10 is formed on the sidewall of the second spacer 9 by depositing polysilicon on the etch barrier layer 4 including the first and second spacers 7 and 9. Formed to form the outer cylinder structure of the charge storage electrode is shown.

제 1f 도는 제 1 및 2 스페이서(7 및 9)를 습식식각공정으로 제거하여 내측 실린더 구조(5A)와 외측 실린더 구조(10)로 된 이중 실린더형 전하저장전극을 제조한 것이 도시된다.FIG. 1f illustrates the removal of the first and second spacers 7 and 9 by a wet etching process to produce a double cylinder type charge storage electrode composed of an inner cylinder structure 5A and an outer cylinder structure 10.

한편, 본 발명의 실시예에서는 제 1 및 2 스페이서(7 및 9)가 산화물로 이루어지며, 이때 식각 장벽층(4)은 질화물로 이루어진다. 그러나 제 1 및 2 스페이서(7 및 9)를 질화물로 형성할 수 있으며, 이때 식각 장벽층(4)은 산화물로 형성한다. 식각 장벽층(4)은 수백Å으로 증착하여 단순히 식각 장벽 역할만 하게할 수 있고, 수천Å으로 증착하여 식각 장벽 역할뿐만아니라, 습식식각 방법으로 이를 제거하여 언더 컷(Under Cut ; 11)을 형성할 수 있다.Meanwhile, in the embodiment of the present invention, the first and second spacers 7 and 9 are made of an oxide, and the etching barrier layer 4 is made of nitride. However, the first and second spacers 7 and 9 may be formed of nitride, and the etch barrier layer 4 is formed of an oxide. The etch barrier layer 4 may be deposited as hundreds of Å to simply serve as an etch barrier, and as the etch barrier layer 4 may be removed as a etch barrier as well as a wet etch method to form an under cut (11). can do.

상술한 바와같이 본 발명은 접합부 윗부분에 내측 실린더 구조를 형성하고, 내측 실린더 구조 바깥쪽에 외측 실린더 구조를 형성하여 이중 실린더형 전하저장전극을 제조하므로써, 제한된 면적하에서 유효 표면적을 극대화 할 수 있어 반도체 소자의 고집적화에 기여할 수 있다.As described above, the present invention forms an inner cylinder structure on the upper portion of the junction and an outer cylinder structure on the outer side of the inner cylinder structure to manufacture the double-cylinder type charge storage electrode, thereby maximizing the effective surface area under a limited area. It can contribute to the high integration of

Claims (5)

접합부가 형성된 반도체 기판 상에 층간 절연막 및 식각 장벽층을 순차적으로 형성하고 상기 접합부가 노출되도록 콘택홀을 형성한 다음, 콘택 홀을 포함한 전체구조 상부에 폴리실리콘층을 두껍게 형성하는 단계와,Sequentially forming an interlayer insulating film and an etching barrier layer on the semiconductor substrate on which the junction is formed, forming a contact hole to expose the junction, and then thickly forming a polysilicon layer on the entire structure including the contact hole; 상기 접합부 윗부분의 폴리실리콘층 표면에 제 1 요홈을 형성하고, 상기 제 1 요홈의 내측벽에 제 1 스페이서를 형성하는 단계와,Forming a first groove on a surface of the polysilicon layer above the junction and forming a first spacer on an inner wall of the first groove; 상기 제 1 스페이서를 마스크로한 비등방성 폴리실리콘 식각 공정으로 상기 폴리실리콘층이 상기 식각 장벽층 상에 얇게 남아 있도록 식각하고, 이로 인하여 상기 제 1 스페이서 내측의 상기 폴리실리콘층이 식각되어 제 2 요홈이 형성되고, 상기 제 1 스페이서 하부의 폴리실리콘층이 남아 내측 실린더 구조가 형성되는 단계와,An anisotropic polysilicon etching process using the first spacer as a mask is etched such that the polysilicon layer remains thin on the etch barrier layer, thereby etching the polysilicon layer inside the first spacer to form a second recess. Is formed, and the polysilicon layer below the first spacer remains to form an inner cylinder structure; 상기 내측 실린더 구조의 측벽에 제 2 스페이서를 형성하고, 상기 제 1 및 제 2 스페이서를 식각 마스크로 하여 상기 폴리실리콘층의 노출된 부분을 식각하는 단계와,Forming a second spacer on a sidewall of the inner cylinder structure, and etching the exposed portion of the polysilicon layer using the first and second spacers as an etch mask; 상기 제 2 스페이서 측벽에 폴리실리콘 스페이서를 형성하여 외측 실린더 구조가 되는 단계와,Forming a polysilicon spacer on the sidewalls of the second spacer to form an outer cylinder structure; 상기 제 1 및 제 2 스페이서를 습식식각공정으로 제거하여 내측 실린더 구조 및 외측 실린더 구조로된 이중 실린더형 전하저장전극을 제조하는 단계를 포함하여 이루어지는 것을 특징으로 하는 캐패시터의 전하저장전극 제조방법.And removing the first and second spacers by a wet etching process to manufacture a double cylinder type charge storage electrode having an inner cylinder structure and an outer cylinder structure. 제 1 항에 있어서,The method of claim 1, 상기 식각 장벽층을 상기 제 1 및 제 2 스페이서의 습식식각공정 후에 습식식각방법으로 제거하여 언더 컷을 형성하는 단계를 더 포함하는 것을 특징으로 하는 캐패시터의 전하저장전극 제조방법.And removing the etch barrier layer by a wet etching method after the wet etching process of the first and second spacers to form an under cut. 제 1 항에 있어서,The method of claim 1, 상기 제 1 및 제 2 스페이서는 산화물 및 질화물 중 어느 하나를 이용하여 형성하는 것을 특징으로 하는 캐패시터의 전하저장전극 제조방법.And the first and second spacers are formed using any one of an oxide and a nitride. 제 1 항에 있어서,The method of claim 1, 상기 제 1 및 제 2 스페이서를 산화물을 이용하여 형성하는 경우 상기 식각 장벽층은 질화물을 이용하여 형성하고, 상기 제 1 및 제 2 스페이서를 질화물을 이용하여 형성하는 경우 상기 식각 장벽층은 산화물을 이용하여 형성하는 것을 특징으로 하는 캐패시터의 전하저장전극 제조방법.When the first and second spacers are formed using an oxide, the etch barrier layer is formed using nitride, and when the first and second spacers are formed using a nitride, the etch barrier layer uses an oxide. The charge storage electrode manufacturing method of the capacitor, characterized in that formed by. 제 1 항에 있어서,The method of claim 1, 상기 제 1 요홈은 상기 콘택홀 크기로 형성되는 것을 특징으로 하는 캐패시터의 전하저장전극 제조방법.The first recess is formed in the contact hole size, characterized in that the charge storage electrode manufacturing method of the capacitor.
KR1019950010989A 1995-05-04 1995-05-04 Method for manufacturing charge storage node of capacitor KR100223286B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950010989A KR100223286B1 (en) 1995-05-04 1995-05-04 Method for manufacturing charge storage node of capacitor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950010989A KR100223286B1 (en) 1995-05-04 1995-05-04 Method for manufacturing charge storage node of capacitor

Publications (2)

Publication Number Publication Date
KR960043155A KR960043155A (en) 1996-12-23
KR100223286B1 true KR100223286B1 (en) 1999-10-15

Family

ID=19413760

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950010989A KR100223286B1 (en) 1995-05-04 1995-05-04 Method for manufacturing charge storage node of capacitor

Country Status (1)

Country Link
KR (1) KR100223286B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20070003349A (en) * 2005-07-01 2007-01-05 한 성 육 Rail fastening equipment for temporary railroad

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20070003349A (en) * 2005-07-01 2007-01-05 한 성 육 Rail fastening equipment for temporary railroad

Also Published As

Publication number Publication date
KR960043155A (en) 1996-12-23

Similar Documents

Publication Publication Date Title
KR100207462B1 (en) Capacitor fabrication method of semiconductor device
KR0156646B1 (en) Capacitor manufacture of semiconductor device
KR100223286B1 (en) Method for manufacturing charge storage node of capacitor
KR100199353B1 (en) Storage electrode fabrication method of capacitor
KR100351989B1 (en) Capacitor forming method of semiconductor device
KR100289661B1 (en) Manufacturing method of semiconductor device
KR100250749B1 (en) Method for fabricating a storage node of capacitor
KR0124576B1 (en) Capacitor apparatus of semiconductor memory
KR100399963B1 (en) Method for forming storage node electrode semiconductor device
KR0136777B1 (en) Dram cell & method of manufacturing therfor
KR100881738B1 (en) Method for fabrication of semiconductor device
KR0179144B1 (en) Method for manufacturing semiconductor capacitor
KR100196223B1 (en) Manufacturing method of capacitor
KR960003859B1 (en) Method of making a capacitor for a semiconductor device
KR100269608B1 (en) Capacitor Formation Method
KR0161874B1 (en) Method of manufacturing capacitor
KR100215862B1 (en) Capacitor of semiconductor device and its fabrication method
KR100308640B1 (en) Core type trench capacitor and fabrication method thereof
KR100199363B1 (en) Storage electrode fabrication method of capacitor
KR960013644B1 (en) Capacitor manufacture method
KR100232204B1 (en) Capacitor structure and its fabricating method
KR940009620B1 (en) Method of manufacturing capacitor of semiconductor cell
KR100280807B1 (en) Manufacturing Method of Semiconductor Device
KR0154163B1 (en) Capacitor fabrication method of semiconductor device
KR19990001442A (en) Capacitor Manufacturing Method

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20050621

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee