KR0161874B1 - Method of manufacturing capacitor - Google Patents
Method of manufacturing capacitor Download PDFInfo
- Publication number
- KR0161874B1 KR0161874B1 KR1019950052210A KR19950052210A KR0161874B1 KR 0161874 B1 KR0161874 B1 KR 0161874B1 KR 1019950052210 A KR1019950052210 A KR 1019950052210A KR 19950052210 A KR19950052210 A KR 19950052210A KR 0161874 B1 KR0161874 B1 KR 0161874B1
- Authority
- KR
- South Korea
- Prior art keywords
- temporary
- film
- conductive layer
- insulating film
- layer
- Prior art date
Links
- 239000003990 capacitor Substances 0.000 title claims abstract description 51
- 238000004519 manufacturing process Methods 0.000 title abstract description 26
- 238000003860 storage Methods 0.000 claims abstract description 38
- 238000000151 deposition Methods 0.000 claims abstract description 18
- 239000004065 semiconductor Substances 0.000 claims abstract description 18
- 239000000758 substrate Substances 0.000 claims abstract description 16
- 238000000034 method Methods 0.000 claims abstract description 12
- 150000004767 nitrides Chemical class 0.000 claims description 16
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 6
- 238000001039 wet etching Methods 0.000 claims description 2
- 230000010354 integration Effects 0.000 abstract 1
- 238000000206 photolithography Methods 0.000 description 5
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
- H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
- H01L28/91—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31105—Etching inorganic layers
- H01L21/31111—Etching inorganic layers by chemical means
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31144—Etching the insulating layers by chemical or physical means using masks
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
본 발명은 커패시터 제조방법에 관한 것으로, 스토리지노드의 표면적을 넓게 하여 커패시터 용량을 증가시키므로써 고집적소자 제작시에 적합하도록 한 것이다.The present invention relates to a method for manufacturing a capacitor, and to increase the capacitor capacity by increasing the surface area of the storage node to be suitable for manufacturing a high integration device.
본 발명에 따른 커패시터의 제조방법은 반도체기판을 준비하는 단계; 상기 반도체기판위에 제1절연막과, 상기 제1절연막위에 제2절연막을 형성하는 단계; 상기 반도체기판이 노출되도록 상기 제2절연막과 제1절연막을 선택적으로 제거하여 노드콘택홀을 형성하는 단계; 상기 노드콘택홀을 포함한 상기 제2절연막상에 상기 노드콘택홀을 매립하도록 제1도전층을 증착하는 단계; 상기 제1도전층상에 제3절연막을 증착하는 단계; 상기 제3절연막을 선택적으로 제거하여 임시막을 형성하는 단계; 상기 임시막을 포함한 상기 제1도전층위에 제4절연막을 증착하는 단계; 상기 제4절연막을 상기 임시막의 양측면에만 남도록 선택적으로 제거하여 임시측벽을 형성하는 단계; 상기 임시측벽을 포함한 상기 임시막을 마스크로 상기 제1도전층을 선택적으로 제거하여 스토리지노드를 형성하는 단계; 상기 임시막을 제거하고, 상기 양임시측벽과 상기 스토리지노드 및 제2절연막의 노출된 표면에 제2도전층을 증착하는 단계; 상기 임시측벽의 양측면을 포함한 상기 스토리지노드의 양측면에만 남도록 상기 제2도전층을 선택적으로 제거하여 노드필라를 형성하는 단계; 상기 임시측벽을 포함한 상기 제2절연막을 제거하는 단계; 상기 노드필라와 스토리지노드의 노출된 표면위에 커패시터 유전체막을 형성하는 단계; 상기 커패시터 유전체막의 노출된 표면과 상기 제1절연막의 일부분에 커패시터의 플레이트 전극을 형성하는 단계를 포함하여 이루어진다.Method of manufacturing a capacitor according to the present invention comprises the steps of preparing a semiconductor substrate; Forming a first insulating film on the semiconductor substrate and a second insulating film on the first insulating film; Forming a node contact hole by selectively removing the second insulating layer and the first insulating layer to expose the semiconductor substrate; Depositing a first conductive layer to fill the node contact hole on the second insulating layer including the node contact hole; Depositing a third insulating film on the first conductive layer; Selectively removing the third insulating film to form a temporary film; Depositing a fourth insulating film on the first conductive layer including the temporary film; Selectively removing the fourth insulating film so as to remain only on both sides of the temporary film to form a temporary side wall; Forming a storage node by selectively removing the first conductive layer using the temporary layer including the temporary side wall as a mask; Removing the temporary layer and depositing a second conductive layer on exposed surfaces of the positive side wall, the storage node, and the second insulating layer; Forming a node pillar by selectively removing the second conductive layer so as to remain only on both sides of the storage node including both sides of the temporary side wall; Removing the second insulating film including the temporary side wall; Forming a capacitor dielectric layer on the exposed surface of the node pillar and the storage node; And forming a plate electrode of the capacitor on the exposed surface of the capacitor dielectric film and a portion of the first insulating film.
Description
제1a∼1b도는 종래 커패시터의 스토리지노드의 단면도 및 평면도.1A to 1B are a cross-sectional view and a plan view of a storage node of a conventional capacitor.
제2a∼2i도는 종래 커패시터의 제조공정 단면도.2A to 2I are cross-sectional views of a conventional capacitor manufacturing process.
제3a∼3b도는 본 발명에 따른 커패시터의 스토리지노드의 단면도 및 평면도.3a to 3b are cross-sectional views and plan views of a storage node of a capacitor according to the present invention.
제4a∼4j도는 본 발명에 따른 커패시터의 제조공정 단면도.4A to 4J are sectional views of the manufacturing process of the capacitor according to the present invention.
* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings
11 : 반도체기판 12 : 제1산화막11 semiconductor substrate 12 first oxide film
13 : 제1질화막 14 : 노드콘택홀13: first nitride film 14: node contact hole
15 : 제1도전층 15a : 스토리지노드15: first conductive layer 15a: storage node
16 : 제2산화막 16a : 임시산화막16: second oxide film 16a: temporary oxide film
17 : 제2질화막 17a : 임시측벽17 second nitride film 17a temporary side wall
18 : 제2도전층 18a : 노드필라(node pilla)18: second conductive layer 18a: node pilla
19 : 커패시터 유전체막 20 : 커패시터 플레이트전극19 capacitor dielectric film 20 capacitor plate electrode
본 발명은 반도체소자의 제조방법에 관한 것으로, 특히 스토리지노드의 표면적을 넓게 하여 커패시터의 용량을 증가시키므로서 고집적소자 제작에 적합하도록 한 커패시터의 제조방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a semiconductor device, and more particularly, to a method for manufacturing a capacitor, which is suitable for fabricating a highly integrated device by increasing the capacity of a capacitor by increasing the surface area of a storage node.
종래의 커패시터 제조방법을 첨부된 도면을 참조하여 상세히 설명한다.A conventional capacitor manufacturing method will be described in detail with reference to the accompanying drawings.
제1a도는 종래 커패시터의 스토리지노드의 단면도이고, 제1b도는 제1a도의 스토리지노드의 평면도이다.FIG. 1A is a cross-sectional view of a storage node of a conventional capacitor, and FIG. 1B is a plan view of the storage node of FIG. 1A.
상기 도면에 따르면, 종래 커패시터의 스토리지노드 구조는 스토리지노드(5a) 상면이 1개의 바아(bar)와 함께 제1b도와 같이 1개의 실린더 형태를 이루도록 되어 있다.According to the drawing, the storage node structure of the conventional capacitor is configured such that the upper surface of the storage node 5a forms one cylinder shape as shown in FIG. 1B together with one bar.
상기 형태로 된 종래의 커패시터 제조방법을 설명하면 다음과 같다.Referring to the conventional capacitor manufacturing method of the above form as follows.
제2a∼2i도는 종래 커패시터의 제조공정 단면도이다.2A to 2I are cross-sectional views of a conventional capacitor manufacturing process.
종래 커패시터 제조방법은, 먼저 제2a도에 도시된 바와 같이, 반도체기판(1)을 준비하고, 상기 반도체기판(1)상에 산화물을 증착하여 제1 산화막(SiO2)(2)과 상기 산화막(2)상에 질화막을 증착하여 제1질화막(3)을 각각 형성한다.Conventional capacitor manufacturing method, first, the 2a also, the first oxide film by preparing a semiconductor substrate (1), depositing an oxide on said semiconductor substrate (1), (SiO 2) (2) and the oxide film, as shown in A nitride film is deposited on (2) to form a first nitride film 3, respectively.
이어서 제2b도에 도시된 바와 같이, 사진석판술(photolithography) 및 사진식각공정에 의해 상기 반도체기판(1)이 노출되도록 상기 제1질화막(3)과 제1산화막(2)을 선택적으로 제거하여 노드콘택홀(4)을 형성한다.Subsequently, as shown in FIG. 2B, the first nitride film 3 and the first oxide film 2 are selectively removed to expose the semiconductor substrate 1 by photolithography and photolithography. The node contact hole 4 is formed.
그다음 제2c도에 도시된 바와 같이, 상기 노드콘택홀(4)을 포함한 상기 질화막(3)위에 상기 노드콘택홀(4)을 매립하도록 다결정 실리콘을 증착하여 제1도전층(5)을 형성한다.Then, as shown in FIG. 2C, the first conductive layer 5 is formed by depositing polycrystalline silicon to fill the node contact hole 4 on the nitride film 3 including the node contact hole 4. .
이어서 제2d도에 도시된 바와 같이, 상기 제1도전층(5)위에 산화물을 증착하여 제2산화막(6)과, 상기 제2산화막(6)위에 다결정 실리콘을 증착하여 제2도전층(7)을 각각 형성한다.Subsequently, as shown in FIG. 2D, an oxide is deposited on the first conductive layer 5 to deposit a second oxide layer 6 and polycrystalline silicon on the second oxide layer 6 to form a second conductive layer 7. ) Respectively.
그다음 제2e도에 도시된 바와 같이, 사진석판술(photolithography) 및 사진식각공정에 의해 상기 제2도전층(7)과 상기 제2산화막(6)을 선택적으로 제거한다.Next, as shown in FIG. 2E, the second conductive layer 7 and the second oxide film 6 are selectively removed by photolithography and photolithography.
이어서 노드콘택 마스크로 상기 제2도전층(7)을 건식식각(dry etch)법에 의해 선택적으로 제거하여 임시 도전층(7a)만 남도록 한다.Subsequently, the second conductive layer 7 is selectively removed by a dry etch method using a node contact mask so that only the temporary conductive layer 7a remains.
그다음 상기 제2산화막(6)을 습식식각(wet etch)법에 의해 선택적으로 제거하여 임시 산화막(6a)만 남도록 한다.Then, the second oxide film 6 is selectively removed by a wet etch so that only the temporary oxide film 6a remains.
이어서 제2f도에 도시된 바와 같이, 상기 임시산화막(6a)과 임시도전층(7a)을 포함한 상기 제1도전층(5)의 노출된 표면에 다결정 실리콘을 증착하여 제3도전층(8)을 형성하고, 상기 제3도전층(8)위에 산화물을 증착하여 제3산화막(9)을 각각 형성한다.Subsequently, as shown in FIG. 2F, polycrystalline silicon is deposited on the exposed surface of the first conductive layer 5 including the temporary oxide film 6a and the temporary conductive layer 7a to form the third conductive layer 8. And oxides are deposited on the third conductive layer 8 to form third oxide films 9, respectively.
그다음 제2g도에 도시된 바와 같이, 상기 제3산화막(9)을 상기 임시도전층(7a)의 측면부분에 형성된 상기 제3도전층(8) 측면에만 남도록 에치백하여 임시측벽(9a)을 형성한다.Then, as shown in FIG. 2g, the third oxide film 9 is etched back so as to remain only on the side surface of the third conductive layer 8 formed on the side portion of the temporary conductive layer 7a, thereby forming the temporary side wall 9a. Form.
이어서 제2h도에 도시된 바와 같이, 상기 임시측벽(9a)과 상기 임시산화막(6a)을 마스크로 상기 제3도전층(8)과 임시도전층(7a) 및 상기 제1도전층(5)을 선택적으로 에치백하여 스토리지노드(5a)부분 및 상기 제3도전층(a)부분만 남도록 한다.Subsequently, as shown in FIG. 2H, the third conductive layer 8, the temporary conductive layer 7a, and the first conductive layer 5 are masked using the temporary side wall 9a and the temporary oxide film 6a as a mask. Selectively etches back so that only the storage node 5a portion and the third conductive layer (a) portion remain.
이때 상기 스토리지노드(5a)는 상기 임시측벽(9a)과 임시산화막(6a)사이의 상기 제1도전층(5) 부분은 소정 깊이만큼만 식각하여 형성한다.In this case, the storage node 5a is formed by etching a portion of the first conductive layer 5 between the temporary side wall 9a and the temporary oxide layer 6a only by a predetermined depth.
그다음 제2i도에 도시된 바와 같이, 상기 임시산화막(6a)과 임시측벽(9a0을 습식식각(wet etch)법에 의해 제거한다.Then, as shown in FIG. 2i, the temporary oxide film 6a and the temporary side wall 9a0 are removed by a wet etch method.
이어서 상기 스토리지노드(5a) 및 제3도전층(8a)부분의 노출된 표면에 커패시터 유전체막(5b)을 형성하고, 상기 커패시터 유전체막(5b)위에 커패시터 플레이트전극(10)을 형성하여 커패시터를 완료한다.Subsequently, a capacitor dielectric film 5b is formed on exposed surfaces of the storage node 5a and the third conductive layer 8a, and a capacitor plate electrode 10 is formed on the capacitor dielectric film 5b to form a capacitor. To complete.
상기에서와 같이 종래의 커패시터 제조방법에 있어서는 다음과 같은 문제점이 있다.As described above, the conventional capacitor manufacturing method has the following problems.
종래의 커패시터 제조방법에 있어서는 스토리지노드가 1개의 실린터와 1개의 바아형태로 되어 있어 스토리지노드의 표면적을 증가시키는데 한계가 따른다.In the conventional capacitor manufacturing method, the storage node is in the form of one cylinder and one bar, which leads to a limitation in increasing the surface area of the storage node.
따라서 종래의 커패시터 제조방법은 소자가 고집적화됨에 따라 스토리지노드의 면적이 작아짐을 감안할 때 더 이상의 커패시터 용량증가를 기대할 수 없으므로 고집적소자 제작시에는 적합하지 못하다.Therefore, the conventional capacitor manufacturing method is not suitable for the manufacture of high integrated devices because the capacity of the capacitor can not be expected to increase any more, considering that the area of the storage node is reduced as the device is highly integrated.
본 발명은 상기 종래 문제점을 해소하기 위하여 안출한 것으로, 스토리지노드의 표면적을 넓게 하여 커패시터의 용량을 증가시키므로써 고집적소자 제작시에 적합하도록 한 커패시터의 제조방법을 제공함에 목적이 있다.Disclosure of Invention The present invention has been made to solve the above problems, and an object of the present invention is to provide a method of manufacturing a capacitor, which is suitable for manufacturing a highly integrated device by increasing the capacity of a capacitor by increasing the surface area of a storage node.
상기 목적을 달성하기 위한 본 발명에 따른 반도체소자의 제조방법은 반도체기판을 준비하는 단계; 상기 반도체기판위에 제1절연막과, 상기 제1절연막위에 제2절연막을 각각 형성하는 단계; 상기 반도체기판이 노출되도록 상기 제2절연막과 제1절연막을 선택적으로 제거하여 노드콘택홀을 형성하는 단계; 상기 노드콘택홀을 포함한 상기 제2절연막상에 상기 노드콘택홀을 매립하도록 제1도전층을 증착하는 단계; 상기 제1도전층상에 제3절연막을 증착하는 단계; 상기 제3절연막을 선택적으로 제거하여 임시막을 형성하는 단계; 상기 임시막을 포함한 상기 제1도전층위에 제4절연막을 증착하는 단계; 상기 제4절연막을 상기 임시막의 양측면에만 남도록 선택적으로 제거하여 임시측벽을 형성하는 단계; 상기임시측벽을 포함한 상기 임시막을 마스크로 상기 제1도전층을 선택적으로 제거하여 스토리지노드를 형성하는 단계; 상기 임시막을 제거하고, 상기 임시측벽과 상기 스토리지 노드 및 상기 제2절연막의 노출된 표면에 제2도전층을 증착하는 단계; 상기 임시측벽의 양측면을 포함한 상기 스토리지노드의 양측면에만 남도록 상기 제2도전층을 선택적으로 제거하여 노드필라를 형성하는 단계; 상기 임시측벽을 포함한 상기 제2절연막을 제거하는 단계; 상기 노드필라와 스토리지노드의 노출된 표면위에 커패시터 유전체막을 형성하는 단계; 상기 커패시터 유전체막의 노출된 표면과 상기 제1절연막의 일부분에 커패시터의 플레이트전극을 형성하는 단계를 포함하여 이루어짐에 그 특징이 있다.Method for manufacturing a semiconductor device according to the present invention for achieving the above object comprises the steps of preparing a semiconductor substrate; Forming a first insulating film on the semiconductor substrate and a second insulating film on the first insulating film, respectively; Forming a node contact hole by selectively removing the second insulating layer and the first insulating layer to expose the semiconductor substrate; Depositing a first conductive layer to fill the node contact hole on the second insulating layer including the node contact hole; Depositing a third insulating film on the first conductive layer; Selectively removing the third insulating film to form a temporary film; Depositing a fourth insulating film on the first conductive layer including the temporary film; Selectively removing the fourth insulating film so as to remain only on both sides of the temporary film to form a temporary side wall; Forming a storage node by selectively removing the first conductive layer using the temporary layer including the temporary sidewall as a mask; Removing the temporary layer and depositing a second conductive layer on exposed surfaces of the temporary side wall, the storage node, and the second insulating layer; Forming a node pillar by selectively removing the second conductive layer so as to remain only on both sides of the storage node including both sides of the temporary side wall; Removing the second insulating film including the temporary side wall; Forming a capacitor dielectric layer on the exposed surface of the node pillar and the storage node; And forming a plate electrode of the capacitor on the exposed surface of the capacitor dielectric film and a portion of the first insulating film.
본 발명을 첨부된 도면을 참조하여 상세히 설명한다.The present invention will be described in detail with reference to the accompanying drawings.
제3a도는 본 발명에 따른 커패시터의 스토리지노드의 단면도이고, 제3b도는 제3a도의 스토리지노드의 평면도이다.Figure 3a is a cross-sectional view of the storage node of the capacitor according to the invention, Figure 3b is a plan view of the storage node of Figure 3a.
상기 도면에 따르면, 본 발명에 따른 커패시터의 스토리지노드의 구조는 제1도전층(15a) 상면과 측면에 소정간격을 두고 복수개의 노드필라(node pillar)가 수직방향으로 형성되어 복수개의 실린더 형태를 이루도록 되어 있다.According to the drawings, the structure of the storage node of the capacitor according to the present invention is a plurality of node pillars (node pillar) is formed in a vertical direction at a predetermined interval on the upper surface and side surfaces of the first conductive layer (15a) to form a plurality of cylinders It is to be accomplished.
상기 형태로 된 본 발명에 따른 커패시터의 제조방법을 설명하면 다음과 같다.Referring to the manufacturing method of the capacitor according to the present invention in the above form as follows.
제4a∼4j도는 본 발명에 따른 커패시터의 제조공정 단면도이다.4A to 4J are sectional views of the manufacturing process of the capacitor according to the present invention.
본 발명에 따른 커패시터 제조방법은, 먼저 제4a도에 도시된 바와 같이, 반도체기판(11)을 준비하고, 반도체기판(11)상에 산화물을 증착하여 제1산화막(SiO2)(12)과, 상기 산화막(12)상에 질화막을 증착하여 제1질화막(13)을 각각 형성한다.Capacitor manufacturing method according to the present invention, first, the 4a, as shown in Fig, preparing a semiconductor substrate 11, by depositing an oxide over the semiconductor substrate 11, the first oxide film (SiO 2) (12) and The first nitride layer 13 is formed by depositing a nitride layer on the oxide layer 12.
이어서 제4b도에 도시된 바와 같이, 사진석판술(photolighography) 및 사진식각공정에 의해 상기 반도체기판(11)이 노출되도록 상기 질화막(13)과 산화막(12)을 선택적으로 제거하여 노드콘택홀(14)을 형성한다.Subsequently, as shown in FIG. 4B, the nitride layer 13 and the oxide layer 12 are selectively removed so that the semiconductor substrate 11 is exposed by photolighography and photolithography. 14).
그다음 제4b도에 도시된 바와 같이, 상기 노드콘택홀(14)을 포함한 상기 질화막(13)위에 상기 노드콘택홀(14)을 매립하도록 다결정 실리콘을 증착하여 제1도전층(15)을 형성한다.Next, as shown in FIG. 4B, the first conductive layer 15 is formed by depositing polycrystalline silicon on the nitride layer 13 including the node contact hole 14 to fill the node contact hole 14. .
이어서 상기 제1도전층(15)위에 산화물을 증착하여 제2산화막(16)을 형성한다.Subsequently, an oxide is deposited on the first conductive layer 15 to form a second oxide layer 16.
그다음 제4d도에 도시된 바와 같이, 건식식각법에 의해 상기 제2산화막(16)을 선택적으로 제거하여 임시막(16a)을 형성한다.Then, as shown in FIG. 4D, the second oxide film 16 is selectively removed by dry etching to form a temporary film 16a.
이어서 제4e도에 도시된 바와 같이, 상기 임시막(16a)을 포함한 상기 제1도전층(15)의 노출된 표면위에 질화막을 증착하여 제2질화막(17)을 형성한다.Subsequently, as illustrated in FIG. 4E, a nitride film is deposited on the exposed surface of the first conductive layer 15 including the temporary film 16a to form a second nitride film 17.
그다음 제4f도에 도시된 바와 같이, 상기 제2질화막(17)을 상기 임시막(16a) 양측면에만 남도록 에치백(etch bakc)하여 임시측벽(17a)을 형성한다.Then, as shown in FIG. 4F, the second nitride film 17 is etched back so as to remain only on both sides of the temporary film 16a to form a temporary side wall 17a.
이어서 상기 양쪽 임시측벽(17a)과 임시막(16a)을 마스크로 상기 제1도전층(15)을 선택적으로 에치백하여 스토리지노드(15a)부분만 남도록 한다.Subsequently, the first conductive layer 15 is selectively etched back using both the temporary side walls 17a and the temporary layer 16a as a mask so that only a portion of the storage node 15a remains.
그다음 제4g도에 도시된 바와 같이, 습식식각법(wet etch)에 의해 상기 임시막(16a)을 완전 제거한다.Then, as shown in FIG. 4G, the temporary film 16a is completely removed by wet etch.
이어서, 제4h도에 도시된 바와 같이, 상기 임시측벽(17a)을 포함한 스토리지노드(15a) 및 제1질화막(13)의 노출된 표면위에 다결정 실리콘을 증착하여 제2도전층(18)을 형성한다.Subsequently, as shown in FIG. 4h, the second conductive layer 18 is formed by depositing polycrystalline silicon on the exposed surface of the storage node 15a and the first nitride layer 13 including the temporary side wall 17a. do.
그다음 제4i도에 도시된 바와 같이, 상기 제2도전층(18)을 상기 임시측벽(17a)의 양측면과 상기 스토리지노드(15a)의 측면에만 남도록 에치백하여 노드필라(node pillar)(18a)를 형성한다.Next, as shown in FIG. 4I, the second conductive layer 18 is etched back so as to remain only on both sides of the temporary side wall 17a and the side of the storage node 15a, thereby forming a node pillar 18a. To form.
이어서 제4j도에 도시된 바와 같이, 습식식각법에 의해 상기 임시측벽(17a)과 상기 제1질화막(13)을 제거하여 스토리지노드(15a) 및 노드필라(18a)만 남도록 한다.Subsequently, as shown in FIG. 4j, the temporary side wall 17a and the first nitride layer 13 are removed by a wet etching method so that only the storage node 15a and the node pillar 18a remain.
그다음 상기 노드필라(18a)와 스토리지노드(15a)의 노출된 표면위에 커패시터 유전체막(19)을 형성하고, 상기 커패시터 유전체막(19)의 노출된 표면과 상기 제1산화막(12)의 일부분위에 커패시터 유전체막(19)의 노출된 표면과 상기 제1산화막(12)의 일부분위에 커패시터 플레이트전극(20)을 형성하여 커패시터를 완성한다.A capacitor dielectric film 19 is then formed on the exposed surfaces of the node pillars 18a and the storage node 15a, and on the exposed surfaces of the capacitor dielectric films 19 and a portion of the first oxide film 12. The capacitor plate electrode 20 is formed on the exposed surface of the capacitor dielectric film 19 and a portion of the first oxide film 12 to complete the capacitor.
상기에서와 같이 본 발명에 따른 커패시터의 제조방법에 있어서는 다음과 같은 효과가 있다.As described above, the manufacturing method of the capacitor according to the present invention has the following effects.
본 발명에 따른 커패시터의 제조방법에 있어서는 스토리지노드 상면에 수직으로 다수개의 노드필라를 형성하여 스토리지노드의 표면적을 넓게 형성할 수 있으므로 커패시터 용량을 증가시킬수 있다.In the method of manufacturing a capacitor according to the present invention, a plurality of node pillars may be formed perpendicularly to an upper surface of the storage node, thereby increasing the surface area of the storage node, thereby increasing the capacitor capacity.
따라서 본 발명에 따른 커패시터의 제조방법은 고집적소자 제작시에 적합하다고 볼수 있다.Therefore, the manufacturing method of the capacitor according to the present invention can be seen to be suitable at the time of manufacturing a high-integration device.
Claims (5)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950052210A KR0161874B1 (en) | 1995-12-19 | 1995-12-19 | Method of manufacturing capacitor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950052210A KR0161874B1 (en) | 1995-12-19 | 1995-12-19 | Method of manufacturing capacitor |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR970052820A KR970052820A (en) | 1997-07-29 |
| KR0161874B1 true KR0161874B1 (en) | 1999-02-01 |
Family
ID=19441553
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019950052210A KR0161874B1 (en) | 1995-12-19 | 1995-12-19 | Method of manufacturing capacitor |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR0161874B1 (en) |
-
1995
- 1995-12-19 KR KR1019950052210A patent/KR0161874B1/en not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR970052820A (en) | 1997-07-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR0156646B1 (en) | Capacitor manufacture of semiconductor device | |
| KR0161874B1 (en) | Method of manufacturing capacitor | |
| KR100351989B1 (en) | Capacitor forming method of semiconductor device | |
| KR100235895B1 (en) | Manufacturing method of capacitor charge storage electrode | |
| KR100223286B1 (en) | Method for manufacturing charge storage node of capacitor | |
| KR100253339B1 (en) | Method of fabricating capacitor | |
| KR100248806B1 (en) | Semiconductor memory device and the manufacturing method thereof | |
| KR0124576B1 (en) | Capacitor apparatus of semiconductor memory | |
| KR100199353B1 (en) | Storage electrode fabrication method of capacitor | |
| KR930008073B1 (en) | Method of fabricating for semiconductor memory device | |
| KR960005255B1 (en) | Manufacture of semiconductor device capacitor | |
| KR100196223B1 (en) | Manufacturing method of capacitor | |
| KR960005250B1 (en) | Cavity-capacitor forming method | |
| KR100537195B1 (en) | Capacitor Manufacturing Method of Semiconductor Memory Device | |
| KR970004954B1 (en) | Capacitor of semiconductor device and the manufacture method | |
| KR0166492B1 (en) | Capacitor fabrication method of semiconductor device | |
| KR100269625B1 (en) | Method of fabricating capacitor | |
| KR100204019B1 (en) | Forming method for charge storage electrode of semiconductor device | |
| KR0154163B1 (en) | Capacitor fabrication method of semiconductor device | |
| KR100356785B1 (en) | Method for manufacturing stacked capacitor of dram device | |
| KR100266020B1 (en) | Capacitor and method of fabricating the same | |
| KR100218302B1 (en) | Fabricating method for capacitor in memory cell | |
| KR100265992B1 (en) | A manufacturing method of capacitor electrode of semiconductor device | |
| KR20010068610A (en) | Fabricating method of capacitor | |
| KR19980053149A (en) | Manufacturing method of multi-cylindrical capacitor |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20060720 Year of fee payment: 9 |
|
| LAPS | Lapse due to unpaid annual fee |