KR100218541B1 - 에스오아이(soi) 웨이퍼 제조방법 - Google Patents

에스오아이(soi) 웨이퍼 제조방법 Download PDF

Info

Publication number
KR100218541B1
KR100218541B1 KR1019960051374A KR19960051374A KR100218541B1 KR 100218541 B1 KR100218541 B1 KR 100218541B1 KR 1019960051374 A KR1019960051374 A KR 1019960051374A KR 19960051374 A KR19960051374 A KR 19960051374A KR 100218541 B1 KR100218541 B1 KR 100218541B1
Authority
KR
South Korea
Prior art keywords
wafer
single crystal
silicon single
crystal wafer
silicon
Prior art date
Application number
KR1019960051374A
Other languages
English (en)
Other versions
KR19980031812A (ko
Inventor
장형우
송창섭
Original Assignee
김덕중
페어차일드코리아반도체주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김덕중, 페어차일드코리아반도체주식회사 filed Critical 김덕중
Priority to KR1019960051374A priority Critical patent/KR100218541B1/ko
Publication of KR19980031812A publication Critical patent/KR19980031812A/ko
Application granted granted Critical
Publication of KR100218541B1 publication Critical patent/KR100218541B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30625—With simultaneous mechanical treatment, e.g. mechanico-chemical polishing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Element Separation (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Abstract

본 발명은 실리콘 기판 접합 (Silicon Direct Bonding : SDB)법을 이용한 에스오아이(Silicon on Insulator: SOI) 웨이퍼의 제조 방법에 관한 것으로서 첫째, 절연 기판 위에 산화막을 형성하는 단계 둘째, 실리콘 단결정 웨이퍼를 상기 산화막과 본딩하는 단계, 셋째, 포토레지스트를 상기 실리콘 단결정 웨이퍼 상에 원형으로 형성하는 단계, 넷째, 상기 실리콘 단결정 웨이퍼를 식각하는 단계 및 다섯째, 상기 포토레지스트를 제거하는 공정을 통하여, 실리콘 단결정 웨이퍼의 가장자리 부위의 두께가 불균일하거나, 상기 실리콘 단결정 웨이퍼와 핸들 웨이퍼간의 단차가 큰 경우에도 실리콘 단결정 웨이퍼의 가장자리만 균일하게 제거함으로써 양질의 SOI웨이퍼를 제조하는 방법에 관한 것이다.

Description

에스오아이 (SOI) 웨이퍼 제조방법
본 발명은 반도체 장치의 제조 방법에 관한 것으로서, 더욱 상세하게는 실리콘 기판 접합 (Silicon Direct Bonding : SDB)법을 이용한 에스오아이(Silicon on Insulator: SOI) 웨이퍼의 제조에 관한 것이다.
SOI (Silicon on Insulator)웨이퍼란 절연 기판 상에 형성된 반도체를 뜻하는 것으로서, 실리콘 기판에 산화막 또는 측벽을 형성하여 액티브 소자를 분리(isolation)하는 졍션 분리(Junction isolation)구조를 가지는 벌크 실리콘 집적회로 기술의 취약점을 극복하기 위하여 개발되고 있다. 즉 벌크 실리콘 집적회로에서 액티브 소자의 분리에 사용되는 졍션 분리법(Junction isolation)은 통상적인 도핑레벨 및 소자 구조하에서는 졍션 브레이크다운 전압인 30V정도의 고전압이 공급되는 소자에는 사용될 수 없다. 또한 졍션 분리법을 사용한 소자는 감마 레이에 의하여 pn접합부에 형성되는 일시적인 광전류가 존재하므로 강한 광이 조사되는 환경에서 사용될 수 없는 단점이 있다. 이러한 벌크 실리콘 집적회로의 졍션 분리구조에 비하여, 일반적으로 SOI기술은 1)소자간의 기생용량이 적은데 기인한 빠른 동작속도, 2)낮은 전력소모, 3)큰 집적도, 4) α입자에 의한 면역성, 5)공정의 단순함, 6) CMOS 에서의 래치업 문제가 없는 점, 7)기판을 통한 소자간의 간섭효과가 없는 점, 8)설계의 용이성 및 유연성, 9)높은 잡음 영역 및 10) 3차원 집적회로 설계의 가능성 때문에 최근에 본격적으로 연구되고 있다.
상기 SOI웨이퍼의 제조방법에는 다이일렉트릭 아이솔레이션(Dielectric isolation)법, 정전기 접합기술 및 실리콘 다이렉트 본딩법 등이 있으며, 그 중 널리 사용되는 실리콘 다이렉트 본딩 기술을 이용한 SOI웨이퍼의 제조 방법은 FZ웨이퍼와 핸들웨이퍼를 본딩한 다음, FZ웨이퍼 상에 생성될 액티브 소자들이 적절히 분리(isolation)될 수 있도록 FZ웨이퍼를 그라인딩하는 공정으로 이루어져 있다. 여기서 FZ 웨이퍼는 반도체의 액티브소자가 형성되는 그라인딩된 웨이퍼로서, 통상의 플로트 존(FLOAT ZONE)법에 의하여 형성된 단결정 실리콘 웨이퍼를 말한다. 또한 핸들 웨이퍼는 본딩웨이퍼의 플레이트가 되는 웨이퍼를 말한다. 그라인딩이 완료된 상태에서 실리콘 단결정 웨이퍼를 보면, FZ웨이퍼와 핸들 웨이퍼의 가장자리 부위에 생기는 갭으로 인해 FZ웨이퍼의 가장자리 부위가 균일하게 처리되지 않고 웨이퍼조각이 불균일하게 떨어져 나가기 때문에 후속공정 진행에 많은 문제를 야기한다. 이러한 FZ웨이퍼 가장자리 부위의 불균일한 면을 줄이기 위한 일반적인 방법은 그라인딩 공정을 더욱 세밀하게 하는 것이다. 상기한 종래의 SOI웨이퍼의 제조 공정을 도1을 참조하여 설명하면 다음과 같다. 도 1은 종래의 SOI 웨이퍼의 제조과정을 나타내는 도면이다. 도1에 도시하였듯이, SOI웨이퍼는 먼저 핸들 웨이퍼(1)에 산화막(3)을 성장시키고, FZ웨이퍼(2)와 핸들웨이퍼(1)를 실리콘 기판 접합 기술을 이용하여 접합함으로써 제조한다. 이러한 접합 과정 후 그라인딩 및 CMP(Chemical and Mechanical Polishing: 화학적 기계연마)와 같은 물리적 평탄화 방법을 이용하여 액티브 소자 형성에 필요한 두께만 남도록 FZ 웨이퍼(2)를 가공한다. 그러나 이러한 방법을 이용하면 거의 FZ웨이퍼의 두께 만큼을 그라인딩하여야 하며, 그라인딩시 균일한 두께관리가 요구되기 때문에 본딩 웨이퍼의 수율을 저하시키는 요인이 된다. 또한 이러한 그라운딩 작업 후에도 도 3A에 도시된 SOI웨이퍼의 평면도와 같이 FZ 웨이퍼(2)의 가장자리 부위에 불균일한 형태의 단차가 남게된다. 이러한 불균일한 단차에 의하여 FZ웨이퍼(2)에 형성되는 소자가 정상적으로 형성되지 않으므로 본딩 웨이퍼의 생산성이 저하된다. 따라서, 본 발명은 이러한 FZ웨이퍼 가장자리 부위의 불균일한 면을 효과적으로 제거하여 줌으로써 후속공정의 불량문제를 해결하고 본딩 웨이퍼의 수율을 향상시킬 수 있는 SOI웨이퍼의 제조기술을 제공하는 것을 목적으로 한다.
도1은 종래의 에스오아이 웨이퍼의 제조공정을 도시하는 것이고.
도2는 본 발명의 에스오아이 웨이퍼의 제조공정을 도시하는 것이며,
도3A 및 3B 는 각각 종래의 및 본 발명의 에스오아이 웨이퍼의 제조 방법에 따라 제조된 에스오아이 웨이퍼의 평면도를 나타낸다.
* 도면의 주요부분에 대한 부호의 설명
1 : 핸들 웨이퍼 2 : 산화막
3 : FZ 웨이퍼 4 : 포토레지스트
상기 목적을 달성하기 위하여 본 발명은 첫째, 절연 기판 위에 산화막을 형성하는 단계, 둘째, 실리콘 단결정 웨이퍼를 상기 산화막과 본딩하는 단계, 셋째, 포토레지스트를 상기 실리콘 단결정 웨이퍼 상에 원형으로 형성하는 단계, 넷째, 상기 실리콘 단결정 웨이퍼를 식각하는 단계 및 다섯째, 상기 포토레지스트를 제거하는 단계로 이루어진 SOI웨이퍼의 제조 방법을 제공한다.
이하, 첨부된 도면을 참조하여 본 발명을 더욱 상세하게 설명한다.
도 2는 본 발명의 일 실시예에 따른 SOI웨이퍼의 제조과정 및 상기 과정에 의하여 제조된 SOI웨이퍼의 단면도를 나타낸다. 도2에 도시되었듯이, 본 발명에 따른 SOI웨이퍼의 제조공정은 먼저, 핸들 웨이퍼(1)에 산화막(3)을 성장시키고 FZ웨이퍼(2)와 핸들웨이퍼를 본딩하여 SOI웨이퍼를 제조한다. 상기 본딩 과정 후 그라인딩 및 CMP(Chemical and Mechanical Polishing: 화학적 기계연마)와 같은 물리적 평탄화 방법을 이용하여 액티브 소자 형성에 필요한 두께만이 남도록 FZ 웨이퍼(2)를 가공한다. 상기 그라인딩 및 CMP과정이 완료되면 FZ웨이퍼(2)에 포토레지스트(4)를 도포한다.
포토레지스트(4)를 형성하는 공정은 다음과 같다. 먼저 광의 조사(照射)에 의하여 감광된 부분이 현상액에 의하여 용해되지 않거나(네거형), 용해되는 (포지형) 유기 고분자(레지스트)를 실리콘 단결정 웨이퍼인 FZ웨이퍼(2) 위에 균일하게 도포한다. 이때 포지형 레지스트를 도포할 경우에는 실리콘 단결정과 레지스트의 밀착성을 증가시키기 위하여 실리콘 단결정상에 헥사메틸디실라잔을 도포할 수 도 있다. 다음으로 도포된 포토 레지스트중의 유기 용제를 휘발시키는 소프트 베이크과정을 거친다. 상기 도포된 레지스트 위에 포토마스크를 올려놓고 자외선을 조사하여 패턴을 인화한다. 이때 본 발명의 공정에서는 패턴으로서 도3B에 도시된 바와 같이 원형 패턴이 사용되었다. 다음으로 인화된 패턴을 현상하기 위한 현상공정을 수행한다. 이때 사용되는 현상액으로는 크실렌 등의 유기 용제 또는 알칼리 수용액이 사용된다. 현상에는 상기 수용액에 웨이퍼를 침적시키는 방법과, 현상될 웨이퍼 상에 상기 현상액을 스프레이 형태로 도포하는 방법이 있다. 끝으로 상기 현상공정후에 현상액 찌꺼기 등을 제거하기 위하여 린스공정을 수행하다.
상기와 같은 공정을 거쳐서 포토레지스트(4)가 도포된 핸들 웨이퍼를 가장자리 비드 처리하여 FZ웨이퍼(2)의 불균일한 면이 포토레지스트(4)로 부터 오픈되게 한다. 오픈된 면을 가진 본딩 웨이퍼를 실리콘 에칭용액에 넣어 FZ웨이퍼(2)의 가장자리 부위가 에칭 되도록 한다. 이때 핸들 웨이퍼(1)는 산화막(3)이 형성된 웨이퍼를 사용하기 때문에 에칭 되지 않고 FZ웨이퍼(4)의 불균일한 가장자리면만이 에칭된다. 에칭공정에서 사용하는 에칭용액은 에칭되어야할 실리콘 단결정의 조건 및 상태에 따라 적절히 선택한다. 이렇게 하면 FZ 웨이퍼(4)의 가장자리 부위만 제거되기 때문에 균일한 FZ 웨이퍼(4)를 제조할 수 있게된다. 그 후 포토레지스트를 제거하여 SOI웨이퍼의 제조를 마치면 도3의 B에 도시된 평면도와 같은 형태로 SOI웨이퍼가 제조되기 때문에 FZ 웨이퍼에 제조되는 액티브 소자(도시되지 않음)를 불량없이 형성할 수 있다. 이후 공정은 통상의 과정을 적용하여 반도체 소자를 제조한다. 본 실시예에서는 액티브 소자가 형성되는 웨어퍼로서 FZ웨이퍼를 사용하였으나 본 발명은 여기에 한정되지 않고 CZ(Czochralski)웨이퍼 등도 사용될 수 있다.
본 발명의 공정에 의하여 SOI웨이퍼의 가장자리 부위를 형성하면, 실리콘 에칭용액내에서 FZ 웨이퍼의 가장자리 부위를 에칭하여 제거하기 때문에, FZ웨이퍼의 가장자리 부위의 두께가 불균일 하거나 또는 FZ 웨이퍼와 핸들 웨이퍼간의 단차가 커도 FZ웨이퍼의 가장자리만 균일하게 제거되므로 SOI웨이퍼 제조에 효과적이다. 또한 WET 에칭용액에서 FZ에이퍼의 가장자리를 처리하기 때문에 FZ웨이퍼 가장자리가 경사지게 에칭되어 소자 제조시 가장자리 부위에서 유발되는 공정상의 문제를 제거할 수 있으므로 본딩 웨이퍼의 제조수율을 향상시킬 수 있다.

Claims (4)

  1. 절연 기판 위에 산화막을 형성하는 단계;
    실리콘 단결정 웨이퍼를 상기 산화막과 본딩하는 단계;
    포토레지스트를 상기 실리콘 단결정 웨이퍼 상에 원형으로 형성하는 단계;
    상기 실리콘 단결정 웨이퍼를 식각하는 단계; 및
    상기 포토레지스트를 제거하는 단계로 이루어진 SOI웨이퍼의 제조 방법
  2. 제1항에 있어서, 상기 실리콘 단결정 웨이퍼를 상기 산화막과 본딩한 후 상기 실리콘 단결정을 그라인딩하는 단계를 추가로 가지는 SOI 웨이퍼의 제조방법.
  3. 제1항에 있어서, 상기 실리콘 단결정 웨이퍼를 상기 산화막과 본딩한 후 상기 실리콘 단결정을 화학적 기계 연마 (CMP) 하는 단계를 추가로 가지는 SOI 웨이퍼의 제조방법.
  4. 제1항 내지 제3항 중 어느 한 항에 있어서, 상기 실리콘 단결정 웨이퍼는 FZ웨이퍼인 SOI 웨이퍼의 제조방법.
KR1019960051374A 1996-10-31 1996-10-31 에스오아이(soi) 웨이퍼 제조방법 KR100218541B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960051374A KR100218541B1 (ko) 1996-10-31 1996-10-31 에스오아이(soi) 웨이퍼 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960051374A KR100218541B1 (ko) 1996-10-31 1996-10-31 에스오아이(soi) 웨이퍼 제조방법

Publications (2)

Publication Number Publication Date
KR19980031812A KR19980031812A (ko) 1998-07-25
KR100218541B1 true KR100218541B1 (ko) 1999-10-01

Family

ID=19480487

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960051374A KR100218541B1 (ko) 1996-10-31 1996-10-31 에스오아이(soi) 웨이퍼 제조방법

Country Status (1)

Country Link
KR (1) KR100218541B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100414193B1 (ko) * 2001-05-08 2004-01-07 주식회사 실트론 에스오아이 웨이퍼 제조용 도너 웨이퍼 가공 방법
CN110752182A (zh) * 2019-10-28 2020-02-04 沈阳硅基科技有限公司 Soi的制造方法

Also Published As

Publication number Publication date
KR19980031812A (ko) 1998-07-25

Similar Documents

Publication Publication Date Title
US20040053503A1 (en) Selective etching using sonication
US6384422B2 (en) Method for manufacturing semiconductor device and ultrathin semiconductor device
US20120238098A1 (en) Method for manufacturing semiconductor device
US6225667B1 (en) Leaky lower interface for reduction of floating body effect in SOI devices
KR100218541B1 (ko) 에스오아이(soi) 웨이퍼 제조방법
US20050142804A1 (en) Method for fabricating shallow trench isolation structure of semiconductor device
KR100349366B1 (ko) 에스오아이 소자 및 그의 제조방법
US20050260802A1 (en) SOI circuit having reduced crosstalk interference and a method for forming the same
US5982006A (en) Active silicon-on-insulator region having a buried insulation layer with tapered edge
JP2003229551A (ja) 固体撮像装置の製造方法
KR20010046153A (ko) 반도체장치의 트렌치 구조의 소자분리막 형성방법
KR100218540B1 (ko) 반도체 압력센서의 제조방법
KR20040060560A (ko) 반도체 소자의 제조방법 및 구조
CN108597995B (zh) 半导体集成电路结构的研磨方法
JPS63260033A (ja) プラズマ反応処理装置
JP2817226B2 (ja) 半導体装置の製造方法
KR100386446B1 (ko) 반도체장치의소자격리막형성방법
KR100312656B1 (ko) 비씨-에스오아이 소자의 제조방법
KR20000061508A (ko) 트렌치 격리의 제조 방법
KR100699142B1 (ko) 에피택셜 웨이퍼에서의 포토리소그래피 방법
CN118099186A (zh) 一种半导体器件的制造方法
KR100302600B1 (ko) 반도체장치제조방법
JP3499144B2 (ja) 半導体装置の製造方法
KR20030059405A (ko) 이중 게이트 산화막 제조 방법
JPH08330414A (ja) Ｓｏｉ基板の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120525

Year of fee payment: 14

LAPS Lapse due to unpaid annual fee