KR100218346B1 - 반도체 웨이퍼의 레티클 얼라인용 키 형성구조 - Google Patents

반도체 웨이퍼의 레티클 얼라인용 키 형성구조 Download PDF

Info

Publication number
KR100218346B1
KR100218346B1 KR1019960067884A KR19960067884A KR100218346B1 KR 100218346 B1 KR100218346 B1 KR 100218346B1 KR 1019960067884 A KR1019960067884 A KR 1019960067884A KR 19960067884 A KR19960067884 A KR 19960067884A KR 100218346 B1 KR100218346 B1 KR 100218346B1
Authority
KR
South Korea
Prior art keywords
key
reticle
semiconductor wafer
alignment
reticle alignment
Prior art date
Application number
KR1019960067884A
Other languages
English (en)
Other versions
KR19980049211A (ko
Inventor
석남기
최상준
김태훈
김상표
Original Assignee
구본준
엘지반도체주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 구본준, 엘지반도체주식회사 filed Critical 구본준
Priority to KR1019960067884A priority Critical patent/KR100218346B1/ko
Publication of KR19980049211A publication Critical patent/KR19980049211A/ko
Application granted granted Critical
Publication of KR100218346B1 publication Critical patent/KR100218346B1/ko

Links

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F9/00—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically
    • G03F9/70—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically for microlithography
    • G03F9/7073—Alignment marks and their environment
    • G03F9/708—Mark formation
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F9/00—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically
    • G03F9/70—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically for microlithography
    • G03F9/7073—Alignment marks and their environment
    • G03F9/7076—Mark details, e.g. phase grating mark, temporary mark

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

본 발명은 반도체 웨이퍼의 레티클 얼라인용 키 형성구조에 관한 것으로, 종래에는 ILD로 BPSG를 적용하는 경우에 열처리 공정에서 질화막에 스트레스가 발생하게 되고, 이러한 스트레스는 사각형의 보호패턴 꼭지점에 집중하여 크랙을 발생시키며, 이와같은 크랙의 발생은 레티클의 얼라인시 에러를 발생시키는 문제점이 있었다.
본 발명 반도체 웨이퍼의 레티클 얼라인용 키 형성구조는 레티클을 얼라인하기 위한 알 아이 에이 키와, 그 알 아이 에이 키의 외측에 형성되며 사각형의 모서리에 각각 원호부가 형성되어 있는 보호패턴으로 구성되어, 종래와 같이 사각형의 모서리부분에서 열처리공정시 크랙이 발생하는 것이 방지되고, 따라서 크랙에 의한 얼라인 에러의 발생이 방지되는 효과가 있다.

Description

반도체 웨이퍼의 레티클 얼라인용 키 형성구조
본 발명은 반도체 웨이퍼의 레티클 얼라인(RETICLE ALIGN)용 키(KEY) 형성구조에 관한 것으로, 특히 패턴(PATTERN)의 모서리에 크랙(CRACK)이 발생하여 얼라인시 에러(ERRRO)가 발생하는 것을 방지하도록 하는데 적합한 반도체 웨이퍼의 레티클 얼라인용 키 형성구조에 관한 것이다.
일반적으로 노광공정을 진행하기 위해서는 레티클을 얼라인 하기 위한 얼라인 키를 형성시키게 되는데, 이와 같은 얼라인 키가 제1에 도시되어 있는 바, 이를 간단히 설명하면 다음과 같다.
제1도는 종래 반도체 웨이퍼의 레티클 얼라인용 키 형성구조를 보인 평면도로서, 도시된 바와 같이, 종래 레티클 얼라인용 키는 레티클을 얼라인하기 위한 알 아이 에이 키(RETICLE INTERMEDIATE ALIGNEMNT KEY)(1)와, 그 알 아이 에이 키(1)를 보호하기 위하여 외곽에 사각형으로 형성되는 보호패턴(2)으로 구성되어 있다.
이와 같이 구성되어 있는 종래의 레티클 얼라인용 키는 ILD로 BPSG를 증착하고, 포토/에치공정을 진행시 차기 노광공정에서 레티클을 얼라인 하기 위하여 웨이퍼의 상면에 얼라이용 키를 형성하게 된다.
그러나, 종래의 레티클 얼라인용 키는 ILD로 BPSG를 적용하는 경우에 열처리 공정에서 질화막에 스트레스가 발생하게 되고, 이러한 스트레스는 사각형의 보호패턴(2) 꼭지점에 집중하여 도2와 같이 크랙(3)을 발생시키며, 이와같은 크랙(3)의 발생은 레티클의 얼라인시 에러를 발생시키는 문제점이 있었다.
본 발명의 목적은 보호패턴에 크랙이 발생하는 것을 방지하여 얼라인 에러가 발생하는 것을 방지하도록 하는데 적합한 반도체 웨이퍼의 레티클 얼라인용 키 형성구조를 제공함에 있다.
제1도는 종래 반도체 웨이퍼의 레티클 얼라인용 키 형성구조를 보인 평면도.
제2도는 종래 반도체 웨이퍼의 레티클 얼라인용 키에 크랙이 발생된 상태를 보인 평면도.
제3도는 본 발명 반도체 웨이퍼의 레티클 얼라인용 키 형성구조를 보인 평면도.
* 도면의 주요부분에 대한 부호의 설명
11 : 알 아이 에이 키 12 : 보호패턴
12a : 원호부
상기와 같은 본 발명의 목적을 달성하기 위하여 알 아이 에이 키의 외측에 사각형의 보호패턴이 형성되어 있는 반도체 웨이퍼의 레티클 얼라인용 키 형성구조에 있어서, 상기 보호패턴의 모서리에 크랙방지를 위한 원호부를 각각 형성하여서 구성된 것을 특징으로 하는 반도체 웨이퍼의 레티클 얼라인용 키 형성구조가 제공된다.
이하, 상기와 같이 구성되는 본 발명 반도체 웨이퍼의 레티클 얼라인용 키 형성구조를 첨부된 도면의 실시예를 참고하여 보다 상세히 설명하면 다음과 같다.
제3도는 본 발명 반도체 웨이퍼의 레티클 얼라인용 키 형성구조를 보인 평면도로서, 도시된 바와 같이, 본 발명은 노광시 레티클을 얼라인하기 위한 알 아이 에이 키(11)와, 그 알 아이 에이 키(11)의 외측에 형성되며 알 아이 에이 키(11)를 보호하기 위한 사각형의 보호패턴(12)으로 구성된다.
그리고, 상기 보호패턴(12)의 모서리는 원호부(12a)를 각각 형성하여 크랙이 발생하는 것을 방지하였다.
즉, 보호패턴(12)의 모서리부분이 날카로운 경우에 크랙이 발생할 수 있는 노치부가 될 수 있기 때문에 둥근 원호부(12a)를 형성하여 크랙이 발생하는 것을 차단한 것이다.
상기와 같은 본 발명 반도체 웨이퍼의 레티클 얼라인용 키 형성구조에서는 ILD로 BSPG를 증착하고, 포토/에치공정을 진행시 차기 노광공정에서 레티클을 얼라인 하기 위하여 웨이퍼의 상면에 얼라이용 키를 형성하게 되는데, 보호패턴(12)의 모서리 부분에 각각 원호부(12a)가 형성되어 있어서 크랙발생이 방지되고, 따라서 노광공정진행시 종래와 같이 크랙에 의한 얼라인 에러가 발생하지 않게 된다.
이상에서 상세히 설명한 바와 같이 본 발명 반도체 웨이퍼의 레티클 얼라인용 키 형성구조는 레티클을 얼라인하기 위한 알 아이 에이 키와, 그 알 아이 에이 키의 외측에 형성되며 사각형의 모서리에 각각 원호부가 형성되어 있는 보호패턴으로 구성되어, 종래와 같이 사각형의 모서리부분에서 열처리공정시 크랙이 발생하는 것이 방지되는 효과가 있다.

Claims (1)

  1. 알 아이 키의 외측에 사각형의 보호패턴이 형성되어 있는 반도체 웨이퍼의 레티클 얼라인용 키 형성구조에 있어서, 상기 보호패턴의 모서리에 크랙방지를 위한 원호부를 각각 형성하여서 구성된 것을 특징으로 하는 반도체 웨이퍼의 레티클 얼라인용 키 형성구조.
KR1019960067884A 1996-12-19 1996-12-19 반도체 웨이퍼의 레티클 얼라인용 키 형성구조 KR100218346B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960067884A KR100218346B1 (ko) 1996-12-19 1996-12-19 반도체 웨이퍼의 레티클 얼라인용 키 형성구조

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960067884A KR100218346B1 (ko) 1996-12-19 1996-12-19 반도체 웨이퍼의 레티클 얼라인용 키 형성구조

Publications (2)

Publication Number Publication Date
KR19980049211A KR19980049211A (ko) 1998-09-15
KR100218346B1 true KR100218346B1 (ko) 1999-09-01

Family

ID=19489179

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960067884A KR100218346B1 (ko) 1996-12-19 1996-12-19 반도체 웨이퍼의 레티클 얼라인용 키 형성구조

Country Status (1)

Country Link
KR (1) KR100218346B1 (ko)

Also Published As

Publication number Publication date
KR19980049211A (ko) 1998-09-15

Similar Documents

Publication Publication Date Title
US6500767B2 (en) Method of etching semiconductor metallic layer
KR100218346B1 (ko) 반도체 웨이퍼의 레티클 얼라인용 키 형성구조
US6342426B1 (en) Method for protecting stepper alignment marks
US6531326B2 (en) Method to calibrate the wafer transfer for oxide etcher (with clamp)
US3904454A (en) Method for fabricating minute openings in insulating layers during the formation of integrated circuits
JP2541028Y2 (ja) 半導体装置
US6545369B1 (en) Overlay error reduction by minimization of unpatterned wafer area
KR100249889B1 (ko) 반도체 장치
JPH03101148A (ja) 半導体装置の製造方法
JP2975871B2 (ja) 合わせマークの位置ずれ検査方法
KR20010061352A (ko) 메사형 얼라인먼트 키
KR100303799B1 (ko) 반도체소자용마스크패턴
KR0143033B1 (ko) 반도체 소자의 보호막 형성방법
KR200284171Y1 (ko) 식각장비의 헬륨 누설 방지구조
KR0143862B1 (ko) 반도체 소자 제조용 콘택 마스크
KR960004820Y1 (ko) 포토레지스트 패턴 구조
KR960015485B1 (ko) 장벽금속의 풋 제거 방법
KR0164067B1 (ko) 반도체 소자 제조방법
KR950006636Y1 (ko) 플라즈마 에칭장비의 애노드 식각 방지장치
KR20010045203A (ko) 레티클 및 이를 이용한 반도체 소자의 제조방법
JPS59144125A (ja) レチクル
KR0179778B1 (ko) 반도체 웨이퍼의 주변노광용 마스크
KR100314740B1 (ko) 포토레지스트의두께선정방법
KR20070064161A (ko) 반도체 소자의 오버레이 키 패턴 형성 방법
JPS6161419A (ja) パタ−ン合わせ方法

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090526

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee