KR100209729B1 - 본딩패드 배선형성 방법 - Google Patents
본딩패드 배선형성 방법 Download PDFInfo
- Publication number
- KR100209729B1 KR100209729B1 KR1019960061438A KR19960061438A KR100209729B1 KR 100209729 B1 KR100209729 B1 KR 100209729B1 KR 1019960061438 A KR1019960061438 A KR 1019960061438A KR 19960061438 A KR19960061438 A KR 19960061438A KR 100209729 B1 KR100209729 B1 KR 100209729B1
- Authority
- KR
- South Korea
- Prior art keywords
- pad
- forming
- insulating film
- bonding pad
- bonding
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 31
- 239000000758 substrate Substances 0.000 claims abstract description 9
- 239000012535 impurity Substances 0.000 claims abstract description 5
- 238000007689 inspection Methods 0.000 claims abstract description 4
- 150000004767 nitrides Chemical class 0.000 claims description 13
- 229920000642 polymer Polymers 0.000 claims description 7
- 239000011229 interlayer Substances 0.000 claims description 3
- 239000002184 metal Substances 0.000 claims description 3
- 230000001681 protective effect Effects 0.000 claims description 3
- 239000000126 substance Substances 0.000 claims description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims 2
- 229910052757 nitrogen Inorganic materials 0.000 claims 1
- 229920002120 photoresistant polymer Polymers 0.000 description 8
- 239000010410 layer Substances 0.000 description 6
- 229910052731 fluorine Inorganic materials 0.000 description 5
- 239000011737 fluorine Substances 0.000 description 5
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 239000004020 conductor Substances 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- 239000004642 Polyimide Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000007774 longterm Effects 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/03—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
- H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
- H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
- H01L2224/02165—Reinforcing structures
- H01L2224/02166—Collar structures
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Wire Bonding (AREA)
Abstract
본 발명은 본딩패드 배선형성 방법에 관한 것으로 특히, 소자의 신뢰성을 향상시키도록 한 본딩패드 배선형성 방법에 관한 것이다.
이와 같은 본 발명에 따른 본딩패드 배선형성 방법은 기판을 준비하는 공정과, 상기 기판상의 일정부분에 패드를 형성하는 공정과, 상기 패드를 포함한 전면에 절연막을 형성하여 상기 패드의 표면이 일정부분 노출되도록 상기 절연막을 선택적으로 제거하는 공정과, 상기 절연막을 포함한 전면에 P검을 실시하는 공정과, 상기 공정에서 발생된 불순물 제거하는 공정과, 상기 절연막 패턴을 포함한 전면에 PIQ을 형성하고 상기 패드의 표면이 소정부분 노출되도록 선택적으로 제거하는 공정과, 상기 노출된 패드의 표면에 와이어를 본딩하는 공정을 포함하여 형성함에 그 특징이 있다.
Description
본 발명은 본딩패드 배선형성 방법에 관한 것으로 특히, 소자의 신뢰성을 향상시키도록 한 본딩패드 배선형성 방법에 관한 것이다.
이하, 첨부된 도면을 참조하여 종래 기술의 본딩패드 배선형성 방법을 설명하면 다음과 같다.
제1a도-제1e도는 종래 기술의 본딩패드 배선형성 방법을 나타낸 공정단면도이다.
먼저, 제1a도에 도시된 바와같이 반도체 기판(11)상에 도전성 물질인 패드(12)를 형성하고, 상기 패드(12)를 포함한 전면에 층간 보호막으로 질화막(13)을 형성한다.
이어, 상기 질화막(13)상에 제1감광막(14)을 도포한 후, 노광 및 현상공정으로 패터닝(Patterning)한다.
다음에, 제1b도에 도시된 바와같이 상기 패터닝된 제1감광막(14)을 마스크로 건식식각(Dry Etch) 공정을 실시하여 상기 패드(12)의 표면이 소정부분 노출되도록 상기 질화막(13)을 선택적으로 제거한다.
그리고 상기 제1감광막(14)을 제거하는데 이때, 상기 선택적으로 제거된 상기 질화막(13)의 측면에 금속의 폴리머(Polymer)(15)가 발생한다.
이어, 제1c도에 도시된 바와같이 현상액을 사용하여 상기 폴리머(15)를 제거하고, 완성된 소자에 대하여 수율을 테스트(Test)를 한다(이하, P검이라고 한다).
이때 P검 진행하기 전 대기중의 수분 등과 반응하여 상기 패드(12)의 표면에 잔류된 불소(F)기가 결정화되어 불소 이물질(16)이 발생한다.
이어서, 제1d도에 도시된 바와같이 전면에 PIQ(Polymide Isoindro Quindzoli ne)(17)를 형성하고, 상기 PIQ(17)상에 제2감광막(18)을 도포한 후, 노광 및 현성공정으로 패터닝한다.
그리고 제1e도에 도시된 바와같이 상기 패터닝된 제2감광막(18)을 마스크로 습식식각(Wet Etch)공정을 실시하여 상기 질화막(13)의 일정부분과 상기 패드(12)의 표면이 일정부분 노출되도록 상기 PIQ(17)을 선택적으로 제거한다.
이어, 상기 제2감광막(18)을 제거하고, 상기 노출된 패드(12)의 표면에 와이어(Wire)(19)를 본딩(Bonding)하여 접착한다.
그러나 상기와 같은 종래 기술의 본딩패드 배선형성 방법에 있어서 다음과 같은 문제점이 있었다.
즉, P검 진행하기 전에 발생된 불소 이물질은 PIQ을 선택적으로 제거할때도 잔존하여 패키지(Package) 진행시 와이어 본딩(Wire Bonding)의 불량을 유발한다.
본 발명은 상기와 같은 문제점을 해결하기 위해 안출한 것으로 와이어 본딩의 불량을 방지하도록 한 본딩패드 배선형성 방법을 제공하는데 그 목적이 있다.
제1a도-제1e도는 종래 기술의 본딩패드 배선형성 방법을 나타낸 공정단면도.
제2a도-제2e도는 본 발명에 따른 본딩패드 배선형성 방법을 나타낸 공정단면도.
* 도면의 주요부분에 대한 부호의 설명
21 : 반도체 기판 22 : 패드
23 : 질화막 24 : 제1감광막
25 : 폴리머 26 : PIQ
27 : 제2감광막 28 : 와이어
상기와 같은 목적을 달성하기 위한 본 발명에 따른 본딩패드 배선형성 방법은 기판을 준비하는 공정과, 상기 기판상의 일정부분에 패드를 형성하는 공정과, 상기 패드를 포함한 전면에 절연막을 형성하여 상기 패드의 표면이 일정부분 노출되도록 상기 절연막을 선택적으로 제거하는 공정과, 상기 절연막을 포함한 전면에 P검을 실시하는 공정과, 상기 공정에서 발생된 불순물 제거하는 공정과, 상기 절연막 패턴을 포함한 전면에 PIQ을 형성하고 상기 패드의 표면이 소정부분 노출되도록 선택적으로 제거하는 공정과, 상기 노출된 패드의 표면에 와이어를 본딩하는 공정을 포함하여 형성함에 그 특징이 있다.
이하, 첨부된 도면을 참조하여 본 발명에 따른 본딩패드 배선형성 방법을 상세히 설명하면 다음과 같다.
제2a도-제2e도는 본 발명에 따른 본딩패드 배선형성 방법을 나타낸 공정단면도이다.
먼저, 제2a도에 도시된 바와같이 반도체 기판(21)상에 도전성 물질인 패드(22)를 형성하고, 상기 패드(22)를 포함한 전면에 층간 보호막으로 질화막(23)을 형성한다.
이어, 상기 질화막(23)상에 제1감광막(24)을 도포한 후, 노광 및 현상공정으로 패터닝(Patterning)한다.
다음에, 제2b도에 도시된 바와같이 상기 패터닝된 제1감광막(24)을 마스크로 건식식각(Dry Etch) 공정을 실시하여 상기 패드(22)의 표면이 소정부분 노출되도록 상기 질화막(23)을 선택적으로 제거한다.
그리고 상기 제1감광막(24)을 제거하는데 이때, 상기 선택적으로 제거된 상기 질화막(23)의 측면에 금속의 폴리머(Polymer)(25)가 발생한다.
이어, 제2c도에 도시된 바와같이 완성된 소자에 대하여 수율을 테스트(Test)한다(이하, P검이라고 한다).
이때, 상기 질화막(23)의 측면에 발생된 폴리머(25)는 상기 패드(22) 표면과의 접합에는 아무런 지장이 없으므로 P검 진행후에 현상액을 이용하여 제거한다. 만약, P검시 대기중의 습도변화나 장기간 방치 등으로 상기 패드(22)의 표면에 불소 이물질이 발생하더라도 현상처리 공정에 의해 제거된다.
이어서, 제2d도에 도시된 바와같이 전면에 PIQ(Polyimide Isoindro Quindzol ine)(26)를 형성하고 상기 PIQ(26)상에 제2감광막(27)을 도포한 후, 노광 및 현성공정으로 패터닝한다.
그리고 제2d도에 도시된 바와같이 상기 패터닝된 제2감광막(27)을 마스크로 습식식각(Wet Etch)공정을 실시하여 상기 질화막(23)의 일정부분과 상기 패드(22)의 일정부분이 노출되도록 상기 PIQ(26)을 선택적으로 제거한다.
이어, 상기 제2감광막(27)을 제거하고, 상기 노출된 패드(22)의 표면에 와이어(28)를 본딩(Bonding)하여 접착한다.
이상에서 설명한 바와같이 본 발명에 따른 본딩패드 배선형성 방법에 있어서 P검을 먼저 실시한 후, 현상처리하여 패드 표면에 발생된 불소 이물질 및 폴리머를 효과적으로 제거함으로써 와이어 본딩시 불량 발생을 방지하고, 소자의 신뢰성을 향상시키는 효과가 있다.
Claims (4)
- 기판을 준비하는 공정과, 상기 기판상의 일정부분에 패드를 형성하는 공정과, 상기 패드를 포함한 전면에 절연막을 형성하여 상기 패드의 표면이 일정부분 노출되도록 상기 절연막을 선택적으로 제거하는 공정과, 상기 절연막을 포함한 전면에 P검을 실시하는 공정과, 상기 공정에서 발생된 불순물 제거하는 공정과, 상기 절연막 패턴을 포함한 전면에 PIQ을 형성하고 상기 패드의 표면이 소정부분 노출되도록 선택적으로 제거하는 공정과, 상기 노출된 패드의 표면에 와이어를 본딩하는 공정을 포함하여 형성함을 특징으로 하는 본딩패드 배선형성 방법.
- 제1항에 있어서, 상기 절연막은 층간 보호막으로써 질화막으로 형성함을 특징으로 하는 본딩패드 배선형성 방법.
- 제1항에 있어서, 상기 불순물은 금속의 폴리머 또는 질소 이물질임을 특징으로 하는 본딩패드 배선형성 방법.
- 제1항에 있어서, 상기 불순물의 제거하는 공정은 현상처리로 제거함을 특징으로 하는 본딩패드 배선형성 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960061438A KR100209729B1 (ko) | 1996-12-04 | 1996-12-04 | 본딩패드 배선형성 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960061438A KR100209729B1 (ko) | 1996-12-04 | 1996-12-04 | 본딩패드 배선형성 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR19980043547A KR19980043547A (ko) | 1998-09-05 |
| KR100209729B1 true KR100209729B1 (ko) | 1999-07-15 |
Family
ID=19485606
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019960061438A KR100209729B1 (ko) | 1996-12-04 | 1996-12-04 | 본딩패드 배선형성 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100209729B1 (ko) |
-
1996
- 1996-12-04 KR KR1019960061438A patent/KR100209729B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR19980043547A (ko) | 1998-09-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100602131B1 (ko) | 반도체 소자 및 그의 제조방법 | |
| KR100209729B1 (ko) | 본딩패드 배선형성 방법 | |
| JP2597396B2 (ja) | シリコーンゴム膜のパターン形成方法 | |
| JP4015790B2 (ja) | 半導体装置の製造方法 | |
| KR100339414B1 (ko) | 반도체 파워 라인 분석용 패드의 형성 방법 | |
| JP2670832B2 (ja) | 半導体装置及びその製造方法 | |
| JPH08279478A (ja) | 半導体チップ製造方法 | |
| JP2808674B2 (ja) | 半導体装置の製造方法 | |
| JPH0661233A (ja) | 半導体装置の製造方法 | |
| KR100224716B1 (ko) | 반도체장치의 제조방법 | |
| KR100342098B1 (ko) | 반도체 소자의 제조 방법 | |
| KR940007290B1 (ko) | 와이어 본딩 패드 형성방법 | |
| KR19980030400A (ko) | 이상범프의 본딩패드를 제거하는 범프 형성방법 | |
| KR100220796B1 (ko) | 반도체 기판의 범프 에어리어 형성방법 | |
| JPH10189583A (ja) | 半導体装置 | |
| KR100525116B1 (ko) | 반도체소자의 패드영역 형성방법 | |
| KR100282417B1 (ko) | 반도체소자의제조방법 | |
| KR100508748B1 (ko) | 반도체소자의 폴리이미드막 디스컴방법 및 재작업방법 | |
| JP2875556B2 (ja) | 半導体素子の製造方法 | |
| KR100437621B1 (ko) | 반도체소자의제조방법 | |
| JPH0314260A (ja) | 半導体装置の製造方法 | |
| JP3156389B2 (ja) | 半導体装置の製造方法 | |
| KR20010058828A (ko) | 반도체 패드영역 및 퓨즈영역 형성방법 | |
| KR19990070955A (ko) | 반도체소자의 보호막을 재작업하는 방법 | |
| KR100733217B1 (ko) | 반도체 소자의 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20090406 Year of fee payment: 11 |
|
| LAPS | Lapse due to unpaid annual fee |