KR100203031B1 - 반도체 장치용 리이드 프레임 - Google Patents

반도체 장치용 리이드 프레임 Download PDF

Info

Publication number
KR100203031B1
KR100203031B1 KR1019940023816A KR19940023816A KR100203031B1 KR 100203031 B1 KR100203031 B1 KR 100203031B1 KR 1019940023816 A KR1019940023816 A KR 1019940023816A KR 19940023816 A KR19940023816 A KR 19940023816A KR 100203031 B1 KR100203031 B1 KR 100203031B1
Authority
KR
South Korea
Prior art keywords
die pad
lead frame
molding
lead
hole
Prior art date
Application number
KR1019940023816A
Other languages
English (en)
Other versions
KR950010039A (ko
Inventor
이즈미아쯔히꼬
Original Assignee
가네꼬 히사시
닛뽕덴끼 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=16945958&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=KR100203031(B1) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by 가네꼬 히사시, 닛뽕덴끼 가부시끼가이샤 filed Critical 가네꼬 히사시
Publication of KR950010039A publication Critical patent/KR950010039A/ko
Application granted granted Critical
Publication of KR100203031B1 publication Critical patent/KR100203031B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48095—Kinked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85463—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/8547—Zirconium (Zr) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Injection Moulding Of Plastics Or The Like (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

패턴화된 다이장착 구조를 갖는 반도체 장치용 리이드 프레임은 상기 리이드 프레이의 종축을 따라 배열된다. 각각의 상기 구조는 상부에 반도체 장치 칩을 장착하기 위한 다이패드와, 상기 다이패드를 지지하기 위한 다이패드 지지체와, 내부 리이드와 외부 리이드를 형성하는 지부와, 성형공정 동안 용융물질의 누설을 방지하기 위한 타이바를 포함한다. 최소한 하나의 다이패드 지지체는 상기 몸체의 일측면에서 그것의 다른 측면으로 성형물질을 유동케 하는 제1전송경로를 갖는다. 상기 리이드 프레임의 일측면에 공급된 성형물질은 성형공정 동안에 상기 다이패드와 상기 몸체 사이의 갭 뿐만 아니라, 상기 제1전송경로를 통하여 그것의 다른 측면으로 유동할 수 있으며, 그 결과, 상기 성형물질의 유동율의 차이가 작아진다. 가시적인 틈 및 노필링 같은 결함은 상기 플라스틱 성형 패키지에 나타나지 않는다.

Description

반도체 장치용 리이드 프레임
제1도는 종래의 반도체 장치용 리이드 프레임의 부분 평면도.
제2a도 내지 제2g도는 각각 제1도에 도시된 종래의 리이드 프레임의 성형공정을 보여주는 부분 단면도.
제3도는 제1도에 도시된 종래의 리이드 프레임의 성형공정을 세부적으로 보여주는 부분 단면도.
제4도는 본 발명의 제1실시예에 따른 반도체 장치용 리이드 프레임의 부분 평면도.
제5a도 내지 제5g도는는 각각 제4도에 도시된 제1실시예의 리이드 프레임의 성형공정을 보여주는 부분 단면도.
제6도는 제4도에 도시된 제1실시예의 리이드 프레임의 성형공정을 세부적으로 보여주는 부분 단면도.
제7도는 본 발명의 제2실시예에 따른 반도체 장치용 리이드 프레임의 부분 평면도.
제8도는 본 발명의 제3실시예에 따른 반도체 장치용 리이드 프레임의 부분 평면도.
* 도면의 주요부분에 대한 부호의 설명
1, 31 : 내부 리이드 2, 32 : 외부 리이드
4, 34 : 타이바 5, 35 : 다이패드
7, 37 : 다이패드 지지체 8, 38 : 리이드 프레임
9, 39 : 반도체 칩 10, 40 : 실버 페이스트
15, 45 : 성형다이 16, 40 : 하부 몰드
18, 48 : 성형물질 19, 49 : 상부 몰드
17, 47 : 포트 20, 50 : 런너
23 : 관통구멍 52a, 52b : 구멍
본 발명은 반도체 장치에 사용되는 리이드 프레임에 관한 것이다. 보다 특별하게는, LSI와 같은 반도체 장치의 플라스틱 성형 패키지에 사용되는 리이드 프레임에 관한 것이다.
이런 형태의 종래의 리이드 프레임(38)은 제1도에 도시된 바와 같이, 몸체, 상기 몸체의 종축을 따라 연장되고, 그것의 각 측면에 형성된 한쌍의 레일, 그리고, 다수의 패턴화된 다이 장착구조를 구비하고 있다. 상기 구조들은 일반적으로, 에칭 또는 스탬핑 공정을 통하여 형성된다. 리이드 프레임(38)은 일반적으로 합금(42)과 같은 철 시스템 합금 또는 동 시스템 합금으로 제조된다.
상기 다이장착 구조들은 상기 몸체의 종축을 따라 규칙적인 간격으로 배열되지만, 기술의 단순화를 위하여, 한개의 구조만 제1도에 도시한다.
제1도에서 보시는 바와 같이, 각각의 다이장착 구조들은 상부에 칩 또는 반도체 다이를 장착시키기 위하여 정방형 다이패드(35), 다이패드(35)를 지지하기 위한 4 개의 다이패드 지지체(37), 내부 리이드(31) 및 외부 리이드(32)를 형성하기 위한 4 세트의 핑거 및 성형공정 단계에서 성형물질 또는 합성물의 누설을 방지하는 4 세트의 타이바 또는 댐바(34)를 포함한다.
정방형 다이패드(35)는 리이드 프레임(38)의 중간지점에 위치한다. 각 세트의 핑거 및 대응하는 세트의 타이바(34)들은 다이패드(35)의 각 측면에 대면하도록 배치된다. 각각의 타이바(34)는 인접하는 두개의 핑거 또는 말단에 위치하는 핑거와 리이드 프레임(38)의 몸체를 상호 연결시키기 위하여 형성된다. 각 세트의 타이바(34)는 가상 정사각형의 각 측면을 따라 배열된다.
각각의 다이패드 지지체(37)가 가상 정사각형의 대응하는 코오너에서 대면하는 다이패드(35)의 코오너로 연장되어, 다이패드(35)가 기계적으로 몸체에 접속된다. 그 결과, 다이패드 지지체(37)에 의해서만 다이패드(35)는 지지된다.
4 세트의 핑거는 각각 다이패드(35)의 4 개의 측면을 향하여 주변부로 부터 돌출되도록 형성된다. 다이패드(35)에 근접한 핑거의 내부분은 각각 내부 리이드(31)로서 작동하고, 다이패드로 부터 멀리 떨어져 있는 핑거의 외부분은 각각 외부 리이드(32)로서 작동한다. 성형공정 단계에서, 성형다이의 하부 몰드상에 리이드 프레임(38)을 정확하게 위치시키기 위하여 3 개의 제1필롯 구멍(36a) 및 3 개의 제2필롯 구멍(36b)을 각각 레일에 형성시킨다.
종래의 리이드 프레임(38)은 상기에서 기술한 바와 같이, 칩 장착, 와이어 본딩 및 플라스틱 성형공정은 다음과 같은 공정단계를 거쳐서 수행된다.
첫째, 제2a도에 도시된 바와 같이, 소정의 위치에 성형다이의 하부 몰드(도시되지 않음)상에 리이드 프레임(38)을 수평으로 위치시키고, 그 다음, 제2B도에 도시된 바와 같이, 실버 페이스트(silver paste)(40)를 사용하여 반도체 장치 또는 LSI 칩(39)을 장착시키고 또는 고정시킨다.
다음, 제2c도에 도시된 바와 같이, 내부 리이드(31)는 본딩 와이어의 조각(41)을 통하여 LSI 칩(39)의 본딩패드(도시되지 않음)에 각각 접속된다.
그 후, 제2d도에 도시된 바와 같이, 칩(39), 다이패드(35), 본딩 와이어의 조각(41) 및 내부 리이드(31)는 에폭시 수지와 같은 열경화성 성형물질로 트랜스퍼 몰드(transfer mold)됨으로써, 플라스틱 패키지(42)가 완성된다. 타이바(34) 및 외부 리이드(32)는 패키지(42)의 외부에 위치한다.
제2f도에 도시된 바와 같이, 타이바(34)들을 절단시켜 제거한 후, 소정의 금속막(43)이 도금 공정에 의해 외부 리이드(32)를 덮도록 형성되고, 그 후 도금된 외부 리이드(32)는 리이드 트리밍 공정(trimming process)에서 부분적으로 절단된다.
최종적으로, 제2g도에 도시된 바와 같이, 그렇게 트림된 외부 리이드(32)를 리이드 형성 공정에서 소정의 형상으로 굽힘으로써, 플라스틱으로 성형된 반도체 장치 또는 LSI가 완성된다.
제2d도에 도시된 트랜스퍼 몰딩 공정에 대한 세부적인 기술은 제3도를 참조하여 하기에 기술한다.
소정의 온도로 성형물질 또는 합성수지(48)를 미리 가열하여 용융시켜서, 성형 다이(45)의 하부 몰드(46)의 포트(47)에 일시적으로 저장시킨다. 하부 몰드(46)는 구멍(52a)를 갖는다. 반면에, 제2c도에 도시된 바와 같이, 반도체 칩(39) 및 본딩 와이어의 조각(41)를 구비하는 리이드 프레임(38)은 제1 및 제2필롯 구멍(36a, 36b)를 사용하여 하부 몰드(46)상에 위치된다.
실질적으로 구멍(52b)를 갖는 성형다이(45)의 상부 몰드(49)가 하부 몰드(46)와 결합되도록 하향되어, 성형다이(45)에 구멍(52a, 52b)을 형성한 몰딩 공간을 제공한다. 이때, 리이드 프레임(38)의 몸체는 상부 및 하부 몰드(45, 46)사이에 넣어져서, 리이드 프레임(38)이 단단히 유지된다. LSI 칩(39), 본딩 와이어 조각(41) 및 내부 리이드(31)는 몰딩 공간에 위치된다.
용융 성형물질(48)밑에 제공된 플런저는 하부 몰드(46)의 런너(50)로 포트(47)에 저장된 물질(48)을 밀어 넣기 위하여 올라간다. 용융물질(48)은 화살표 A' 로 도시된 바와 같이, 런너(50)에서 하부 구멍(52a)을 향하여 흐르고, 화살표 B' 으로 도시된 것처럼, 이것은 런너(50)의 말단에 형성된 게이트(51)를 거쳐 지나서, 하부 구멍(52a)으로 흐른다.
런너(50) 및 게이트(51)는 하부 몰드(46)에 형성되고, 리이드 프레임(38)은 상부 및 하부 구멍(52a, 52b)의 인터페이스에 위치되어 있기 때문에, 용융물질(48)은 화살표 C' 로 도시된 바와 같이, 우선 하부 구멍(52a)로 흐른다. 그 다음, 하부 구멍에서 용융물질(48)은 화살표 D' 로 표시된 것처럼, 다이패드(35) 및 주변부 또는 리이드 프레임(38)의 몸체 사이의 상부 구멍(52b)으로 흐른다. 즉, 용융물질(48)은 상부 및 하부 구멍(52a, 52b)으로 흐르도록 갈라진다.
하부 및 상부 구멍(52a, 52b)으로 흐르는 용융물질(48)은 각각, 화살표 E' 및 F' 로 표시된 것처럼, 구멍(52a, 52b)의 대면하는 말단부로 향하여, 구멍(52a, 52b)에는 용융물질(48)로 가득 메워진다.
충전공정 동안에, 구멍(52a, 52b)에 있는 대기 공기는 게이트(51)에 대면하는 하부 몰드(46)의 말단부에 형성된 공기구멍(54)를 통하여 방출된다.
그래서, 충전된 용융물질(48)은 경화되고, 반도체 칩(39), 본딩 와이어 조각(41) 및 다이패드(35)가 물질(48)로 성형되어, 물질(48)로 제조된 플라스틱 패키지(42)가 완성된다.
실질적으로, 상부 몰드(49)는 하부 몰드(46)로 부터 들어올려지고, 그렇게 성형된 반도체 칩(39)를 갖는 리이드 프레임(38)은 하부 구멍(51a)으로 부터 꺼내진다.
그 다음, 런너(50) 및 게이트(51)에 잔존하는 경화된 용융물질(48), 즉 버어 또는 플러쉬(burr or flush)가 제거되어, 몰딩 공정단계가 마무리 된다.
상기에 기술된 종래의 플라스틱 성형 반도체 장치에 있어서는, 경화 공정 후에, 가시적인 틈 또는 기포가 쉽게 플라스틱 패키지(48)에 발생되며, 성형물질(48)이 구멍(52a, 52b)에 충분히 삽입되지 않음으로 인하여 때때로, 구멍(52a, 52b)에 노필링(no filling) 이라 불리우는 결함이 발생한다는 문제점들이 있다.
문제점들은 다음과 같은 사실로 인한 것이다. 다이패드(35) 및 주변부 또는 리이드 프레임(38)의 몸체 사이의 갭이 핀수를 증가시키고, 사이징을 작게하여 외부 리이드피치를 감소시키기 위하여 점점 좁게 됨으로써, 용융 성형물질(48)이 하부 구멍(52a)에서 상부 구멍(52b)까지 갭을 통하여 유동하기가 어렵다. 따라서, 하부 및 상부 구멍(52a, 52b)에 흐르는 성형물질(48)사이에 유동률 차이가 발생하여, 상기와 같은 결함이 야기된다.
예컨데, 304 개의 핀 또는 외부 리이드를 갖는 LSI 의 퀴드 플랫 패키지(QFP)의 경우에, 다음과 같은 테스트 결과가 획득된다.
인접하는 내부 리이드(31)사이의 각각의 갭과 각각의 다이패드 지지체(37)와 그것에 인접한 내부 리이드(31)사이의 각각의 갭이 모두 100 ㎛ 인 상태에서, 100 개의 반도체 장치 또는 LSI 를 트랜스퍼 몰드하면, 그렇게 몰드된 장치들 중에서 40 개의 장치에서 노필링(no filling) 이라는 결함이 발견된다. 이것은 40 % 라는 매우 높은 실패율을 의미한다.
문제점들을 해결하기 위해서, 개선된 성형기술이 개발되었는데, 이는 일본 특허 공개 공보 No. 2-186647 호에 기술되어 있다. 성형기술에서, 성형다이의 상부 몰드는 성형다이의 하부 몰드의 제1게이트에 대면하는 위치에 제2게이트를 가지고, 리이드 프레임이 상호 결합된 상부 및 하부 몰드 사이에서 단단히 유지될때, 리이드 프레임은 제1 및 제2게이트 상호간 통하는 전송구멍을 구비한다.
용융 성형물질 또는 합성수지는 제1게이트를 통하여 하부 몰드의 구멍으로 흐르고, 동시에, 성형물질은 전송구멍 및 제2게이트를 통하여 상부 몰드의 구멍을 유동한다. 그래서, 하부 및 상부 구멍에서 물질의 유동율은 실질적으로 서로 동일하게 됨으로써, 결함이 해결된다.
그러나, 상부 몰드의 제2게이트에 잔존하는 성형물질이 경화공정 후에 제거되기가 힘들기 때문에, 상부 몰드상에 잔존하는 물질을 제거하는 추가의 공정단계가 요구되어, 제조비용이 증가되는 문제점을 안고 있다.
따라서, 본 발명의 목적은 플라스틱으로 성형된 반도체 장치의 성형패키지에 가시적인 틈 또는 기포 및 노필링과 같은 결함이 전혀 발생하지 않는 반도체 장치용 리이드 프레임을 제공하는데 있다.
본 발명의 또 다른 목적은, 성형공정 동안 및 그 후에, 상부 몰드상에 잔존하는 성형물질을 제거하기 위한 공정단계 같은 추가의 공정단계를 전혀 요구하지 않는 반도체 장치용 리이드 프레임을 제공하는데 있다.
본 발명의 리이드 프레임은 몸체와, 몸체의 종축을 따라 연장되고 그것의 각 측면에 형성된 제1 및 제2레일과, 그리고 제1 및 제2레일 사이의 중축을 따라 배열된 패턴화된 다이장착 구조들을 갖는다.
각각의 구조는 상부에 반도체 장치를 장착하기 위한 다이패드와, 다이패드를 지지하기 위한 다이패드 지지체와, 내부 리이드와 외부 리이드를 형성하기 위한 핑거와, 성형물질이 누설되는 것을 방지하기 위한 타이바를 포함한다.
타이바는 서로 인접한 핑거를 연결하도록 형성된다.
다이패드는 지지체 중의 적어도 하나는 성형물질이 몸체의 하나의 측면에서 그것의 다른 측면으로 유동케 하는 제1전송 경로를 갖는다.
성형물질이 경로를 통하여 몸체의 일측면에서 그것의 다른 측면으로 유동할 수 있다면, 제1전송경로는 소정의 구조일 수 있다. 제1경로는 대응하는 하나의 다이패드 지지체를 관통하는 하나의 구멍 또는 구멍들일 수 있다. 그리고, 이는 대응하는 하나의 지지체의 가장자리 또는 가장자리들에 형성된 하나의 리세스(recess)또는 리세스들일 수도 있다.
바람직하게는, 제1전송경로는 몰드의 게이트에 가장 인접한 다이패드 지지체 중의 하나에 배치된다.
다수의 제1전송경로의 경우에, 모든 전송경로는 단지 하나의 지지체에만 형성될 수 있고, 또한, 2 이상의 지지체에 분포되도록 형성될 수도 있다.
바람직하게는, 제1전송경로에 추가하여, 적어도 하나의 내부 리이드는 제2전송경로를 갖는다.
제1전송경로와 유사하게, 제2전송경로는 성형물질이 경로를 통하여 몸체의 일측면에서 그것의 다른 측면으로 유동할 수 있다면, 소정의 구조가 될 수 있다. 제2전송경로는 대응하는 하나의 다이패드 지지체를 관통하는 하나의 구멍 또는 구멍들 일 수 있다. 그리고, 이는 대응하는 하나의 지지체의 가장자리 또는 가장자리들에 형성된 하나의 리세스 또는 리세스들일 수 있다.
본 발명의 리이드 프레임에는, 적어도 하나의 다이패드 지지체가 제1전송경로를 갖기 때문에, 몸체의 일측면으로 공급된 성형물질은 성형공정 동안 다이패드와 몸체 사이의 갭 뿐만 아니라 제1전송경로를 통하여 그것의 다른 측면으로 유동할 수 있다. 그래서, 성형물질은 성형공정 동안 작은 유동율차로(또는 실질적으로 동일한 유동율로) 몸체의 양측면에 위치한 양 성형구멍으로 유동될 수 있다.
그 결과, 반도체 장치의 플라스틱 성형 패키지에서 가시적인 틈 또는 기포 및 노필링 같은 결함이 발생되지 않는다.
또한 반도체 장치용 리이드 프레임은 반도체 장치칩을 그 위에 장착하기 위한 다이 패드로서, 평행하게 배열된 제1 및 제2레일사이에 놓여진, 상기 다이패드;
상기 다이 패드를 상기 제1 및 제2레일에 연결하기 위한, 제1관통구멍을 갖는 제1다이패드 지지체;
상기 다이패드를 상기 제1 및 제2레일에 연결하기 위한 제2다이패드 지지체; 및
상기 제1 및 제2레일사이에 형성된 리드 핑거들로서, 상기 리드 핑거들의 각각이 상기 제1 및 제2레일중 하나에 연결된 일 단부와 상기 다이 패드 근방으로 연장된 타 단부를 포함하는 이상의 리드 핑거들을 포함하며,
상기 리드 프레임은, 성형 공정동안 상기 성형물질이 공급되는 성형공간 및 상기 성형물질이 유입되는 게이트를 포함하는, 성형 다이에 의해 지지되며;
상기 다이패드, 상기 제1 및 제2다이패드 지지체 및 상기 리드 핑거들은 상기 성형공간을 제1 및 제2부분으로 분할하기 위하여 상기 성형 공간내에 위치하고;
상기 게이트는 상기 제1부분에 위치하고, 상기 제1관통구멍은 상기 게이트 근방에 위치하고,
상기 게이트로부터 상기 제1부분으로 공급된 상기 성형물질은 상기 제1관통구멍을 통하여 상기 제2부분으로 흘러서, 상기 제1 및 제2부분을 거의 균일하게 채우는 것을 특징으로 한다.
또한 반도체 장치용 리이드 프레임은 반도체 장치용 리이드 프레임에 있어서, 반도체장치칩을 그 위에 장착하기 위한 다이 패드로서, 평행하게 배열된 제1 및 제2레일사이에 놓여진, 상기 다이 패드;
상기 다이패드를 상기 제1 및 제2레일에 연결하기 위한, 제1다이패드 지지체;
상기 다이 패드를 상기 제1 및 제2레일에 연결하기 위한 제2다이패드 지지체; 및
상기 제1 및 제2레일사이에 형성된 리이드 핑거들로서, 상기 리드 핑거들의 각각이 상기 제1 및 제2레일중 하나에 연결된 일 단부 및 상기 다이 패드 근방으로 연장된 타 단부를 포함하고, 상기 리이드 핑거들중 적어도 하나는 제1관통구멍을 포함하는, 이상의 리이드 핑거들을 포함하며,
상기 리이드 프레임은, 성형 물질이 공급된 성형 공간 및 상기 성형 물질이 유입되는 게이트를 포함하는, 성형 다이에 의해 지지되며,
상기 다이패드, 상기 제1 및 제2다이패드 지지체 및 상기 리이드 핑거들은, 상기 공간을 제1 및 제2부분으로 분할하기 위하여 상기 성형 공간내에 위치하고,
상기 게이트는 상기 제1부분에 위치하고, 상기 리이드 핑거들의 상기 적어도 하나의 핑거의 제1관통구멍은 상기 게이트 근방에 위치하고,
상기 게이트로부터 상기 제1부분으로 공급된 상기 성형 물질은, 상기 제1관통구멍을 통하여 상기 제2부분으로 흘러서, 상기 제1 및 제2부분을 거의 균일하게 채우는 것을 특징으로 한다.
본 발명의 바람직한 실시예는 제4도, 제5a 내지 5g도 그리고 제6도 내지 제8도를 참조하여 하기에 기술된다.
실시예 1
제4도에 도시된 바와 같이, 제1실시예에 따른 반도체 장치용 리이드 프레임(8)은 몸체와, 몸체의 종축을 따라 연장되고, 그것의 각 측면에 형성된 한쌍의 레일과, 제1 및 제2레일 사이의 종축을 따라 배열된 다수의 패턴화된 다이장착 구조를 구비한다. 구조는 일반적으로 에칭 또는 스탬핑 공정을 통하여 형성된다. 리이드 프레임(8)은 합금(42)과 같은 철 시스템 합금 또는 동 시스템 합금으로 제조된다.
다이 장착구조는 몸체의 종축을 따라 규칙적인 간격으로 배열되지만, 기술의 단순화를 위하여 하나의 구조만을 제4도에 도시한다.
제4도에 도시된 바와 같이, 각각의 다이 장착구조는 상부에 반도체 다이 또는 칩을 장착하기 위한 정방형 다이패드(5), 다이패드(5)를 지지하기 위한 4 개의 다이패드 지지체(7), 내부 리이드(1)와 외부 리이드(2)를 형성하는 4 세트의 핑거 및 성형공정 단계에서, 성형물질 또는 합성물이 누설되는 것을 방지하는 4 세트의 타이바 또는 댐바(4)를 포함한다.
다이 패드(5)는 리이드 프레임(8)의 중간지점에 위치한다. 각 세트의 핑거와 대응하는 세트의 타이바(4)는 다이패드(5)의 각 측면에 대면하도록 배열된다. 각각의 타이바(4)는 다이패드(5)의 각 측면에 대면하도록 배열된다. 각각의 타이바(4)는 인접한 두개의 핑거 또는 말단에 위치한 핑거와 주변부 또는 리이드 프레임(8)의 몸체를 상호 접속시키기 위하여 형성된다. 각 세트의 타이바(4)는 가상의 정사각형의 각 측면을 따라 배열된다.
각각의 다이패드 지지체(7)는 가상의 정사각형의 대응하는 코오너에서 다이패드(5)의 대면하는 코오너로 연장되어, 기계적으로 다이패드(5)를 리이드 프레임(8)의 몸체에 접속시킨다. 그 결과, 다이패드(5)는 다이패드 지지체(7)에 의해서만 지지된다.
하부 몰드의 게이트에 가장 근접한 하나의 지지체(7)는 제1전송경로로서 작동하는 관통구멍(23)을 구비한다. 성형물질은 관통구멍(23)을 통하여 몸체의 일측면에서 그것의 다른 측면으로 유동한다.
핑거는 다이패드(5)를 에워싸고, 리이드 프레임(8)의 몸체로 부터 다이패드(5)를 향하여 연장되도록 형성한다. 핑거는 다이패드(5)에 도달하지는 않는다.
타이바(4)는 핑거가 함께 연결되도록 형성된다. 내부 리이드(1)는 다이패드(5)에 가까운 핑거의 내부분으로 형성되고, 외부 리이드(2)는 다이패드(5)로 부터 멀리 떨어진 외부분으로 형성된다. 4 세트의 핑거는 리이드 프레임(8)의 몸체로 부터 다이패드(5)의 4 측면을 향하여 각각 돌출되도록 형성된다. 다이패드(5)에 근접한 핑거의 내부분은 각각의 내부 리이드(1)로서 작동하고, 다이패드(5)로 부터 멀리 떨어진 핑거의 외부분은 각각 외부 리이드(2)로서 작동한다.
3 개의 제1필롯 구멍(6a)과 3 개의 제2필롯 구멍(6b)이 몸체에 형성됨으로써, 성형공정 단계에서, 리이드 프레임(8)은 하부 몰드상에 정확하게 위치된다.
다음, 칩 장착, 와이어 본딩 및 리이드 프레임(8)의 플라스틱 성형 공정에 대해서는 하기에 기술된다.
첫째, 리이드 프레임(8)은 제5a도에 도시된 바와 같이, 성형다이의 하부 몰드(도시되지 않음)상의 소정의 위치에 수평으로 위치되며, 그 다음, 제5b도에 도시된 바와 같이, 실버 페이스트(10)를 사용하여 반도체 장치 또는 LSI 칩(9)을 장착시키고, 고정시킨다.
다음, 제5c도에 도시된 바와 같이, 내부 리이드(1)는 LSI 칩(9)의 본딩 패드(도시되지 않음)에 본딩 와이어의 조각(11)를 통하여 각각 전기적으로 접속된다.
다음, 제5d도에 도시된 바와 같이, 칩(9), 다이패드(5), 본딩 와이어 조각(11)과 내부 리이드(1)는 에폭시 수지와 같은 열경화성 성형물질로 트랜스퍼 몰드되어 플라스틱 패키지(12)가 완성된다. 타이바(4)와 외부 리이드(2)는 패키지(12)의 외부에 위치한다.
타이바(4)를 절단하여 제거시킨 후에는 소정의 금속막이 도금공정에 의해 외부 리이드(2)를 덮도록 형성되고, 그 후에는, 그렇게 도금된 외부 리이드(2)가 제5f도에 도시된 바와 같이, 리이드 트리밍 공정에서 부분적으로 절단된다.
최종적으로, 그렇게 트리밍된 외부 리이드(2)를 리이드 형성공정에서 소정의 형상으로 굽힘으로써, 제5g도에 도시된 바와 같이 플라스틱으로 성형된 반도체 장치 또는 LSI 가 완성된다.
제5d도에도시된 트랜스퍼 몰딩공정에 대한 세부적인 기술은 제6도를 참조하여 하기에 기술된다.
용융물질 또는 합성수지(18)를 소정의 온도로 미리 가열하여 용융시키고, 이를 성형다이(15)의 하부 몰드(16)의 포트(17)에 일시적으로 저장한다. 하부 몰드(16)는 구멍(22a)를 갖는다. 반면에, 반도체 칩(9)을 장착한 리이드 프레임과 접합된 본딩 와이어 조각(11)은 제5c도에 도시된 바와 같이, 제1 및 제2필롯 구멍(6a, 6b)를 사용하여 하부 몰드(16)상에 위치된다.
실질적으로, 구멍(22b)을 갖는 성형다이(15)의 상부 몰드(19)는 하부 몰드(16)와 결합되도록 하향됨으로써, 성형다이(15)에 구멍(22a, 22b)을 형성하는 몰딩공간을 제공한다. 이때, 리이드 프레임(8)의 몸체는 상부 및 하부 몰드 사이에 넣어져서, 리이드 프레임(8)은 단단히 유지된다. LSI 칩(9), 본딩 와이어 조각(11) 및 내부 리이드(1)는 몰딩 공간에 위치된다.
용융 성형물질(18)밑에 제공된 플런저(도시되지 않음)는 포트(17)에 저장된 물질(18)을 하부 몰드(16)의 런너(20)로 밀어넣기 위하여 올라간다. 용융물질(18)은 화살표 A 로 표시된 바와 같이, 런너(20)에서 하부 구멍(22a)으로 유동되고, 화살표 B 로 도시된 바와 같이, 런너(20)의 말단에 형성된 게이트(21)를 관통하여 하부 구멍(22a)으로 흐른다.
런너(20) 및 게이트(21)는 하부 몰드(16)에 형성되고, 리이드 프레임(8)은 상부 및 하부 구멍(22a, 22b)의 인터페이스에 위치되기 때문에, 용융물질(18)은 우선, 화살표 C 로 도시된 바와 같이, 하부구멍(22a)으로 유동된다. 그 다음, 하부구멍(22a)에 있은 용융물질(18)은 화살표 D 로 표시된 바와 같이, 다이패드(5)와 리이드 프레임(18)의 몸체 사이의 갭 또는 구멍들 뿐만 아니라 관통구멍(23)을 통하여 상부 구멍(22b)으로 유동된다. 그래서, 용융물질(18)은 상부 및 하부 구멍(22a, 22b)로 흐르기 위하여 갈라진다.
하부 및 상부 구멍(22a, 22b)으로 유동하는 용융물질은 화살표 E 와 F 로 도시된 바와 같이, 각각 구멍(22a, 22b)의 대면하는 말단을 향하여 유동함으로써, 구멍(22a, 22b)에는 용융물질(18)로 가득 채워진다.
충전공정 동안에, 구멍(22a, 22b)에 있는 대기 공기는 게이트(21)에 대면하는 하부 몰드(16)의 말단에 형성된 공기구멍(24)을 통하여 방출된다.
그 다음, 그렇게 충전된 용융물질은 경화되고, 반도체 칩(9), 본딩 와이어 조각(11) 및 다이패드(5)가 물질(18)로 성형됨으로써, 물질(18)로 제조된 플라스틱 패키지(12)가 완성된다.
실질적으로, 상부 몰드(19)는 하부 몰드(16)로 부터 들어올려지고, 성형된 반도체 칩(9)을갖는 리이드 프레임(8)은 하부 구멍(22a)에서 꺼내진다.
그 다음, 런너(20) 및 게이트(11)에 잔존하는 경화된 성형물질(18), 즉 버어 또는 플러쉬는 제거된다. 그래서, 성형공정단계가 마무리된다.
제1실시예의 리이드 프레임(8)에 있어서, 다이패드 지지체(7)중의 어느 하나는 제1전송 경로로서 작동하는 관통구멍(23)을 구비하기 때문에, 몸체의 하부측에 공급된 성형물질(18)은 성형공정 동안에 다이패드(5) 및 몸체 사이의 갭과 관통공(23)을 통하여 그것의 다른 측면으로 유동할 수 있다. 그러므로, 성형물질(18)은 각각 하부 및 상부 성형구멍(22a, 22b)에 작은 유동율 차로 유동할 수 있다.
그 결과, 플라스틱 성형 패키지(12)에 가시적인 틈 또는 기포 및 노필링 같은 결합이 발생하지 않는다.
또한, 리이드 프레임(8)은 상부 몰드(19)에 어떠한 게이트도 추가로 제공되지 않기 때문에, 성형공정 동안 및 그 후에, 상부 몰드(19)상에 남아 있는 성형물질을 제거하는 공정단계와 같은 추가의 공정단계를 요구하지 않는다.
실시예의 장점 또는 효과를 확산시키기 위하여, 100 개의 리이드 프레임(8)을 특별히 제조하여, 하기와 같은 상태하에서, 리이드 프레임(8)을 사용하여 트랜스터 몰드된 100 개의 LSI 를 테스트했다.
패키지형은 304 개의 핀 또는 외부 리이드를 갖는 퀴드 플랫 패키지(QFP)이다. 인접한 내부 리이드(1)사이의 각각의 갭과 각각의 다이패드 지지체(7)와 그것에 인접한 내부 리이드(1)사이의 각각의 갭은 양자 모두 100 ㎛ 이다.
테스트 결과, 가시적인 틈 또는 기포 그리고 노필링 이 와 같이 성형된 패키지의 어느 부분에서도 발견되지 않았다. 이것은 실패율이 0 % 임을 의미한다.
테스트에서 사용된 성형물질(18)은 최대직경이 100 ㎛ 인 입자를 필터물질 시리카(SiO2)로서 포함했기 때문에, 제1전송경로인 관통구멍(23)은 성형물질이 불충분하게 채워지는 것을 피하기 위하여 100 ㎛ 보다 큰 최대폭을 가질 필요가 있다.
바람직하게는, 구멍(23)의 효과 또는 활동을 보장하기 위해서, 구멍(23)의 최대폭이 150 ㎛ 이상이 된다.
일반적으로, 다이패드 지지체(7)에 형성된 관통구멍(23)으로 인하여, 지지체(7)의 기계적인 강도는 낮아지는 경향이 있고, 그래서 다이패드(5)는 성형공정 동안에 유동 성형물질에 의하여 설계된 위치로 부터 상부 또는 하부 방향으로 쉽게 이동된다. 극히 크게 이동되는 경우에는, 본딩 와이어 조각(11) 및 LSI 칩(9)의 노출 또는 다이패드(5)가 노출되는 문제점을 야기한다.
그러므로, 유동 성형물질에 충분히 견딜 수 있는 다이패드 지지체(7)의 기게적 강도를 보장하기 위해서는, 관통구멍(23)의 최대폭을 다이패드 지지체(7)의 폭의 80 % 또는 그 이하로 하는 것이 바람직하다는 것을 발견하였다. 최대폭에 대한 조건은 관통구멍(23)의 전체 길이에 대해서 만족시킬 필요가 있다.
보다 바람직하게는, 관통구멍(23)의 최대폭이 다이패드 지지체(7)의 폭의 50 % 또는 그 이하로 하는 것이 바람직하다. 왜냐하면, 다이패드 지지체(7)는 유동 성형물질에 견딜 수 있는 보다 더 충분한 기계적 강도를 갖고, 패키지(12)의 보다 개선된 내구력을 제공하기 때문이다.
예컨데, 이 경우에, 다이패드 지지체(7)의 최대폭은 0.4 ㎜ 이고, 바람직하게는 다이패드 지지체(7)의 최대폭이 0.32 ㎜ 이하가 바람직하다.
실시예 2
제7도는 제2실시예에 따른 반도체 장치용 리이드 프레임을 도시하고 있다. 리이드 프레임(8a)은 관통구멍(23a, 23b)이 동일한 다이패드 지지체(7)에 제1전송경로로서 형성된다는 점을 제외하고는, 제4도에 도시된 리이드 프레임(8)과 동일한 구조이다. 구멍(23a, 23b)은 리이드 프레임(8)에 있는 구멍(23)을 분할한 것과 같다.
제2실시예의 리이드 프레임(8a)에서, 관통구멍(23a, 23b)은 동일 지지체(7)에서 상호 떨어져서 제공되기 때문에, 지지체의 기계적 강도는 증가한다. 그 결과, 제1실시예의 리이드 프레임(8)보다 다이패드(5)가 극히 크게 이동함이 없이, 성형물질을 구멍(22a, 22b)에 보다 안정하게 공급할 수 있다는 추가의 장점을 얻는다.
제1실시예와 동일한 테스트를 제2실시예에 수행한 결과, 가시적인 틈 또는 기포 그리고 노필링이 성형된 패키지의 그 어디에서도 발견되지 않았다. 이것은 실패율이 0 % 임을 의미한다.
또한, 리이드 프레임(8a)은 성형 공정동안 및 그 후에, 상부 몰드(19)상에 남아있는 성형물질을 제거하는 공정단계와 같은 어떠한 추가의 공정단계도 요구하지 않는다.
실시예 3
제8도는 제3실시예에 따른 반도체 장치용 리이드 프레임을 보여주고 있다. 리이드 프레임(8b)을 제2전송경로로서 작동하는 6 개의 관통구멍(23c)이 관통구멍(23a, 23b)을 갖는 다이패드 지지체(7)에 근접한 6 개의 내부 리이드(1)에 추가로 형성된다는 점을 제외하고는 제7도에 도시된 리이드프레임(8a)과 구성이 동일하다.
6 개의 관통구멍(23c)의 절반은 각각 몸체의 종축에 평행한 측면을 따라 놓여진 3 개의 내부 리이드(1)에 제공된다. 나머지의 관통구멍(23c)은 각각 그것의 종축에 직각인 측면을 따라 놓여진 3 개의 내부 리이드(1)에 제공된다.
제3실시예의 리이드 프레임(8b)에서, 관통구멍(23c)은 관통구멍 23(c)와 23(b)에 추가하여 내부 리이드(1)에 제공되고, 몸체의 하부측에 공급된 성형물질은 성형 공정 동안에 다이패드(5)와 몸체 사이의 갭과, 관통구멍(23a, 23b)과, 관통구멍(23c)을 통하여 그것의 다른 측면으로 유동할 수 있다. 그러므로, 제1 및 제2실시예와 비교하여, 성형물질(18)은 하부 및 상부 성형구멍(22a, 22b)으로 보다 작은 유동율차를 갖고 유동할 수 있다.
제1실시예와 동일한 테스트를 제3실시예에서도 수행한 결과, 제1 및 제2실시예와 유사하게 가시적인 틈 또는 기포 그리고 노필링이 성형된 패키지의 그 어디에서도 발견되지 않았다. 이것은 실패율이 0 % 임을 의미한다.
최대 직경의 필러 입자가 성형물질(18)에 포함되어 있기 때문에, 성형물질(18)은 구멍(23a, 23b)을 통하여 통과하기가 어려워서, 내부 리이드(1)에 형성된 관통구멍(23c)은 필러입자가 구멍(23c)를 통하여 용이하게 통과되도록 설계될 수 있다. 그 결과, 관통구멍(23a 및/또는 23b)의 최대폭을 증가시키지 않고, 즉, 다이패드 지지체(7)의 기계적 강도를 감소시키지 않고서도, 성형물질을 하부구멍(22a)에서 상부 구멍(22b)으로 유동할 수 있는 추가의 장점을 갖게 된다.
제1 및 제2실시예와 유사하게, 리이드 프레임(8b)또한 성형 공정동안, 상부 몰드(19)상에 남아있는 성형물질을 제거하는 공정단계와 같은 추가의 공정단계를 요구하지 않는다.
상기에 기술된 제1 내지 제3실시예에 있어서, 런너(20) 및 게이트(21)는 하부 몰드(16)에 제공되지만, 이들은 상부 몰드(19)에 제공될 수도 있다. 런너(20) 및 게이트(16)는 하부 또는 상부 몰드(16, 17)의 소정의 위치에 위치할 수 있다.
본 발명의 바람직한 형태가 기술되었지만, 본 발명의 사상으로 부터 벗어남이 없이 통상의 지식을 가진자에 의해서 변경 또한 가능하다. 그러므로, 본 발명의 범위는 하기의 청구범위로만 결정된다.

Claims (26)

  1. 반도체 장치용 리이드 프레임에 있어서, 몸체; 상기 몸체의 종축을 따라 연장되고, 상기 몸체의 각 측면에 형성된 제1 및 제2레일; 및 상기 제1 및 제2레일 사이의 상기 종축을 따라 배열된 패턴화된 다이 장착 구조를 포함하며, 상기 다이 장착구조 각각은, 그 위에 반도체 장치 칩을 장착하기 위한 하나의 다이 패드; 상기 다이 패드를 지지하기 위한 다이패드 지지체로서, 상기 몸체로부터 상기 다이패드에 연잘되도록 형성되어 상기 다이패드를 지지하는, 상기 다이패드 지지체들; 및 내부 리이드와 외부 리이드를 형성하기 위한 핑거들을 포함하되, 적어도 하나의 상기 다이 패드 지지체는 상기 몸체의 일측면과 타 측면을 연결하며, 소정의 길이와 소정의 폭을 위한 상기 해당 다이 패드 지지체를 따라서 연잘되도록 형성된 제1전송 경로를 가지며, 상기 외부 리이드들은 상기 핑거들의 외측부들에 의해 각각 형성되며, 상기 몸체에 접속되며, 상기 내부 리이드들은 상기 핑거의 내측부들에 의해 각각 형성되며, 상기 다이패드에 도달하기 않으며, 상기 리이드 프레임은 성형 공정동안 상기 성형물질이 공급되는 성형공간 및 상기 성형물질이 유입되는 게이트를 포함하는, 성형 다이에 의하여 지지되며, 상기 다이패드, 상기 다이패드 지지체들 및 상기 내부 리이드들은, 상기 공간을 제1 및 제2부분으로 분할하기 위하여 상기 성형공간내에 위치하며, 상기 게이트는 상기 제1부분에 위치하고, 상기 제1전송경로는 상기 게이트 근처에 위치하고, 상기 게이트로부터 상기 제1부분으로 공급된 상기 성형물질은 상기 제1전송경로를 통하여 제2부분으로 흘러서, 상기 제1부분과 제2부분을 거의 균일하게 채우는 것을 특징으로 하는 반도체 장치용 리이드 프레임.
  2. 제1항에 있어서, 상기 제1전송경로가 상기 다이패드 지지체중의 적어도 하나에 형성된 단일의 제1관통구멍에 의해 형성되는 것을 특징으로 하는 반도체 장치용 리이드 프레임.
  3. 제1항에 있어서, 상기 제1전송경로가 상기 다이패드 지지체중의 적어도 하나에 형성된 다수의 제1관통구멍에 의해 형성되는 것을 특징으로 하는 반도체 장치용 리이드 프레임.
  4. 제1항에 있어서, 적어도 하나의 상기 내부 리이드에 형성된 제2전송 경로를 더 포함하고, 상기 제2전송 경로는 상기 몸체의 일측면을 다른 측면과 전송시키고 소정의 길이와 소정의 폭을 위하여 상기 해당 내부 리드를 따라서 연장하여 형성되는 것을 특징으로 하는 반도체 장치용 리이드 프레임.
  5. 제4항에 있어서, 상기 제2전송경로가 상기 성형공정중에 상기 성형 다이의 게이트에 가장 가까운 곳에 위치하고, 상기 성형물질이 상기 게이트를 통하여 상기 성형공간으로 공급되는 것을 특징으로 하는 반도체 장치용 리이드 프레임.
  6. 제4항에 있어서, 상기 제2전송경로가 단일의 제2관통구멍에 의해 형성되는 것을 특징으로 하는 반도체 장치용 리이드 프레임.
  7. 제4항에 있어서, 상기 제2전송경로는 다수의 제2관통구멍에 의해 형성되는 것을 특징으로 하는 반도체 장치용 리이드 프레임.
  8. 제7항에 있어서, 상기 다수의 제2관통구멍은 상기 성형 공정동안에 상기 성형 다이의 게이트 근처의 상기 리이드 프레임 중 해당하는 리이드 프레임상에 각각 형성되는 것을 특징으로 하는 반도체 장치용 리이드 프레임.
  9. 제1항에 있어서, 상기 제1전송경로가, 상기 성형 물질이 상기 성형 다이의 상기 성형공간에서 흐르는 방향을 따라 연장되게 형성하도록 것을 특징으로 하는 반도체 장치용 리이드 프레임.
  10. 제1항에 있어서, 상기 제1전송경로의 상기 폭은 상기 다이 패드를 향하여 상기 몸체로부터 감소하는 것을 특징으로 하는 반도체 장치용 리이드 프레임.
  11. 제1항에 있어서, 상기 제1전송경로가, 상기 성형물질이 상기 성형 공정동안에 상기 성형다이의 상기 성형 공간에서 흐르는 방향을 따라 연장하도록 형성되는 것을 특징으로 하는 반도체 장치용 리이드 프레임.
  12. 반도체 장치칩을 그 위에 장착하기 위한 다이 패드로서, 평행하게 배열된 제1 및 제2레일사이에 놓여진, 상기 다이 패드; 상기 다이패드를 상기 제1 및 제2레일에 연결하기 위한, 제1관통구멍을 갖는 제1다이패드 지지체; 상기 다이 패드를 상기 제1 및 제2레일에 연결하기 위한 제2다이패드 지지체; 및 상기 제1 및 제2레일사이에 형성된 리드 핑거들로서, 상기 리드 핑거들의 각각이 상기 제1 및 제2레일중 하나에 연결된 일 단부와 상기 다이 패드 근방으로 연장된 타 단부를 포함하는 이상의 리드 핑거들을 포함하며, 상기 리드 프레임은, 성형공정동안 상기 성형 물질이 공급되는 성형 공간 및 상기 성형 물질이 유입되는 게이트를 포함하는, 성형 다이에 의해 지지되며; 상기 다이 패드, 상기 제1 및 제2다이 패드 지지체 및 상기 리드 핑거들은 상기 성형공간을 제1 및 제2부분으로 분할하기 위하여 상기 성형 공간내에 위치하고, 상기 게이트는 상기 제1부분에 위치하고, 상기 제1관통구멍은 상기 게이트 근방에 위치하고, 상기 게이트로부터 상기 제1부분으로 공급된 상기 성형 물질은, 상기 제1관통구멍을 통하여 상기 제2부분으로 흘러서, 상기 제1 및 제2부분을 거의 균일하게 채우는 것을 특징으로 하는 반도체 장치용 리이드 프레임.
  13. 제12항에 있어서, 상기 제1관통구멍은 상기 제1다이 패드 지지체에 형성된 단일의 제1구멍에 의해 형성되는 것을 특징으로 하는 반도체 장치용 리이드 프레임.
  14. 제12항에 있어서, 상기 제1관통구멍은 상기 제1다이 패드 지지체에 형성된 다수의 구멍에 의해 형성되는 것을 특징으로 하는 반도체 장치용 리이드 프레임.
  15. 제12항에 있어서, 적어도 하나의 상기 내부 리이드에 형성된 제2관통구멍을 더 포함하고, 상기 제2관통구멍은 상기 몸체의 한 측면을 다른 측면과 전송하고 소정의 길이 및 소정의 폭을 위하여 상기 해당 내부 리이드를 따라 연장하도록 형성되는 것을 특징으로 하는 반도체 장치용 리이드 프레임.
  16. 제15항에 있어서, 상기 제2관통구멍은 상기 성형공정동안에 상기 성형 다이의 게이트에 가장 가까운 곳에 위치하고, 상기 성형 물질이 상기 게이트를 통하여 상기 성형공간으로 공급되는 것을 특징으로 하는 반도체 장치용 리이드 프레임.
  17. 제15항에 있어서, 상기 제2관통구멍은 단일의 구멍에 의해 형성되는 것을 특징으로 하는 반도체 장치용 리이드 프레임.
  18. 제15항에 있어서, 상기 제2관통구멍은 다수의 구멍에 의해 형성되는 것을 특징으로 하는 반도체 장치용 리이드 프레임.
  19. 제18항에있어서, 상기 다수의 구멍은 상기 성형 공정 동안에 상기 성형 다이의 게이트의 근방의 상기 리이드 핑거의 해당 리이드 핑거상에 각각 형성되는 것을 특징으로 하는 반도체 장치용 리이드 프레임.
  20. 제12항에 있어서, 상기 제1구멍은, 상기 성형 물질이 상기 성형 다이의 상기 성형 공단에 흐르는 방향을 따라서 연장하도록 형성된 것을 특징으로 하는 반도체 장치용 리이드 프레임.
  21. 제12항에 있어서, 상기 제1관통구멍의 상기 폭이 상기 다이 패드를 향하여 상기 몸체로부터 감소하는 것을 특징으로 하는 반도체 장치용 리이드 프레임.
  22. 제12항에 있어서, 상기 제1관통구멍이, 상기 성형물질이 상기 성형 공정동안에 상기 성형 다이의 상기 성형 공간에 흐르는 방향을 따라 연장하도록 형성되는 것을 특징으로 하는 반도체 장치용 리이드 프레임.
  23. 반도체 장치용 리이드 프레임에 있어서, 반도체 장치 칩을 그 위에 장착하기 위한 다이패드로서, 평행하게 배열된 제1 및 제2레일사이에서 놓여진, 상기 다이 패드; 상기 다이 패드를 상기 제1 및 제2레일에 연결하기 위한 제1다이 패드 지지체; 상기 다이 패드를 상기 제1 및 제2레일에 연결하기 위한 제2다이 패드 지지체; 및 상기 제1 및 제2레일 사이에 형성된 리이드 핑거들로서, 상기 리드핑거들의 각각이 상기 제1 및 제2레일중 하나에 연결된 일 단부 및 상기 다이 패드 근방으로 연장된 타 단부를 포함하고, 상기 리이드 핑거들중 적어도 하나는 제1관통구멍을 포함하는, 이상의 리이드 핑거들을 포함하며, 상기 리이드 프레임은, 성형 물질이 공급된 성형 공간 및 상기 성형 물질이 유입되는 게이트를 포함하는, 성형 다이에 의해 지지되며, 상기 다이패드, 상기 제1 및 제2다이패드 지지체 및 상기 리이드 핑거들은, 상기 공간을 제1 및 제2부분으로 분할하기 위하여 상기 성형 공간내에 위치하고, 상기 게이트는 상기 제1부분에 위치하고, 상기 리이드 핑거들의 상기 적어도 하나의 핑거의 제1관통구멍은 상기 게이트의 근방에 위치하고, 상기 게이트로부터 상기 제1부분으로 공급된 상기 성형 물질은, 상기 제1관통구멍을 통하여 상기 제2부분으로 흘러서, 상기 제1 및 제2부분을 거의 균일하게 채우는 것을 특징으로 하는 반도체 장치용 리이드 프레임.
  24. 제23항에 있어서, 상기 제1관통구멍은 적어도 하나의 리이드 핑거에 형성된 단일의 구멍에 의해 형성되는 것을 특징으로 하는 반도체 장치용 리이드 프레임.
  25. 제24항에 있어서, 상기 제1관통구멍이 적어도 하나의 리이드 핑거에 형성된 다수의 구멍에 의해 형성되는 것을 특징으로 하는 반도체 장치용 리이드 프레임.
  26. 제23항에 있어서, 상기 제1관통구멍이, 상기 성형물질이 상기 성형 다이의 상기 성형공간에서 흐르는 방향을 따라서 연장하도록 형성되는 것을 특징으로 하는 반도체 장치용 리이드 프레임.
KR1019940023816A 1993-09-20 1994-09-17 반도체 장치용 리이드 프레임 KR100203031B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP93-232860 1993-09-20
JP5232860A JP2912134B2 (ja) 1993-09-20 1993-09-20 半導体装置

Publications (2)

Publication Number Publication Date
KR950010039A KR950010039A (ko) 1995-04-26
KR100203031B1 true KR100203031B1 (ko) 1999-06-15

Family

ID=16945958

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940023816A KR100203031B1 (ko) 1993-09-20 1994-09-17 반도체 장치용 리이드 프레임

Country Status (3)

Country Link
US (1) US5623163A (ko)
JP (1) JP2912134B2 (ko)
KR (1) KR100203031B1 (ko)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3170182B2 (ja) 1995-08-15 2001-05-28 株式会社東芝 樹脂封止型半導体装置及びその製造方法
KR100234023B1 (ko) * 1996-04-04 1999-12-15 김영환 지지대를 가진 리드프레임과 이를 이용한 반도체 패키지
KR100216064B1 (ko) * 1996-10-04 1999-08-16 윤종용 반도체 칩 패키지
JP3741184B2 (ja) * 1998-07-27 2006-02-01 日本テキサス・インスツルメンツ株式会社 半導体装置
US6404216B1 (en) * 1999-02-26 2002-06-11 Micron Technology, Inc. Test contact
US6319825B1 (en) 1999-05-12 2001-11-20 Dongbu Electronics Co., Ltd. Metallization process of semiconductor device
JP4611503B2 (ja) * 2000-09-27 2011-01-12 ローム株式会社 半導体装置
US6969918B1 (en) * 2001-08-30 2005-11-29 Micron Technology, Inc. System for fabricating semiconductor components using mold cavities having runners configured to minimize venting
US6809408B2 (en) * 2002-01-31 2004-10-26 Siliconware Precision Industries Co., Ltd. Semiconductor package with die pad having recessed portion
JP4145322B2 (ja) * 2003-08-29 2008-09-03 株式会社ルネサステクノロジ 半導体装置の製造方法
US8067271B2 (en) * 2006-09-15 2011-11-29 Stats Chippac Ltd. Integrated circuit package system with encapsulation lock
US20080067639A1 (en) * 2006-09-15 2008-03-20 Stats Chippac Ltd. Integrated circuit package system with encapsulation lock
US20150014832A1 (en) * 2013-07-11 2015-01-15 Texas Instruments Incorporated Semiconductor Device Having Three Terminal Miniature Package
US9659843B2 (en) * 2014-11-05 2017-05-23 Infineon Technologies Ag Lead frame strip with molding compound channels
KR102422992B1 (ko) 2014-12-24 2022-07-20 토요잉크Sc홀딩스주식회사 접착제 조성물 및 적층체

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4862246A (en) * 1984-09-26 1989-08-29 Hitachi, Ltd. Semiconductor device lead frame with etched through holes
DE3623419A1 (de) * 1986-07-11 1988-01-21 Junghans Uhren Gmbh Verfahren zum bestuecken eines leiterbahnen-netzwerkes fuer den schaltungstraeger eines elektromechanischen uhrwerks und teilbestuecktes leiterbahnen-netzwerk eines uhrwerks-schaltungstraegers
US4868635A (en) * 1988-01-13 1989-09-19 Texas Instruments Incorporated Lead frame for integrated circuit
JPH01192154A (ja) * 1988-01-28 1989-08-02 Nippon Motoroola Kk リードフレーム
JPH0296360A (ja) * 1988-10-03 1990-04-09 Matsushita Electron Corp 樹脂封止型半導体装置用リードフレーム
JPH0732216B2 (ja) * 1988-12-16 1995-04-10 三菱電機株式会社 半導体装置
JP2911906B2 (ja) * 1989-01-12 1999-06-28 富士通株式会社 半導体装置の製造方法
JPH04306865A (ja) * 1991-04-03 1992-10-29 Seiko Epson Corp 半導体装置及びその製造方法
US5150194A (en) * 1991-04-24 1992-09-22 Micron Technology, Inc. Anti-bow zip lead frame design
JPH05152488A (ja) * 1991-11-30 1993-06-18 Nec Corp 樹脂封止型半導体装置
JPH05343587A (ja) * 1992-06-11 1993-12-24 Seiko Epson Corp 半導体装置用リードフレーム及び半導体装置

Also Published As

Publication number Publication date
JPH0794654A (ja) 1995-04-07
US5623163A (en) 1997-04-22
KR950010039A (ko) 1995-04-26
JP2912134B2 (ja) 1999-06-28

Similar Documents

Publication Publication Date Title
KR100203031B1 (ko) 반도체 장치용 리이드 프레임
US6013947A (en) Substrate having gate recesses or slots and molding device and molding method thereof
US6521980B1 (en) Controlling packaging encapsulant leakage
US5258331A (en) Method of manufacturing resin-encapsulated semiconductor device package using photoresist or pre-peg lead frame dam bars
US5981873A (en) Printed circuit board for ball grid array semiconductor package
US5837567A (en) Lead frame and semiconductor device
US5176366A (en) Resin-encapsulated semiconductor device package with nonconductive tape embedded between outer lead portions
JPH0783036B2 (ja) キヤリアテープ
US5708294A (en) Lead frame having oblique slits on a die pad
US5424577A (en) Lead frame for semiconductor device
US7923835B2 (en) Package, electronic device, substrate having a separation region and a wiring layers, and method for manufacturing
EP0434195A2 (en) A semiconductor device package and a method of manufacture for making it
US6580620B1 (en) Matrix type printed circuit board for semiconductor packages
KR19980066540A (ko) 캐리어프레이 및 서브스트레이트와 이들을 이용한 볼 그리드 어레이 패키지의 제조방법
US6326232B1 (en) Method of fabricating semiconductor device
JP3281859B2 (ja) 混成集積回路装置の製造方法
DE102004017197A1 (de) Verfahren um eine Halbleitervorrichtung mit Harz einzugiessen, mit Harz eingegossene Halbleitervorrichtung und Druckgießform zum Eingiessen der Halbleitervorrichtung mit Harz
JPH0715918B2 (ja) 半導体チップ実装用リード構造体
JPH04124846A (ja) テープキャリヤ
KR102407742B1 (ko) 수지 성형된 리드 프레임의 제조 방법, 수지 성형품의 제조 방법 및 리드 프레임
JP2555428B2 (ja) リードフレームおよびそれを用いた半導体装置の製造方法
US5231755A (en) Method of forming soluble alignment bars
JPH06232195A (ja) 半導体装置の製造方法およびリードフレーム
JPH06132362A (ja) テープキャリア、それを用いた半導体装置及びその製造方法
JPH0936155A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
J201 Request for trial against refusal decision
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120302

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20130304

Year of fee payment: 15

LAPS Lapse due to unpaid annual fee