KR100196952B1 - 반도체 기억 회로 - Google Patents

반도체 기억 회로 Download PDF

Info

Publication number
KR100196952B1
KR100196952B1 KR1019960003822A KR19960003822A KR100196952B1 KR 100196952 B1 KR100196952 B1 KR 100196952B1 KR 1019960003822 A KR1019960003822 A KR 1019960003822A KR 19960003822 A KR19960003822 A KR 19960003822A KR 100196952 B1 KR100196952 B1 KR 100196952B1
Authority
KR
South Korea
Prior art keywords
level
power supply
supply voltage
external power
semiconductor memory
Prior art date
Application number
KR1019960003822A
Other languages
English (en)
Other versions
KR960032491A (ko
Inventor
노부히코 이시쯔카
Original Assignee
가네꼬 히사시
닛본 덴기 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가네꼬 히사시, 닛본 덴기 가부시끼가이샤 filed Critical 가네꼬 히사시
Publication of KR960032491A publication Critical patent/KR960032491A/ko
Application granted granted Critical
Publication of KR100196952B1 publication Critical patent/KR100196952B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/24—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only
    • G05F3/242—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only with compensation for device parameters, e.g. channel width modulation, threshold voltage, processing, or external variations, e.g. temperature, loading, supply voltage

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Automation & Control Theory (AREA)
  • Computer Hardware Design (AREA)
  • Static Random-Access Memory (AREA)
  • Dram (AREA)
  • Semiconductor Memories (AREA)
  • Read Only Memory (AREA)

Abstract

외부 전원 전압이 제1의 전원 전압(5V)의 때에 정상 동작을 하는 반도체 기억 장치를 외부 전원 전압을 제2의 전원 전압(3V)으로 동작시킨 경우에도 센스 레벨이 리파렌스 레벨과 교차하지 아니하도록 하기 위해서 리파렌스 레벨을 제어해서 오동작을 회피하도록 한 반도체 기억 장치의 제공.
센스 앰프중의 리파렌스 앰프에 전원 전압 검출 회로와 리파렌스 레벨 제어 회로를 설치하고 외부 정원 전압에 의해 리파렌스 레벨을 제어하는 트랜지스타를 온 또는 오프시켜서 리파렌스 레벨을 제어한다.

Description

반도체 기억 회로
제1도는 본 발명의 한 실시예의 구성을 도시하는 도면.
제2도는 본 발명의 제2실시예의 구성을 도시하는 도면.
제3도는 종래의 반도체 기억 장치의 리파렌스 회로를 도시하는 도면.
제4a도는 외부 전원 전압이 제1의 전원 전압인 때의 센스 레벨의 'H'와 'L'로 리파렌스 레벨과의 관계를 설명하는 도면.
제4b도는 외부 전원 전압이 제2의 전원 전압인 때의 센스 레벨의 'H'와 'L'로 리파렌스 레벨과의 관계를 설명하는 도면.
제4c도는 본 발명의 한 실시예에 있어서 외부 전원 전압이 제2의 전원 전압으로 리파렌스 레벨을 낮게 제어한 때의 센스 레벨의 'H'와 'L'로 리파렌스 레벨과의 관계를 설명하는 도면.
* 도면의 주요부분에 대한 부호의 설명
1-1, 1-2: P 채널 트랜지스타 2-1~2-5 : N 채널 트랜지스타
3 : 채널 트랜지스타 4 : 더미 셀
5 : 리파렌스 레벨의 출력
6 : 확산층 및 폴리실리콘 등으로 구성되는 저항
7 : 인버터 8 : 리파렌스 레벨 조정용 트랜지스타
9 : 프로그래밍용 트랜지스타
[산업상의 이용분야]
본 발명은 반도체 장치에 관한 것으로 특히 반도체 기억회로의 차동형 센스 앰프의 리파렌스 레벨을 공급하는 회로에 관한 것이다.
[종래의 기술]
제3도에 종래의 반도체 기억 장치에 사용되는 차동형 센스 앰프에 있어서 리파렌스 앰프 부분의 구성을 도시한다.
제3도에 있어서 1-1, 1-2는 P 채널 트랜지스타, 2-1∼2-5는 N 채널 트랜지스타, (3)은 역치 전압 Vt 의 낮은 N 채널 트랜지스타이고 리파렌스 레벨을 일정하게 하기 위한 트랜지스타이다. 또한 (4)는 더미 셀, (5)는 리파렌스 레벨의 출력이다.
다음에 이 차동형 센스 앰프의 리파렌스 앰프 부분의 동작에 대해서 설명을 한다.
메인 메모리 셀과 거의 동일한 구성으로 된 리파렌스용의 더미 셀(4)에 전류가 흐르기 시작하면 리파렌스 앰프의 부하회로에 의해 전압이 소정의 전위로 되도록 제어되고 리파렌스레벨(5)로서 출력된다. 즉 칩이네블 신호 CE 가 액티브(='L'레벨)로 되면 P 채널 트랜지스타(1-1)가 온 상태로 되고 N채널 트랜지스타(2-1, 2-3)가 오프상태로 되고, 이때문에 게이트 전위가 'H'레벨로된 N채널 트랜지스타(2-4)가 온되어 전원단자에서 부하 회로를 거쳐서 더미 셀(4)에 전류가 통해서 리파렌스 레벨을 일정하게 하기 위한 N채널 트랜지스타(3)에 의해 리파렌스 전압이 일정하게 제어된다. 또한 제3도에 있어서 P 채널 트랜지스타(1-2)의 게이트를 접지하고 있으나 이것을 N 채널 트랜지스타(2-2)의 게이트에 접속하도록 구성하는 경우도 있다.
그래서 출력된 리파렌스 레벨(5)은 불도시한 센스 앰프로서 선택된 메모리 셀에 접속된 디짓트 선의 센스 레벨과 비교 증폭되어서 최종 출력된다.
통상의 리파렌스 레벨(5)은 외부 전원 전압이 제1의 전원 전압(5V)의 때에는 제4a도에 도시하는 바와 같이 선택된 메모리 셀에 접속된 디짓트선의 센스 레벨(단지 「센스레벨 」이라함)의 'H' 레벨과 'L' 레벨의 거의 중간이 되도록 설정되고 센스 레벨이 노이즈 등의 어떠한 요인으로 일정하게 되지 아니하는 경우에도 오동작을 하지 아니하도록 소정의 마진이 취해지고있다.
[발명이 해결하려고 하는 과제]
그러나 외부전원 전압으로서 제2의 전원 전압(예를 들자면 3V)을 사용한 경우, 제4b도에 도시하는 바와 같이 센스 레벨과 리파렌스 레벨(5)과의 사이의 마진이 적어져 노이즈 등에 의해 센스 레벨의 'H' 레벨이 일시적으로 리파렌스 레벨 이하로 되고 'L' 레벨로 오판정되거나 역으로 센스 레벨의 'L'레벨이 상승해서 리파렌스 레벨 이상으로 되고 'H'레벨로 오판정되는 등과 같이 출력이 반전되어 버려 오동작을 일으키는 문제가 있다.
따라서 본 발명은 위의 문제점을 해소하고 외부 전원 전압이 제1의 전원 전압(5V)인 때에 정상 동작하는 반도체 기억 장치를 외부 전원 전압을 제2의 전원 전압(3V)으로 동작시킨 경우에도 센스 레벨이 리파렌스 레벨과 교차하지 아니하도록 하기 위해서 리파렌스 레벨을 제어해서 오동작을회피하도톡 한 반도체 기억 장치를 제공하는 것을 목적으로 한다.
[과제를 해결하기 위한 수단]
상기한 목적을 달성하기 위해 본 발명은 외부 전원 전압을 판정하기 위한 전원 전압 검출 회로와 센스 앰프의 리파렌스 레벨을 제어하는 회로를 갖추고 전원 전압 검출 회로의 판정 결과에 의거해 외부 전원 전압의 레벨에 의해 센스 앰프의 리파렌스 레벨을 제어하는 것을 특징으로 하는 반도체 기억 회로를 제공한다.
본 발명에 있어서는 바람직하기로는 전원 전압 검술 회로의 판정 결과에 의거해 리파렌스 레벨을 제어하는 회로의 구동 능력을 선택적으로 가변시키고 외부 전원 전압의 레벨에 의해 리파렌스 레벨을 상승시키고 또는 강하시키는 것을 특징으로 한다.
또한 본 발명은 바람직하기로는 리파렌스 레벨 조정용의 복수의 트랜지스터를 리파렌스 신호선과 전원 단자 간에 병렬 형태로 접속하고 외부 전원 전압의 레벨에 의해 복수의 트랜지스타를 선택적으로 각각 온상태 또는 오프 상태로 하는 것을 특징으로 한다.
[작용]
본 발명에 의하면 전원 전압 검출 회로에서 외부 전원 전압을 판정하고, 판정 결과에 의거해 리파렌스 레벨을 제어하는 것이고, 외부 전원 전압이 제1의 전원 전압(5V)이거나 또한 제2의 전원 전압(3V)이라도 오동작의 발생을 회피하는 리파렌스 레벨을 출력할 수가 있다.
또한 본 발명에 의하면 리파렌스 레벨 조정용의 트랜지스터를 복수 구비하여 이들을 외부 전원 전압의 전위에 의해 선택적으로 온, 오프 상태로하므로서 리파렌스 레벨의 미조정을 가능케 한다.
[실시예]
도면을 창조하여 본 발명의 실시예를 다음에 설명한다.
[실시예 1]
제1도는 본 발명의 한 실시에 관한 차동형 센스 앰프의 리파렌스 앰프부분의 구성을 도시하는 도면이다.
제1도에 있어서 1-1, 1-2는 P 채널 트랜지스타, 2-1∼2-5 는 N 채널 트랜지스타, (3)은 역치 전압 Vt 의 낮은 N 채널 트랜지스타, (4)는 더미 셀, (5)는 리파렌스 레벨의 출력, (6)은 확산층 또는 폴리실리콘 등으로 이루어지는 저항, (7)은 인버터, (8)은 리파렌스 레벨 조정용의 P 채널 트랜지스타이다.
다음에 본 실시예의 동작에 대해서 설명을 한다.
외부 전원 전압이 제1의 전원 전압(5V)인때 저항(6)과 인버터(7)에 의해 리파렌스 레벨 조정용 트랜지스타(8)의 게이트가 'L' 레벨로 되도록 설정해둔다. 그같이 하면 리파렌스 레벨 조정용 트랜지스타(8)는 온 상태로 되고 부하 회로의 구동 능력이 높은 상태로 되고 리파렌스 레벨이 상승한다.
또한 외부 전원 전압이 제2의 전압 전압(3V)인 때 저항(6)과 인버터(7)에 의해 리파렌스 레벨 조정용 트랜지스타(8)의 게이트가 'H' 레벨로되도록 설정해둔다. 이 경우 리파렌스 레벨 조정용 트랜지스타(8)는 오프 상태로 되고, 부하 회로의 구동 능력이 낮은 상태로 되고 리파렌스 레벨이 저하한다. 따라서 외부 전원 전압이 제2의 전원 전압(3V)으로 되므로서 센스 레벨의 'H' 레벨이 저하해도, 제4c도에 도시하는 바와 같이 리파렌스 레벨은 센스 레벨의 'H 레벨보다 저전위로 되고 오동작은 생기지 아니한다. 또한 제4c도는 본 발명의 실시예에 있어서 외부 전원 전압이 제2의 전원 전압(3V)에서 리파렌스 레벨을 낮게 제어한 때의 센스 레벨 'H'와 'L'로 리파렌스 레벨과의 관계를 설명하는 도면이다.
역으로 제2의 전원 전압(3V)인 때에 센스 레벨의 'L'레벨 출력이 리파렌스 레벨(5) 보다 높아져 버리는 것과 같은 오동작이 일어나는 경향이 있는 경우에는 리파렌스 레벨 조정용 트랜지스타(8)를 N 채널 트랜지스타로 구성시켜두고 N 채널 트랜지스타의 게이트에는 'H' 레벨이 부가되고 온 상태로 되기 때문에 리파렌스 레벨을 상승시키고 이에 의해 오동작을 막을수가 있다.
[실시예 2]
다음에 제2도를 참조해서 본 발명의 제2의 실시예를 설명한다. 또한 제2도는 제3도의 리파렌스 레벨을 제어하는 N채널 트랜지스타(3) 이후의 회로 구성을 도시하는 도면이다.
제2도에 있어서 (8)은 리파렌스 레벨 조정용 트랜지스타,(9)는 2개의 N채널 트랜지스타의 한편을 디프렛션형 트랜지스타로 하고 출력을 결정하는 프로그래밍용의 트랜지스타, (10)은 리파렌스 레벨을 조정하기 위한 비교적 간단히 절단되는 알루미 배선이고 프로그래밍용의 트랜지스타의 출력단을 미리 복수의 리파렌스 레벨 조정용 트랜지스타(8)의 게이트 전극에 공통 접속하고있다.
사용하는 외부 전원 전압이 제1의 전원 전압(5V) 흑을 제2의 전원 전압(3V)인 것이 미리 결정되어 있는 경우 프로그래밍용의 트랜지스타(9)에 의해 리파렌스 레벨 조정용의 트랜지스타(8)를 온상태 또는 오프상태로 고정시키고 리파렌스 레벨(5)을 일정하게 한다.
또한 제2도에 도시하는 바와 같이 리파렌스 레벨 조정용 트랜지스타(8)를 복수 구비해두고 복수의 리파렌스 레벨 조정용 트랜지스타(8)중 필요에 따라서 게이트를 접지 단자에 접속하므(알루미 배선(10)을 절단해서 게이트를 접지 단자에 접속한다)로서 리파렌스 레벨의 미조정이 가능해진다.
이상으로 본 발명을 상기한 각 실시예에 따라서 설명하였으나, 본 발명은 상기한 상태로 만이 한정되는 것은 아니고 본 발명의 권리에 준하는 각종 상태를 포함하는 것은 물론이다.
[발명의 효과]
이상으로 설명한 바와 같이 본 발명에 의하면 외부 전원 전압 검출 회로에서 외부 전원 전압을 판정하고 판정 결과에 의거해 리파렌스 레벨을 제어하므로서 외부 전원 전압이 제1의 전원 전압(5V)이라도 제2의 전원 전압(3V)으로서도 오동작의 발생을 회피하는 리파렌스 레벨을 출력할 수가 있다.
또한 본 발명에 의하면 리파렌스 레벨 조정용의 트랜지스타를 복수 구비하고 이들을 외부 전원 전압의 전위에 의해 선택적으로 온, 오프 상태로 하므로서 리파렌스 레벨의 미조정을 가능케 한다.

Claims (3)

  1. 외부 전원 전압을 판정하기 위한 전위 전압 검출 회로 및, 센스 앰프의 리파렌스 레벨을 제어하는 회로를 갖추고, 상기한 전원 전압 검출 회로의 판정 결과에 의거해 외부 전원 전압의 레벨에의해 센스 앰프의 리파렌스 레벨을 제어하는 것을 특징으로 하는 반도체 기억 회로.
  2. 제1항에 있어서 상기한 전원 전압 검술 회로의 판정 결과에 따라 리파렌스 레벨을 제어하는 회로의 구동 능력을 선택적으로 가변시키고 외부 전원 전압의 레벨에 의해 리파렌스 레벨을 상승시키고 또한 강하시키는 것을 특징으로 하는 반도체 기억 회로.
  3. 제1항에 있어서, 리파렌스 레벨 조정용의 복수의 트랜지스타를 리파렌스 신호선과 전원 단자 간에 병렬 형태로 접속하고 외부 전원 전압의 레벨에 의해 복수의 트랜지스타를 선택적으로 각각 온상태 또는 오프 상태로 하는 것을 특징으로 하는 반도체 기억 회로.
KR1019960003822A 1995-02-17 1996-02-16 반도체 기억 회로 KR100196952B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP7053272A JPH08221984A (ja) 1995-02-17 1995-02-17 半導体記憶回路
JP95-053272 1995-02-17

Publications (2)

Publication Number Publication Date
KR960032491A KR960032491A (ko) 1996-09-17
KR100196952B1 true KR100196952B1 (ko) 1999-06-15

Family

ID=12938113

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960003822A KR100196952B1 (ko) 1995-02-17 1996-02-16 반도체 기억 회로

Country Status (3)

Country Link
US (1) US5801586A (ko)
JP (1) JPH08221984A (ko)
KR (1) KR100196952B1 (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100388225B1 (ko) * 1996-11-12 2003-10-04 주식회사 하이닉스반도체 센서앰프 출력 조정회로
CA2273665A1 (en) * 1999-06-07 2000-12-07 Mosaid Technologies Incorporated Differential sensing amplifier for content addressable memory
US6323719B1 (en) * 2000-05-08 2001-11-27 National Science Council Pseudo bipolar junction transistor
JP2001332699A (ja) * 2000-05-25 2001-11-30 Mitsubishi Electric Corp 半導体集積装置および集積回路の電圧降下検出方法並びにその電圧降下補正方法
US6717876B2 (en) 2001-12-28 2004-04-06 Mosaid Technologies Incorporated Matchline sensing for content addressable memories
US7898888B2 (en) * 2007-06-18 2011-03-01 Renesas Electronics Corporation Semiconductor memory device having memory cell and reference cell connected to same sense amplifier and method of reading data thereof
US8829944B1 (en) 2013-09-30 2014-09-09 Lattice Semiconductor Corporation Dynamic power supply switching for clocking signals

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6422107A (en) * 1987-07-17 1989-01-25 Oki Electric Ind Co Ltd Voltage level detecting circuit
JP2707825B2 (ja) * 1990-10-15 1998-02-04 三菱電機株式会社 半導体集積回路装置
JP2642512B2 (ja) * 1990-11-16 1997-08-20 シャープ株式会社 半導体集積回路
US5424629A (en) * 1991-04-11 1995-06-13 Matsushita Electric Industrial Co., Ltd. Power circuit for a semiconductor apparatus
JP2697412B2 (ja) * 1991-10-25 1998-01-14 日本電気株式会社 ダイナミックｒａｍ
JP3362873B2 (ja) * 1992-08-21 2003-01-07 株式会社東芝 半導体装置
KR960004573B1 (ko) * 1994-02-15 1996-04-09 금성일렉트론주식회사 기동회로를 갖는 기준전압발생회로

Also Published As

Publication number Publication date
JPH08221984A (ja) 1996-08-30
KR960032491A (ko) 1996-09-17
US5801586A (en) 1998-09-01

Similar Documents

Publication Publication Date Title
EP0157905B1 (en) Semiconductor device
KR930004177B1 (ko) 반도체 기억장치
US5589783A (en) Variable input threshold adjustment
US5668483A (en) CMOS buffer having stable threshold voltage
EP0740861B1 (en) Breakdown protection circuit using high voltage detection
US4964084A (en) Static random access memory device with voltage control circuit
US6320453B1 (en) Method and circuit for lowering standby current in an integrated circuit
US20010047506A1 (en) System and method for controlling current in an integrated circuit
US20020190752A1 (en) High speed semiconductor circuit having low power consumption
EP0225441B1 (en) Programming current controller
US5260646A (en) Low power regulator for a voltage generator circuit
US7639066B2 (en) Circuit and method for suppressing gate induced drain leakage
US4542485A (en) Semiconductor integrated circuit
KR100196952B1 (ko) 반도체 기억 회로
US5126603A (en) Circuit utilizes N-channel mos transistors having reduced area dimension for effectively detecting output current of a H-bridge circuit
US4290119A (en) Memory device protected against undesirable supply voltage level
US20060103452A1 (en) Internal voltage generator for semiconductor device
US6308312B1 (en) System and method for controlling leakage current in an integrated circuit using current limiting devices
JP4794782B2 (ja) 電圧検出回路、及び電子機器
US7205801B2 (en) Power down circuit capable of a wide rage control signal regardless of the power supply voltage fluction
JP2003051548A (ja) 半導体集積回路装置およびそれを用いた携帯端末
JP2002076874A (ja) 出力インターフェース回路
JP2957181B2 (ja) 半導体集積回路
US6304112B1 (en) Integrated circuit provided with a fail-safe mode
KR970060209A (ko) 다른 전원전압에 대응하는 반도체 집적회로장치

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee