KR100193899B1 - 반도체 소자의 감광막 형성장치 및 이를 이용한 감광막 형성방법 - Google Patents

반도체 소자의 감광막 형성장치 및 이를 이용한 감광막 형성방법 Download PDF

Info

Publication number
KR100193899B1
KR100193899B1 KR1019960025550A KR19960025550A KR100193899B1 KR 100193899 B1 KR100193899 B1 KR 100193899B1 KR 1019960025550 A KR1019960025550 A KR 1019960025550A KR 19960025550 A KR19960025550 A KR 19960025550A KR 100193899 B1 KR100193899 B1 KR 100193899B1
Authority
KR
South Korea
Prior art keywords
gas
wafer
chamber
photosensitive film
housing
Prior art date
Application number
KR1019960025550A
Other languages
English (en)
Other versions
KR980003822A (ko
Inventor
권창헌
Original Assignee
김영환
현대전자산업주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대전자산업주식회사 filed Critical 김영환
Priority to KR1019960025550A priority Critical patent/KR100193899B1/ko
Priority to TW086108492A priority patent/TW378347B/zh
Priority to US08/879,114 priority patent/US6090521A/en
Priority to CN97111875A priority patent/CN1082244C/zh
Publication of KR980003822A publication Critical patent/KR980003822A/ko
Application granted granted Critical
Publication of KR100193899B1 publication Critical patent/KR100193899B1/ko
Priority to US09/561,296 priority patent/US6312518B1/en

Links

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/16—Coating processes; Apparatus therefor
    • G03F7/168—Finishing the coated layer, e.g. drying, baking, soaking
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/16—Coating processes; Apparatus therefor
    • G03F7/162—Coating on a rotating support, e.g. using a whirler or a spinner

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Application Of Or Painting With Fluid Materials (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)

Abstract

본 발명은 반도체 소자의 감광막 형성 장치 및 이를 이용한 감광막 형성 방법을 제공하는 것으로, 스피너에서 웨이퍼상에 감광막을 도포하고, 제1챔버에서 도포된 감광막의 표면을 평탄화 시키고, 제2챔버에서 감광막 내에 잔류하는 솔벤트를 제거하면서 감광막을 경화시키므로써, 감광막 형성시에 발생될 미세 리플파, 핀홀 및 들뜸 현상을 방지할 수 있을 뿐만 아니라 감광막의 표면 평탄화가 이루어져 전체적으로 균일한 감광막을 얻을 수 있는 효과가 있다.

Description

반도체 소자의 감광막 형성 장치 및 이를 이용한 감광막 형성 방법
제1a도 및 제1b도는 일반적인 반도체 소자의 감광막 형성 방법을 설명하기 위한 소자의 단면도.
제2도는 본 발명에 따른 반도체 소자의 감광막 형성 장치를 도시한 구성도.
제3a도는 제2도에 도시된 제1챔버의 단면도.
제3b도는 제2도에 도시된 제2챔버의 단면도.
제4a도 및 제4b도는 본 발명에 따른 반도체 소자의 감광막 형성 방법을 설명하기 위한 소자의 단면도.
* 도면의 주요부분에 대한 부호의 설명
8 : 웨이퍼 9 : 감광막
10 : 감광막 형성 장치 20 : 스피너
30 : 제1챔버 31 : 하우징
32 : 버퍼 33 : 디퓨져
34 : 냉각 플레이트 35A : 가스 공급관
35B : 배출구 36A : 웨이퍼 로딩 도어
36B : 웨이퍼 언로딩 도어 40 : 제2챔버
41 : 하우징 42 : 버퍼
43 : 디퓨져 44 : 진공 척
45A : 가스 공급관 45B : 배출구
46A : 웨이퍼 로딩 도어 46B : 웨이퍼 언로딩 도어
80 : 웨이퍼 90 : 감광막
본 발명은 반도체 소자의 감광막 형성 장치 및 이를 이용한 감광막 형성 방법에 관한 것으로, 특히 웨이퍼상에 감광막을 형성한 후 제1챔버 및 제2챔버에서 후처리 공정을 실시하여 균일한 감광막을 형성할 수 있는 반도체 소자의 감광막 형성 장치 및 이를 이용한 감광막 형성 방법에 관한 것이다.
일반적으로, 반도체 소자를 제조하기 위한 포토리소그라피 공정은 감광물질 도포 공정, 감광막 노광 공정 및 감광막 현상 공정을 포함한다. 도포 공정은 스핀척에 의해 진공으로 고정된 웨이퍼상에 노즐을 통하여 감광물질이 분사되면 웨이퍼의 중앙부에 일정량이 모여있게 되며, 분사가 완료되면 스핀 척의 고속 회전으로 웨이퍼가 회전하게 된다. 이때, 웨이퍼의 중앙부에 모여있던 감광물질은 원심력에 의해 웨이퍼의 가장자리로 이동하면서 웨이퍼의 전면에 감광물질이 도포되어 감광막이 형성된다. 도포 공정으로 감광막을 형성한 후에 감광막 내에 함유된 솔벤트를 제거하기 위하여, 경화 공정(baking process)을 진행한다.
제1a도에 도시된 바와 같이, 도포공정에 의해 웨이퍼(8)상에 도포된 감광막(9)의 표면에는 육안으로 확인할 수 없는 미세한 리플파(riffle waves; A)가 존재한다. 또한, 제1b도에 도시된 바와 같이, 다수개의 핀홀(pin hole; B)및 들뜸 부분(C)이 감광막(9)에 형성된다. 이러한 상태에서, 노광 공정을 진행하게 되면, 미세한 리플파(A), 핀홀(B) 및 들뜸 부분(C)은 미세한 디포커스(microscopic defocus)를 유발시키는 원인이 된다.
게다가, 경화 공정은 감광막(9)을 도포한 후에 120℃정도의 고온을 웨이퍼(8)의 후면에 직접 가열하는 방식으로 진행되므로 웨이퍼(8)상에 물리적 영향이 가해져서 소자의 특성이 변화되는 문제점도 발생된다.
따라서, 본 발명은 감광막의 표면을 평탄화시키면서, 감광막 내에 함유된 솔벤트를 용이하게 제거할 수 있는 반도체 소자의 감광막 형성 장치 및 이를 이용한 감광막 형성 방법을 제공함에 그 목적이 있다.
이러한 목적을 달성하기 위한 본 발명의 감광막 형성 장치는 웨이퍼상에 감광막을 도포하기 위한 스피너와, 웨이퍼 이송 시스템에 의해 스피너로부터 이송된 웨이퍼에 저온 고압의 가스를 분사하여 감광막의 표면을 평탄화시키는 수단이 구비된 제1챔버와, 웨이퍼 이송 시스템에 의해 제1챔버로부터 이송된 웨이퍼에 고온 건조한 가스를 분사하여 감광막 내에 잔류하는 솔벤트를 제거하면서 감광막을 경화시키는 수단이 구비된 제2챔버로 이루어지는 것을 특징으로 한다.
또한, 본 발명의 목적을 달성하기 위한 감광막 형성 방법은 웨이퍼상에 감광막을 도포하는 단계와, 감광막에 존재하는 미세 리플파, 핀홀 및 들뜸 부분을 제거하고,감광막의 표면을 평탄화 시키기 위하여, 웨이퍼에 저온 고압의 가스를 분사하는 단계와, 감광막 내에 잔류하는 솔벤트를 제거하면서 감광막을 경화시키기 위하여, 웨이퍼에 고온 건조한 가스를 분사하는 단계로 이루어지는 것을 특징으로 한다.
이하, 본 발명을 첨부된 도면을 참조하여 상세히 설명하기로 한다.
제2도를 참조하면, 감광막 형성 장치(10)는 웨이퍼상에 감광막을 도포하기 위한 스피너(20)와, 도포된 감광막의 표면을 평탄화하기 위한 제1챔버(30)와, 감광막 내에 잔류하는 솔벤트를 제거하기 위한 제2챔버(40)로 구성된다. 스피너(20), 제1챔버(30)및 제2챔버(40)는 일정 간격을 두고 설치된다. 웨이퍼는 웨이퍼 이송 시스템(transfer system)에 의해 스피너(20), 제1챔버(30) 및 제2챔버(40)를 순차적으로 거치게 되며, 그 결과 웨이퍼상에 감광막이 형성된다.
스피너(20)는 웨이퍼의 표면에 감광물질을 분사시키기 위한 노즐과, 웨이퍼를 회전시키기 위한 일반적인 회전 수단으로 이루어진다. 제1챔버 (30)와 제2챔버(40)는 제3a도 및 제3b도를 참조하여 설명된다.
제3a도를 참조하면, 제1챔버(30)는 하우징(housing; 31)과, 하우징(31)의 상단부에 연결된 가스 공급관(35A)과, 가스 공급관(35A)의 아래의 하우징(31)내부에 설치된 버퍼(buffer; 32)와, 상기 버퍼(32)를 덮도록 설치된 다수의 미세홀(fine hole)을 갖는 디퓨져(diffuser; 33)와, 디퓨져(33) 아래의 하우징(31)하단부에 위치되며, 감광막이 형성될 웨이퍼(80)를 고정하면서 냉각시키기 위한 냉각 플레이트(chill plate; 34)와, 하우징(31)의 하단부에 연결된 배출구(35B)와, 하우징(31)의 양측벽에 개별적으로 형성된 웨이퍼 로딩 도어(wafer loading door; 36A)및 웨이퍼 언로딩 도어(36B)로 이루어진다.
저온 고압의 질소 가스(N2gas)는 가스 공급관(35A)을 통해 하우징(31)내부로 공급된다. 공급되는 고압의 질소 가스는 버퍼(32)에 의해 그 유속이 완화되고, 유속이 완화된 질소 가스는 다수의 미세 홀을 갖는 디퓨져(33)에 의해 골고루 분사된다. 냉각 플레이트(34)는 약 4℃ 온도의 냉각제가 순환되며,그 결과 냉각 플레이트(34)의 상부에 고정된 웨이퍼(80)는 저온 상태로 유지된다.
제3b도를 참조하면, 제2챔버(40)는 하우징(41)과, 하우징(41)의 상단부에 연결된 가스공급관(45A)과, 가스 공급관(45A)의 아래의 하우징(41) 내부에 설치된 버퍼(42)와, 상기 버퍼(42)를 덮도록 설치된 다수의 미세 홀을 갖는 디퓨져(43)와, 디퓨져(43) 아래의 하우징(41) 하단부에 위치되며, 감광막이 형성될 웨이퍼(80)를 고정하는 진공 척(vacuum chuck; 44)과, 하우징 (41)의 하단부에 연결된 배출구(45B)와, 하우징(41)의 양측벽에 개별적으로 형성된 웨이퍼 로딩 도어(46A)및 웨이퍼 언로딩 도어(46B)로 이루어진다.
고온 건조한 질소 가스(N2gas)는 가스 공급관(45A)을 통해 하우징 (41) 내부로 공급된다. 공급되는 질소 가스는 버퍼(42)에 의해 그 유속이 완화되고, 유속이 완화된 질소 가스는 다수의 미세 홀을 갖는 디퓨져(43)에 의해 골고루 분사된다.
한편, 감광막 형성 장치(10)는 스피너(20)로부터 제1챔버(30)로 웨이퍼(80)를 이송시키고, 제1챔버(30)로부터 제2챔버(40)로 웨이퍼(80)를 이송시키기 위한 웨이퍼 이송 시스템(도시 않음)이 포함되어 이루어진다.
상기와 같이 구성된 감광막 형성 장치를 이용하여 감광막 형성 방법을 설명하면 다음과 같다.
제4a도를 참조하면, 스피너(20)에 웨이퍼(80)를 로딩하고, 감광물질 분사 및 회전 수단에 의해 웨이퍼(80)상에 감광막(90)을 형성한다. 종래 기술에서 설명한 바와 같이, 웨이퍼(80)상에 도포된 감광막(90)에는 육안으로 확인할 수 없는 미세한 리플파(A), 다수개의 핀홀(B)및 들뜸 부분(C)이 존재하게 된다.
스피너(20)에서 감광막 도포 공정이 완료된 웨이퍼(80)는 웨이퍼 이송 시스템에 의해 스피너(20)로부터 제1챔버(30)로 이송된다. 웨이퍼 로딩 도어(36A)를 통해 제1챔버(30)내로 들어온 웨이퍼(80)는 냉각 플레이트(34)상에 고정된다. 저온 고압의 질소 가스는 가스 공급관(35A)을 통해 하우징(31) 내부로 공급되며, 공급된 질소 가스는 버퍼(32)에 의해 그 유속이 완화되고, 유속이 완화된 질소 가스는 다수의 미세 홀을 갖는 디퓨져(33)에 의해 웨이퍼(80)상에 도포된 감광막(90)전면에 골고루 분사된다. 분사된 질소 가스는 웨이퍼(80)상에 도포된 감광막(90)의 표면을 골고루 압박하게 되고, 이로 인하여 제4b도에 도시된 바와 같이 감광막(90)에 존재하는 미세한 리플파(A), 다수개의 핀홀(B)및 들뜸 부분(C)이 없어짐은 물론 감광막(90)의 두께 또한 균일하게 얇아지면서 감광막(90)표면이 전체적으로 평탄화된다. 제1챔버(30)에서의 평탄화 공정이 진행되는 동안, 냉각 플레이트(34)는 약4℃온도의 냉각제가 순황되어 웨이퍼(80)를 저온 상태로 유지시켜 주며, 질소 가스는 4내지 20℃의 온도 및 150 내지 250psi 압력으로 1 내지 10분정도 분사된다.
제1챔버(30)에서 공정이 완료된 웨이퍼(80)는 웨이퍼 이송 시스템에 의해 제1챔버(30)로부터 제2챔버(40)로 이송된다. 제1챔버(30)의 웨이퍼 언로딩 도어(36B)를 경유하여 제2챔버(40)의 웨이퍼 로딩 도어(46A)를 통해 제2챔버(40)내로 들어온 웨이퍼(80)는 진공 척(44)상에 고정된다. 고온 건조한 질소 가스 및 공기는 교대로 가스 공급관(45A)을 통해 하우징(41) 내부로 공급된다. 공급되는 질소 가스 및 공기는 버퍼(42)에 의해 그 유속이 완화되고, 유속이 완화된 질소 가스 및 공기는 다수의 미세 홀을 갖는 디퓨져(43)에 의해 웨이퍼(80)상의 감광막(90) 전면에 골고루 분사된다. 분사된 질소 가스 및 공기는 웨이퍼(80)상에 도포된 감광막(90)에 골고루 열을 전달하게 되고, 이로 인하여 감광막(90)내에 잔류하는 솔벤트가 증발되어 제거됨은 물론 감광막(90)이 경화된다. 제2챔버(40)에 서의 평탄화 공정이 진행되는 동안, 질소 가스 및 공기는 100 내지 200℃의 온도 및 50 내지 150psi 압력으로 1 내지 10분 동안 2회 내지 10회 정도 교대로 분사된다.
한편, 제 2챔버(40)에서 이루어지는 경화 공정 동안, 열 전달 방향이 위에서 아래로, 즉 감광막(90)으로부터 웨이퍼(80)쪽으로 전달되기 때문에 감광막(90)의 경화 효율(baking efficiency)이 높을 뿐만 아니라 웨이퍼(80)에 형성되어 있는 각종 회로 패턴에 열적 피해를 줄일 수 있다.
상술한 바와 같이, 본 발명은 스피너에서 웨이퍼상에 감광막을 도포하고, 제 1챔버에서 도포된 감광막의 표면을 평탄화 시키고, 제2챔버에서 감광막 내에 잔류하는 솔벤트를 제거하면서 감광막을 경화시키므로써, 감광막 형성시에 발생될 미세 리플파, 핀홀 및 들뜸 현상을 방지할 수 있을 뿐만 아니라 감광막의 표면 평탄화가 이루어져 전체적으로 균일한 감광막을 얻을 수 있는 효과가 있다.

Claims (8)

  1. 반도체 소자의 감광막 형성 장치에 있어서, 웨이퍼상에 감광막을 도포하기 위한 스피너와, 웨이퍼 이송 시스템에 의해 상기 스피너로부터 이송된 웨이퍼에 저온 고압의 가스를 분사하여 상기 감광막의 표면을 평탄화 시키는 수단이 구비된 제 1챔버와, 상기 웨이퍼 이송 시스템에 의해 상기 제1챔버로부터 이송된 웨이퍼에 고온 건조한 가스를 분사하여 상기 감광막 내에 잔류하는 솔벤트를 제거하면서 감광막을 경화시키는 수단이 구비된 제2챔버로 이루어지는 것을 특징으로 하는 반도체 소자의 감광막 형성 장치.
  2. 제1항에 있어서, 상기 제1챔버는, 하우징과, 상기 저온 고압의 가스를 상기 하우징에 공급하기 위한 가스 공급관과, 상기 하우징 내부의 상기 가스 공급관 아래에 설치되며, 상기 공급된 가스의 유속을 완화시키기 위한 버퍼와, 상기 버퍼를 덮도록 설치되며, 유속이 완화된 상기 가스를 분사하기 위한 디퓨져와, 상기 디퓨져 아래쪽에 위치되며, 웨이퍼를 고정하면서 냉각시키기 위한 냉각플레이트와, 상기 하우징 내의 가스를 배출시키기 위한 배출구와, 상기 하우징의 양측벽에 개별적으로 형성된 웨이퍼 로딩 도어 및 웨이퍼 언로딩 도어로 이루어지는 것을 특징으로 하는 반도체 소자의 감광막 형성 장치.
  3. 제1항에 있어서, 상기 제2챔버는, 하우징과, 상기 고온 건조한 가스를 상기 하우징에 공급하기 위한 가스 공급관과, 상기 하우징 내부의 상기 가스 공급관 아래에 설치되며, 상기 공급된 가스의 유속을 완화시키기 위한 버퍼와, 상기 버퍼를 덮도록 설치되며, 유속이 완화된 상기 가스를 분사하기 위한 디퓨져와, 상기 디퓨져 아래쪽에 위치되며, 웨이퍼를 고정시키기 위한 진공 척과, 상기 하우징 내의 가스를 배출시키기 위한 배출구와, 상기 하우징의 양측벽에 개별적으로 형성된 웨이퍼 로딩 도어 및 웨이퍼 언로딩 도어로 이루어지는 것을 특징으로 하는 반도체 소자의 감광막 형성 장치.
  4. 제1항에 있어서, 상기 제1챔버에서 분사되는 저온 고압의 가스는 질소 가스이며, 상기 질소가스는 4 내지 20℃의 온도 및 150 내지 250psi 압력으로 분사되는 것을 특징으로 하는 반도체 소자의 감광막 형성 장치.
  5. 제1항에 있어서, 상기 제2챔버에서 분사되는 고온 건조한 가스는 질소 가스 및 공기이며, 상기 질소 가스 및 공기는 100 내지 200℃의 온도 및 50 내지 150psi 압력으로 교대로 분사되는 것을 특징으로 하는 반도체 소자의 감광막 형성 장치.
  6. 반도체 소자의 감광막 형성 방법에 있어서, 웨이퍼상에 감광막을 도포하는단계와, 상기 감광막에 존재하는 미세 리플파, 핀홀 및 들뜸 부분을 제거하고, 상기 감광막의 표면을 평탄화 시키기 위하여, 상기 웨이퍼에 저온 고압의 가스를 분사하는 단계와, 상기 감광막 내에 잔류하는 솔벤트를 제거하면서 감광막을 경화시키기 위하여, 상기 웨이퍼에 고온 건조한 가스를 분사하는 단계로 이루어지는 것을 특징으로 하는 반도체 소자의 감광막 형성 방법.
  7. 제6항에 있어서, 상기 저온 고압의 가스는 질소 가스이며, 상기 질소 가스는 4 내지 20℃의 온도 및 150 내지 250psi압력으로 분사되는 것을 특징으로 하는 반도체 소자의 감광막 형성 방법.
  8. 제6항에 있어서, 상기 고온 건조한 가스는 질소 가스 및 공기이며, 상기 질소 가스 및 공기는 100 내지 200℃의 온도 및 50 내지 150psi 압력으로 교대로 분사되는 것을 특징으로 하는 반도체 소자의 감광막 형성 방법.
KR1019960025550A 1996-06-29 1996-06-29 반도체 소자의 감광막 형성장치 및 이를 이용한 감광막 형성방법 KR100193899B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1019960025550A KR100193899B1 (ko) 1996-06-29 1996-06-29 반도체 소자의 감광막 형성장치 및 이를 이용한 감광막 형성방법
TW086108492A TW378347B (en) 1996-06-29 1997-06-18 Device and method of forming photoresist layer on semiconductor device
US08/879,114 US6090521A (en) 1996-06-29 1997-06-19 Apparatus for forming a photoresist film in a semiconductor device and method of forming a photoresist film using the same
CN97111875A CN1082244C (zh) 1996-06-29 1997-06-27 在半导体器件上形成光刻胶膜的装置及其形成方法
US09/561,296 US6312518B1 (en) 1996-06-29 2000-04-28 Apparatus for forming a photoresist film in a semiconductor device and method of forming a photoresist film using the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960025550A KR100193899B1 (ko) 1996-06-29 1996-06-29 반도체 소자의 감광막 형성장치 및 이를 이용한 감광막 형성방법

Publications (2)

Publication Number Publication Date
KR980003822A KR980003822A (ko) 1998-03-30
KR100193899B1 true KR100193899B1 (ko) 1999-06-15

Family

ID=19464585

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960025550A KR100193899B1 (ko) 1996-06-29 1996-06-29 반도체 소자의 감광막 형성장치 및 이를 이용한 감광막 형성방법

Country Status (4)

Country Link
US (2) US6090521A (ko)
KR (1) KR100193899B1 (ko)
CN (1) CN1082244C (ko)
TW (1) TW378347B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100900594B1 (ko) * 2006-02-23 2009-06-02 도쿄엘렉트론가부시키가이샤 기판 처리 시스템, 기판 처리 방법 및 기억 매체

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100401544B1 (ko) * 2001-02-06 2003-10-17 삼성전자주식회사 반도체 공정에 사용되는 가스를 제공하는 방법 및 장치그리고 이를 갖는 가공 장치
JP2003053243A (ja) * 2001-08-15 2003-02-25 Fuji Photo Film Co Ltd 塗布乾燥装置
US7659301B2 (en) * 2003-04-15 2010-02-09 The General Hospital Corporation Methods and devices for epithelial protection during photodynamic therapy
CN100424822C (zh) * 2003-06-06 2008-10-08 东京毅力科创株式会社 基板的处理膜表面粗糙度的改善方法及基板的处理装置
JP5029486B2 (ja) * 2008-05-13 2012-09-19 東京エレクトロン株式会社 塗布装置、塗布方法及び記憶媒体
US20100151118A1 (en) * 2008-12-17 2010-06-17 Eastman Chemical Company Carrier solvent compositions, coatings compositions, and methods to produce thick polymer coatings
JP5424201B2 (ja) 2009-08-27 2014-02-26 アユミ工業株式会社 加熱溶融処理装置および加熱溶融処理方法
US10656525B2 (en) * 2017-09-01 2020-05-19 Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Photoresist baking apparatus

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5120634A (en) * 1982-08-25 1992-06-09 Fujitsu Limited Method for forming patterned resist layer on semiconductor body
JP3115134B2 (ja) * 1992-11-27 2000-12-04 松下電器産業株式会社 薄膜処理装置および薄膜処理方法
JPH06248439A (ja) * 1993-02-24 1994-09-06 Matsushita Electric Ind Co Ltd レーザーアブレーション装置およびそれを用いた半導体形成法
KR0171918B1 (ko) * 1994-03-25 1999-03-30 김주용 감광수지 코팅 두께 조절방법 및 조절장치

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100900594B1 (ko) * 2006-02-23 2009-06-02 도쿄엘렉트론가부시키가이샤 기판 처리 시스템, 기판 처리 방법 및 기억 매체

Also Published As

Publication number Publication date
KR980003822A (ko) 1998-03-30
CN1177200A (zh) 1998-03-25
US6312518B1 (en) 2001-11-06
CN1082244C (zh) 2002-04-03
TW378347B (en) 2000-01-01
US6090521A (en) 2000-07-18

Similar Documents

Publication Publication Date Title
EP0556784B1 (en) Film forming method in producing of semiconductor device
KR100193899B1 (ko) 반도체 소자의 감광막 형성장치 및 이를 이용한 감광막 형성방법
US8043657B2 (en) Coating treatment method
JP4678658B2 (ja) 塗布装置
EP0268116B1 (en) Method of providing a planarized polymer coating on a substrate wafer
KR100365078B1 (ko) 도포방법및도포장치
US20040245237A1 (en) Thermal treatment equipment and thermal treatment method
US6695922B2 (en) Film forming unit
US6240874B1 (en) Integrated edge exposure and hot/cool plate for a wafer track system
JP3625752B2 (ja) 液処理装置
US6837943B2 (en) Method and apparatus for cleaning a semiconductor substrate
JP4447757B2 (ja) 塗布装置
CN108153117B (zh) 基片处理装置、基片处理方法和存储介质
US6491452B2 (en) Developing method and developing apparatus
JP7025872B2 (ja) 基板処理装置、基板処理方法及び記憶媒体
KR100248628B1 (ko) 반도체 소자의 패턴형성방법 및 장치
KR20040082101A (ko) 반도체 웨이퍼 회전 건조 장치와 방법
KR20030053326A (ko) 반도체 웨이퍼의 온도균일화장치
JP4219447B2 (ja) 現像処理装置および現像処理方法
KR100605311B1 (ko) 두꺼운 감광막 형성 방법
JP2000243679A (ja) レジスト塗布装置およびベーキング装置
KR20070091423A (ko) 웨이퍼 사이드 린스장치 및 그를 구비한 스피너 설비
JP2022015992A (ja) 基板処理方法及び基板処理システム
KR20030096966A (ko) 기판 회전 장치
KR100545217B1 (ko) 반도체 웨이퍼 현상설비 및 현상 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20061211

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee