KR100193228B1 - Semiconductor package structure - Google Patents
Semiconductor package structure Download PDFInfo
- Publication number
- KR100193228B1 KR100193228B1 KR1019950019587A KR19950019587A KR100193228B1 KR 100193228 B1 KR100193228 B1 KR 100193228B1 KR 1019950019587 A KR1019950019587 A KR 1019950019587A KR 19950019587 A KR19950019587 A KR 19950019587A KR 100193228 B1 KR100193228 B1 KR 100193228B1
- Authority
- KR
- South Korea
- Prior art keywords
- semiconductor chip
- semiconductor
- mounting plate
- package
- semiconductor package
- Prior art date
Links
Abstract
본 발명은 반도체 패키지에 관한 것으로, 종래의 반도체 패키지 구조는 반도체 칩(3)이 반도체 칩 탑재판(1) 상에 놓이게 되고, 반도체 칩(3)과 반도체 칩 탑재판(1) 사이에는 에폭시(2)가 사용되므로, 탑재판을 지지하는 타이바에 다운셋이 있는 경우에도 패키지 내에서 반도체 칩(3)의 상대적인 높이가 높게 설정되어 반도체 칩(3)과 리드(5) 사이에 와이어 본딩시 와이어 루프가 높아져서 패키지의 두께가 상대적으로 두꺼워지므로, 반도체 칩(3)에서 발생되던 열을 방출하지 못하게 되어 제품의 수명을 단축하는 등의 문제점이 있었던 바, 본 발명은 반도체 칩 탑재판(1)의 저면으로 접착테이프(6)에 의해 반도체 칩(3)을 부착하여 상기 반도체 칩(3)과 리드(5)를 연결하는 와이어 루프의 높이를 낮춤으로써 반도체 패키지의 두께를 얇게 형성하여 반도체 칩(3)에서 발생되는 열을 반도체 칩(3)의 앞,뒷면에서 보다 용이하게 방출시킴으로써 제품의 수명을 연장시킬 수 있는 등의 효과가 있는 반도체 패키지 구조.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor package. In the conventional semiconductor package structure, a semiconductor chip (3) is placed on a semiconductor chip mounting plate (1), and an epoxy (A) is formed between the semiconductor chip (3) and the semiconductor chip mounting plate (1). 2) is used, even when there is a downset in the tie bar supporting the mounting plate, the relative height of the semiconductor chip 3 is set high in the package, so that the wire at the time of wire bonding between the semiconductor chip 3 and the lead 5 Since the thickness of the package becomes relatively thick due to a high loop, there is a problem that the heat generated from the semiconductor chip 3 cannot be released and the life of the product is shortened. By attaching the semiconductor chip 3 to the bottom by an adhesive tape 6 and lowering the height of the wire loop connecting the semiconductor chip 3 and the lead 5, the thickness of the semiconductor package is made thin to form the semiconductor chip 3. )on The heat generated in front of the semiconductor chip 3, the semiconductor package structure in which an effect such that by easily released than can extend the life of the product in the back.
Description
제1도는 종래 기술의 일반적인 반도체 패키지 구조를 도시한 단면도.1 is a cross-sectional view showing a general semiconductor package structure of the prior art.
제2도는 본 발명의 반도체 패키지 구조도로서 반도체 칩 하부에 히트싱크가 부착된 단면도.2 is a cross-sectional view of a structure of a semiconductor package of the present invention in which a heat sink is attached to a lower portion of a semiconductor chip.
제3도는 본 발명의 반도체 패키지 구조도로서 패키지의 상·하부 몰드 일부가 제거된 단면도.3 is a cross-sectional view of a structure of a semiconductor package of the present invention in which upper and lower mold portions of the package are removed.
제4도는 본 발명의 반도체 패키지 구조도로서 반도체 칩의 저면이 노출되도록 패키지의 상·하부 몰드 일부가 제거된 단면도.4 is a cross-sectional view of a structure of a semiconductor package of the present invention, in which a portion of the upper and lower molds of the package is removed to expose the bottom surface of the semiconductor chip.
* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings
1 : 반도체 칩 탑재판 3 : 반도체 칩1: semiconductor chip mounting plate 3: semiconductor chip
4 : 골드 와이어 5 : 리드4: gold wire 5: lead
6 : 접착테이프 7 : 히트싱크6: adhesive tape 7: heat sink
본 발명은 반도체 패키지에 관한 것으로, 특히 리드프레임의 반도체 칩 탑재판을 반도체 칩의 상면에 부착하여 반도체 패키지의 높이를 낮추고 따라서 와이어 루프의 높이를 낮출 수 있는 반도체 패키지에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor package, and more particularly, to a semiconductor package capable of attaching a semiconductor chip mounting plate of a lead frame to an upper surface of the semiconductor chip to lower the height of the semiconductor package and thus lower the height of the wire loop.
일반적으로 종래의 반도체 패키지는 제1도에 도시된 바와 같이 리드프레임의 반도체 칩 탑재판(1)과 반도체 칩(3) 사이에 에폭시(2)에 의해 서로 접착되고, 상기 반도체 칩(3)상의 패드와 리드(5) 사이를 골드와이어(4)로 본딩시켜서 전기 신호를 상기 반도체 칩(3)과 리드(5) 상호간에 이동시키게 된다.In general, a conventional semiconductor package is bonded to each other by an epoxy 2 between a semiconductor chip mounting plate 1 and a semiconductor chip 3 of a lead frame, as shown in FIG. By bonding the gold wire 4 between the pad and the lead 5, an electrical signal is moved between the semiconductor chip 3 and the lead 5.
그러나, 이러한 종래의 반도체 패키지 구조에서는 반도체 칩(3)이 반도체 칩 탑재판(1)의 상면에 놓이게 되고, 반도체 칩(3)과 반도체 칩 탑재판(1) 사이에는 에폭시(2)가 사용되므로, 탑재판을 지지하는 타이바에 다운셋이 있는 경우에는 패키지 내에서 반도체 칩(3)이 상대적으로 높이가 높게 설정되는 것이다.However, in such a conventional semiconductor package structure, the semiconductor chip 3 is placed on the upper surface of the semiconductor chip mounting plate 1, and the epoxy 2 is used between the semiconductor chip 3 and the semiconductor chip mounting plate 1. If there is a downset in the tie bar supporting the mounting plate, the semiconductor chip 3 is set relatively high in the package.
따라서, 반도체 칩(3)과 리드(5) 사이에 와이어 본딩시 와이어 루프가 높아져서 패키지의 두께가 상대적으로 두꺼워지므로, 반도체 칩(3)에서 발생되는 열을 방출하지 못하게 되어 제품의 수명이 단축되는 등의 문제점이 있었다.Therefore, when the wire bonding between the semiconductor chip 3 and the lead 5 becomes higher, the thickness of the package becomes relatively thick, so that the heat generated from the semiconductor chip 3 cannot be released, thereby shortening the life of the product. There was a problem.
본 발명은 이와 같은 문제점을 개선하기 위해 발명된 것으로, 패키지 내에서 반도체 칩의 상대적인 높이를 낮춰 패키지의 전체 두께를 박형으로 하여서 된 반도체 패키지 구조를 제공하는데 그 목적이 있다.The present invention has been invented to solve such a problem, and has an object to provide a semiconductor package structure in which the overall thickness of the package is reduced by lowering the relative height of the semiconductor chip in the package.
이러한 본 발명의 목적을 달성하기 위한 구조는, 전자회로가 집적되어 있고, 이 전자회로의 신호를 인출할 수 있는 본드패드가 형성되어 있는 반도체 칩과, 상기한 반도체 칩을 부착하는 반도체 칩 탑재판과, 상기한 반도체 칩 탑재판의 주연부에 위치하는 리드와, 상기한 리드와 상기한 반도체 칩의 본드패드를 연결하는 와이어와, 상기한 반도체 칩과 그 외 주변 구성 품들을 외부의 산화 및 부식으로부터 보호하기 위하여 그 외부를 감싼 봉지재로 이루어지는 반도체 패키지에 있어서, 상기한 리드와 상기한 반도체 칩의 본드패드를 연결하는 와이어 루프의 높이가 낮게 형성되도록 상기한 반도체 칩의 상면에 반도체 칩 탑재판의 저면이 접착테이프로 부착된 것이다.A structure for achieving such an object of the present invention is a semiconductor chip in which an electronic circuit is integrated, and a bond pad capable of extracting a signal of the electronic circuit is formed, and a semiconductor chip mounting plate to which the semiconductor chip is attached. And a lead located at the periphery of the semiconductor chip mounting plate, a wire connecting the lead and the bond pad of the semiconductor chip, and the semiconductor chip and other peripheral components from external oxidation and corrosion. A semiconductor package comprising an encapsulant wrapped around the outside of the semiconductor package to protect the semiconductor chip mounting plate on the upper surface of the semiconductor chip such that the height of the wire loop connecting the lead and the bond pad of the semiconductor chip is low. The bottom is attached with adhesive tape.
즉, 반도체 칩 탑재판의 저면으로 접착테이프에 의해 반도체 칩의 상면을 부착하여 상기 반도체 칩과 리드를 연결하는 와이어 루프의 높이를 낮춤으로써 반도체 패키지의 두께를 얇게 형성할 수 있는 것이다.That is, the thickness of the semiconductor package can be made thin by attaching the upper surface of the semiconductor chip to the bottom surface of the semiconductor chip mounting plate by lowering the height of the wire loop connecting the semiconductor chip and the lead.
이하, 본 발명의 실시예를 첨부도면을 참조하여 상세히 설명하면 다음과 같다.Hereinafter, an embodiment of the present invention will be described in detail with reference to the accompanying drawings.
제2도는 본 발명의 제1실시예를 도시한 것으로, 반도체 칩(3)의 상면에 반도체 칩 탑재판(1)의 저면이 접착테이프(6)로 부착되어 있고, 상기 반도체 칩(3)의 하부로는 접착테이프(6)로 히트싱크(7)가 부착되며, 상기 히트싱크(7)의 저면은 외부로 노출되어 있다.2 shows a first embodiment of the present invention, wherein the bottom surface of the semiconductor chip mounting plate 1 is attached to the upper surface of the semiconductor chip 3 with an adhesive tape 6, and the semiconductor chip 3 The heat sink 7 is attached to the lower portion with an adhesive tape 6, and the bottom surface of the heat sink 7 is exposed to the outside.
이와 같이 반도체 칩 탑재판(1)의 저면에 반도체 칩(3)의 상면을 부착하고, 상기 반도체 칩(3)의 저면에 히트싱크(7)를 부착함으로써, 상기한 반도체 칩 탑재판(1)과 히트싱크(7)가 반도체 칩(3)을 보호하고, 리드(5)를 중심으로 상,하부의 몰딩부를 제거할 수 있어 상대적으로 반도체 패키지의 두께를 얇게 형성할 수 있는 것이다.In this manner, the upper surface of the semiconductor chip 3 is attached to the bottom surface of the semiconductor chip mounting plate 1, and the heat sink 7 is attached to the bottom surface of the semiconductor chip 3, thereby providing the semiconductor chip mounting plate 1 described above. The heat sink 7 protects the semiconductor chip 3, and the upper and lower molding parts can be removed with respect to the lead 5, so that the thickness of the semiconductor package can be relatively thin.
또한, 이러한 반도체 패키지는 반도체 칩 탑재판(1)에 의해 열 방출 효과도 얻을 수 있다In addition, such a semiconductor package can also obtain a heat dissipation effect by the semiconductor chip mounting plate (1).
제3도는 본 발명의 제2실시예를 도시한 것으로, 반도체 칩(3)의 상면에 접착테이프(6)로 반도체 칩 탑재판(1)의 저면이 부착된 것은 제1실시예와 동일하고, 반도체 칩(3)의 하부에 부착된 히트싱크(7)를 제거한 것으로, 상기 히트싱크(7)를 제거함으로 리드(5) 하부의 공간이 몰드로만 채워져서 상·하부의 순수한 몰드부를 제거하여 반도체 패키지를 박형으로 만들 수 있는 것이다.3 shows a second embodiment of the present invention, in which the bottom surface of the semiconductor chip mounting plate 1 is attached to the top surface of the semiconductor chip 3 with an adhesive tape 6, and is the same as the first embodiment. The heat sink 7 attached to the lower part of the semiconductor chip 3 is removed, and the space under the lid 5 is filled only with the mold by removing the heat sink 7 so that the pure mold part of the upper and lower parts is removed and the semiconductor is removed. Packages can be made thin.
제4도는 본 발명의 제3실시예를 도시한 것으로, 반도체 칩(3)의 상면에 접착테이프(6)로 반도체 칩 탑재판(1)의 저면이 부착된 것은 제1실시예와 동일하고, 반도체 칩(3)의 저면을 직접 외부로 노출시킨 것으로, 상기한 반도체 칩(3)의 저면이 외부로 직접 노출되어 있으므로 열을 효율적으로 방출할 수 있으며, 이와 같은 제3실시예는 패키지 상,하부의 몰드를 최대한 제거할 수 있는 초박형의 반도체 패키지 제조가 가능한 것이다.4 shows a third embodiment of the present invention, in which the bottom surface of the semiconductor chip mounting plate 1 is attached to the upper surface of the semiconductor chip 3 with the adhesive tape 6, and is the same as the first embodiment. The bottom surface of the semiconductor chip 3 is directly exposed to the outside, and since the bottom surface of the semiconductor chip 3 is directly exposed to the outside, heat can be efficiently discharged. It is possible to manufacture an ultra-thin semiconductor package that can remove the lower mold as much as possible.
제2도 내지 제3도의 각 실시예를 중에서 일점쇄선으로 도시된 부분은 종래 패키지의 몰드부가 제거된 부분을 도시한 것이다. 또한, 이러한 반도체 패키지는 상기한 반도체 칩 탑재판에 의해 열 방출 효과를 얻을 수 있다.In each of the embodiments of FIGS. 2 to 3, the portions shown by dashed lines represent portions in which the mold portion of the conventional package is removed. In addition, such a semiconductor package can obtain a heat dissipation effect by the semiconductor chip mounting plate described above.
이상의 설명에서와 같이 본 발명의 반도체 패키지 구조에 의하면, 종래의 얇은 반도체 패키지의 두께를 보다 더 얇게 만들 수 있고, 와이어 루프의 높이를 낮춤으로써, 상대적으로 와이어의 길이가 짧아지고 이로 인한 신호전달이 빨라져 패키지의 성능을 향상시킬 수 있는 효과도 기대할 수 있다.As described above, according to the semiconductor package structure of the present invention, the thickness of the conventional thin semiconductor package can be made thinner, and by lowering the height of the wire loop, the length of the wire is relatively short, and thus signal transmission is achieved. It can also be expected to improve the performance of the package faster.
Claims (4)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950019587A KR100193228B1 (en) | 1995-07-05 | 1995-07-05 | Semiconductor package structure |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950019587A KR100193228B1 (en) | 1995-07-05 | 1995-07-05 | Semiconductor package structure |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR970008503A KR970008503A (en) | 1997-02-24 |
| KR100193228B1 true KR100193228B1 (en) | 1999-06-15 |
Family
ID=66526696
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019950019587A KR100193228B1 (en) | 1995-07-05 | 1995-07-05 | Semiconductor package structure |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100193228B1 (en) |
-
1995
- 1995-07-05 KR KR1019950019587A patent/KR100193228B1/en not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR970008503A (en) | 1997-02-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6545347B2 (en) | Enhanced leadless chip carrier | |
| US8035204B2 (en) | Large die package structures and fabrication method therefor | |
| KR20010037247A (en) | Semiconductor package | |
| JPH0621276A (en) | Thermally reinforced semiconductor element and its manufacture | |
| US6876087B2 (en) | Chip scale package with heat dissipating part | |
| US6495908B2 (en) | Multi-chip semiconductor package | |
| KR100193228B1 (en) | Semiconductor package structure | |
| US20030057529A1 (en) | Package for a discrete device and manufacturing method of the same | |
| JP3565114B2 (en) | Resin-sealed semiconductor device | |
| JP2001267484A (en) | Semiconductor device and manufacturing method thereof | |
| KR100763966B1 (en) | Semiconductor package and lead frame used in manufacturing such | |
| KR200245729Y1 (en) | Semiconductor Package Structure | |
| KR0159965B1 (en) | Semiconductor package having heat sink | |
| KR19990086280A (en) | Semiconductor package | |
| KR20090012378A (en) | Semiconductor package | |
| KR0124790B1 (en) | Integrated circuit package of surface mounting type | |
| KR0185571B1 (en) | Leadframe and semiconductor chip package | |
| KR100753409B1 (en) | Extremely thin package and manufacture method thereof | |
| KR200154510Y1 (en) | Lead on chip package | |
| KR20040013736A (en) | Method of manufacturing semiconductor package | |
| JPH0590318A (en) | Semiconductor device | |
| JP2002368184A (en) | Multi-chip semiconductor device | |
| KR100567045B1 (en) | A package | |
| JPH07283358A (en) | Packaged integrated circuit and method of packaging integrated circuit | |
| KR0141945B1 (en) | Semiconductor package and leadframe with heat sink |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20130201 Year of fee payment: 15 |
|
| FPAY | Annual fee payment |
Payment date: 20140203 Year of fee payment: 16 |
|
| FPAY | Annual fee payment |
Payment date: 20150202 Year of fee payment: 17 |
|
| EXPY | Expiration of term |