JP2002368184A - Multi-chip semiconductor device - Google Patents
Multi-chip semiconductor deviceInfo
- Publication number
- JP2002368184A JP2002368184A JP2001173632A JP2001173632A JP2002368184A JP 2002368184 A JP2002368184 A JP 2002368184A JP 2001173632 A JP2001173632 A JP 2001173632A JP 2001173632 A JP2001173632 A JP 2001173632A JP 2002368184 A JP2002368184 A JP 2002368184A
- Authority
- JP
- Japan
- Prior art keywords
- chip
- package
- semiconductor device
- semiconductor
- lead
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49171—Fan-out arrangements
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、マルチチップ半導
体装置に関し、特に複数の半導体チップを同一リードフ
レーム上に搭載して一括して樹脂モールドを行うマルチ
チップパッケージ構造を有する半導体装置に関する。The present invention relates to a multi-chip semiconductor device, and more particularly, to a semiconductor device having a multi-chip package structure in which a plurality of semiconductor chips are mounted on the same lead frame and collectively molded with a resin.
【０００２】[0002]
【従来の技術】近年、樹脂モールドパッケージにおいて
複数の半導体チップを同一リードフレーム上に搭載した
いわゆるマルチチップパッケージ型の半導体装置が多く
用いられている。そして、当然のことながら、半導体チ
ップを複数搭載したことによって樹脂モールドパッケー
ジから導出する外部リードの本数も多くを必要とするよ
うになっている。そこで、外部リードに替わって外部接
続端子数を多く取ることができるＢＧＡ（ボールグリッ
ドアレイ）型のマルチチップパッケージが使用されるよ
うになり、このＢＧＡパッケージをプリント基板に実装
して電子機器等に組み込んでいる。図５は、内部に複数
の半導体チップ１を樹脂モールドしたＢＧＡパッケージ
９が、半田ボール１１で形成された外部接続端子を介し
てプリント基板１２に実装されている状態を示す部分断
面図である。2. Description of the Related Art In recent years, a so-called multi-chip package type semiconductor device in which a plurality of semiconductor chips are mounted on the same lead frame in a resin mold package has been widely used. As a matter of course, mounting a plurality of semiconductor chips requires a large number of external leads derived from the resin mold package. Therefore, a BGA (ball grid array) type multi-chip package which can take a large number of external connection terminals instead of external leads has come to be used. Incorporated. FIG. 5 is a partial cross-sectional view showing a state in which a BGA package 9 in which a plurality of semiconductor chips 1 are resin-molded is mounted on a printed circuit board 12 via external connection terminals formed by solder balls 11.
【０００３】しかし、モバイル機器などに使用するプリ
ント基板は、外部からの力が常に加わる状態の中で使用
されるため、この外部応力によって反りなどの基板変形
が生じやすい状況に置かれている。そのため、このプリ
ント基板に実装されている樹脂モールドパッケージがＢ
ＧＡ構造の場合には、ＢＧＡパッケージの外部接続端子
が塑性材料である半田ボールで形成されてプリント基板
と接合される構造となっているため、外部応力によるプ
リント基板の変形を吸収することができず、プリント基
板に生じたわずかな変形によって、半田ボールで形成さ
れた外部接続端子がプリント基板から剥がれるという問
題が発生している。However, a printed circuit board used for a mobile device or the like is used in a state where an external force is constantly applied, so that the external stress is likely to cause the substrate to be deformed such as warpage. Therefore, the resin mold package mounted on this printed circuit board is
In the case of the GA structure, the external connection terminals of the BGA package are formed of solder balls, which are plastic materials, and are bonded to the printed circuit board, so that the deformation of the printed circuit board due to external stress can be absorbed. However, there is a problem that the external connection terminals formed of the solder balls are peeled off from the printed circuit board due to slight deformation generated on the printed circuit board.
【０００４】この半田ボールの剥がれの問題に対する対
策として、ＢＧＡパッケージとプリント基板との隙間
に、接着剤となるアンダーフィル材を充填して半田ボー
ルを固定することによって補強を行ったり（特開２００
０−３０２８４１号公報）、あるいは、ＢＧＡパッケー
ジを保護カバーで覆って半田ボールに加わるプリント基
板の変形応力を緩和する（特開平１１−１６３４９４号
公報）などの対策が取られてきた。しかし、これらの対
策はいずれもコスト高を招くものであり、また、作業工
数の増加にもつながるため十分な解決策とはならず、こ
のＢＧＡパッケージの外部接続端子の剥がれの問題は早
期解決を迫られている。As a countermeasure against the problem of the peeling of the solder ball, a reinforcement between the BGA package and the printed board is provided by filling the gap between the printed board and the printed board with an underfill material as an adhesive and fixing the solder ball.
Japanese Patent Application Laid-Open No. 11-163494), or a method of covering a BGA package with a protective cover to reduce the deformation stress of a printed board applied to solder balls (Japanese Patent Application Laid-Open No. 11-163494). However, all of these measures are costly and lead to an increase in man-hours, which is not a sufficient solution, and the problem of peeling of the external connection terminals of the BGA package must be resolved as soon as possible. I'm under pressure.
【０００５】そこで、ＢＧＡパッケージに替わって、図
６の部分断面図に示すように、外部リード５が金属薄板
で形成された例えばガルウィング形状を有するＱＦＰ
（クアッドフラットパッケージ）型のマルチチップパッ
ケージをプリント基板１２に実装した場合には、プリン
ト基板１２に変形を生じてもガルウィング形状の外部リ
ード５の弾性力で変形を吸収できるため、外部リード５
がプリント基板１２から剥がれるという問題は発生しな
い。しかし、ＱＦＰ１０はパッケージの外周部のみにし
か外部リード５を設けることができないため、外部リー
ド５の本数が制限されてしまい、外部リード数を増やそ
うとすればパッケージの外形を必要以上に大きくせざる
を得ず、したがって、ＱＦＰ構造ではＢＧＡ構造のよう
に多数の外部接続端子を設けることができないという問
題がある。Therefore, in place of the BGA package, as shown in a partial sectional view of FIG. 6, a QFP having external leads 5 formed of a thin metal plate and having a gull wing shape, for example, is used.
When a (quad flat package) type multi-chip package is mounted on the printed circuit board 12, even if the printed circuit board 12 is deformed, the deformation can be absorbed by the elastic force of the gull-wing shaped external lead 5.
Does not occur from the printed circuit board 12. However, since the external leads 5 can be provided only in the outer peripheral portion of the package in the QFP 10, the number of external leads 5 is limited, and if the number of external leads is to be increased, the external shape of the package must be made larger than necessary. Therefore, there is a problem that a large number of external connection terminals cannot be provided in the QFP structure unlike the BGA structure.
【０００６】[0006]
【発明が解決しようとする課題】上述したように、従来
のマルチチップ半導体装置においては、プリント基板の
変形による外部接続端子の剥がれを回避するためにはガ
ルウィング形状等の外部リードを有するＱＦＰの方が優
れているが、外部リードの本数が多く取れないという問
題点がある。一方、外部接続端子数を多くしようとすれ
ばＢＧＡの方が優れているが、外部接続端子が塑性材料
である半田ボールで形成されているため、プリント基板
の変形を吸収することができずに破壊につながり、半田
ボールの剥がれが発生するという問題がある。As described above, in the conventional multi-chip semiconductor device, in order to avoid the peeling of the external connection terminals due to the deformation of the printed circuit board, the QFP having the gull-wing-shaped external lead is required. However, there is a problem that the number of external leads cannot be increased. On the other hand, BGA is better if the number of external connection terminals is to be increased, but since the external connection terminals are formed of solder balls, which are plastic materials, the deformation of the printed circuit board cannot be absorbed. There is a problem in that the solder balls are broken and the solder balls are peeled off.
【０００７】そこで、本発明は、外部接続端子の数量は
多く取ることができても弾性変形しない半田ボールを有
するＢＧＡパッケージを使用せずに、替わってプリント
基板の変形を吸収できるガルウィング形状などの金属薄
板で形成された外部リードを有するパッケージを使用
し、さらに、このパッケージの外周の総延長距離を長く
することによって外部リード本数を増やすことができる
構造のパッケージを提供するもので、これによってマル
チチップ半導体装置のコスト低減を図ることを目的とす
る。Accordingly, the present invention provides a gull wing shape or the like which can absorb the deformation of a printed circuit board without using a BGA package having solder balls which can be formed in a large number of external connection terminals but does not elastically deform. A package having a structure in which a package having external leads formed of a thin metal plate is used, and the number of external leads can be increased by increasing the total extension distance of the outer periphery of the package. An object is to reduce the cost of a chip semiconductor device.
【０００８】[0008]
【課題を解決するための手段】本発明のマルチチップ半
導体装置は、少なくとも半導体チップを搭載するアイラ
ンドと、半導体チップとの間をボンディングワイヤで接
続する内部リードと、内部リードにつながり外部接続端
子となる外部リードとを有するリードフレームの前記ア
イランド上に複数の半導体チップを搭載し、搭載された
複数の半導体チップを一括して樹脂モールドを行って樹
脂モールドパッケージを形成し、形成されたパッケージ
外周部から外部リードが四方向に導出しているマルチチ
ップ半導体装置であって、前記樹脂モールドパッケージ
外周部の中央付近が両側からくびれて外周部に凹部形状
が形成され、パッケージ外周部の総延長距離が長くなっ
ていることを特徴とする。According to the present invention, there is provided a multi-chip semiconductor device comprising: an island on which at least a semiconductor chip is mounted; an internal lead for connecting the semiconductor chip with a bonding wire; an external connection terminal connected to the internal lead; A plurality of semiconductor chips are mounted on the island of the lead frame having external leads, and the mounted plurality of semiconductor chips are collectively subjected to resin molding to form a resin mold package, and a formed package outer peripheral portion. A multi-chip semiconductor device in which external leads are led out in four directions, the vicinity of the center of the outer periphery of the resin mold package is constricted from both sides to form a concave shape in the outer periphery, and the total extension distance of the outer periphery of the package is reduced. It is characterized by being longer.
【０００９】また、本発明のマルチチップ半導体装置
は、前記凹部形状を形成する外周部にも外部リードが設
けられていることを特徴とし、また、前記アイランドも
樹脂モールドパッケージと同様に中央付近がくびれて凹
部形状が形成されていることを特徴とし、また、前記ア
イランドの中央付近に搭載された一半導体チップを挟ん
でその両側に、対称的に他の半導体チップを配置して搭
載したことを特徴とし、また、前記アイランド上に搭載
した一半導体チップと他の半導体チップとの間、及びこ
れらの半導体チップと内部リードとの間がそれぞれボン
ディングワイヤにより接続されていることを特徴とし、
さらに、前記外部リードの形状がガルウィング形状、又
はＤＩＰ形状、又はＪリード形状であることを特徴とし
ている。Further, the multichip semiconductor device of the present invention is characterized in that external leads are also provided on the outer peripheral portion forming the concave shape, and the island is also formed near the center similarly to the resin mold package. It is characterized in that a constricted concave shape is formed, and that the other semiconductor chip is symmetrically arranged and mounted on both sides of one semiconductor chip mounted near the center of the island. Wherein the semiconductor chip mounted on the island and another semiconductor chip, and between these semiconductor chips and internal leads are connected by bonding wires, respectively,
Further, the shape of the external lead is a gull-wing shape, a DIP shape, or a J-lead shape.
【００１０】[0010]
【発明の実施の形態】次に、本発明の実施の形態につい
て図面を参照して説明する。図１は、本発明の一実施の
形態である樹脂モールドパッケージ構造のマルチチップ
半導体装置を上方向から見た内部透視図である。また、
図２は図１のＡ−Ａ断面図、図３は図１のＢ−Ｂ断面図
である。Next, embodiments of the present invention will be described with reference to the drawings. FIG. 1 is an internal perspective view of a multi-chip semiconductor device having a resin mold package structure according to an embodiment of the present invention as viewed from above. Also,
2 is a sectional view taken along line AA of FIG. 1, and FIG. 3 is a sectional view taken along line BB of FIG.
【００１１】図１，図２，図３からも分かるとおり、本
発明のマルチチップ半導体装置の特徴は、まず、外部接
続端子としては半田ボールではなくて金属薄板をガルウ
ィング形状等に曲げ形成した通常の外部リードを用いて
いることであり、そのため、パッケージ構造としてはＢ
ＧＡ構造ではなくてＱＦＰ構造を用いていることであ
る。そこで、ＢＧＡに比べて数量の少なくなった外部接
続端子数を確保するために、複数個のＱＦＰをつなぎ合
せた様な樹脂モールドパッケージ構造とすることによっ
て、外部リード数を減らさないようにしている。すなわ
ち、通常は四辺形であるＱＦＰの外周に部分的に凹部形
状を設けてパッケージ外周の総延長距離を長くし、この
凹部形状の外周部分にも外部リードを設けることによっ
て外部接続端子数を増加させたパッケージ構造を特徴と
している。As can be seen from FIGS. 1, 2 and 3, the feature of the multi-chip semiconductor device of the present invention is that, first, a metal thin plate is formed as a gull-wing shape instead of a solder ball as an external connection terminal. Is used, and therefore the package structure is B
That is, the QFP structure is used instead of the GA structure. Therefore, in order to secure a smaller number of external connection terminals than the BGA, a resin mold package structure in which a plurality of QFPs are connected is used so that the number of external leads is not reduced. . That is, a concave portion is provided partially on the outer periphery of a QFP, which is usually a quadrilateral, to increase the total extension distance of the package outer periphery, and external leads are also provided on the outer peripheral portion of the concave portion to increase the number of external connection terminals. It is characterized by a package structure.
【００１２】以下に本発明のマルチチップ半導体装置の
実施の形態について、具体的に説明する。図４は、本発
明に使用するリードフレームの平面図で、１個のマルチ
チップ半導体装置に必要な一区画分を示している。一区
画の中央部分には、半導体チップを搭載するためのアイ
ランド２が設けられている。アイランド２は略Ｈ字型に
形成されて複数の半導体チップ、すなわち本実施の形態
では、４個の矩形状の半導体チップ１ａと１個の長方形
の半導体チップ１ｂとの計５個の半導体チップを搭載で
きる大きさに形成されている。また、アイランド２の周
囲には内部リード４が配置され、内部リード４とつなが
る外部リード５はリードフレーム枠１４につながって支
持され、同時にアイランド２、内部リード４、外部リー
ド５はタイバー８でつながってリードフレーム１３を構
成している。リードフレーム１３は、金属薄板を打ち抜
きプレス加工によって形成される。An embodiment of the multichip semiconductor device according to the present invention will be specifically described below. FIG. 4 is a plan view of a lead frame used in the present invention, showing one section required for one multi-chip semiconductor device. An island 2 for mounting a semiconductor chip is provided at the center of one section. The island 2 is formed in a substantially H shape and includes a plurality of semiconductor chips, that is, in the present embodiment, a total of five semiconductor chips including four rectangular semiconductor chips 1a and one rectangular semiconductor chip 1b. It is formed in a size that can be mounted. An internal lead 4 is arranged around the island 2, and an external lead 5 connected to the internal lead 4 is connected to and supported by a lead frame 14. At the same time, the island 2, the internal lead 4, and the external lead 5 are connected by a tie bar 8. To form the lead frame 13. The lead frame 13 is formed by stamping a thin metal plate.
【００１３】このリードフレーム１３のアイランド２上
に、図１に示すように４個の矩形状の半導体チップ１ａ
を対称的に配置して搭載し、また、アイランド２の中央
付近には１個の長方形の半導体チップ１ｂを横長に配置
して搭載する。中央付近に搭載した長方形の半導体チッ
プ１ｂとその両側に配置した半導体チップ１ａとは、そ
れぞれの半導体チップに形成されたボンディングパッド
との間がボンディングワイヤ３ｂにより接続されてい
る。また、矩形状の半導体チップ１ａや長方形の半導体
チップ１ｂは、それぞれのボンディングパッドと内部リ
ード４との間がボンディングワイヤ３ａにより接続さ
れ、組み立てられている。On the island 2 of the lead frame 13, four rectangular semiconductor chips 1a as shown in FIG.
Are mounted symmetrically, and one rectangular semiconductor chip 1b is horizontally disposed and mounted near the center of the island 2. The rectangular semiconductor chip 1b mounted near the center and the semiconductor chips 1a disposed on both sides of the rectangular semiconductor chip 1b are connected to bonding pads formed on the respective semiconductor chips by bonding wires 3b. The rectangular semiconductor chip 1a and the rectangular semiconductor chip 1b are assembled by connecting the respective bonding pads and the internal leads 4 with bonding wires 3a.
【００１４】次に、この組立の完了したリードフレーム
を樹脂モールド金型に入れ、エポキシ樹脂を注入して樹
脂モールドパッケージを形成する。この時のパッケージ
の外形形状は、図１に示すように、アイランド２の形状
に合わせて樹脂モールドパッケージ６の両側面がくびれ
た状態の凹部７を有している。これを図４のリードフレ
ーム上で見ると、樹脂モールドパッケージ６（アイラン
ド２及び内部リード５を含む点線で囲んだ部分）の形状
に合わせて、アイランド２も中央付近がくびれて凹部７
が設けられている。そして、タイバー８及び外部リード
５は、樹脂モールドされずに樹脂モールドパッケージ６
の外側に出てリードフレーム枠１４とつながって支持さ
れている。次いで、切断金型を用いて外部リード５の先
端部分をリードフレーム枠１４から切り離し、同時にタ
イバー８を切断除去して外部リード５を個別に分離し、
また、凹部７内に配置された外部リード５は、中央部分
で切り離されて両側に２分され、同時にアイランド２も
タイバー８から切り離される。Next, the assembled lead frame is put into a resin mold, and an epoxy resin is injected to form a resin mold package. As shown in FIG. 1, the outer shape of the package at this time has a concave portion 7 in which both sides of the resin mold package 6 are narrowed in accordance with the shape of the island 2. When this is viewed on the lead frame of FIG. 4, the shape of the resin mold package 6 (portion surrounded by the dotted line including the island 2 and the internal leads 5) is also reduced in the vicinity of the center of the island 2 and the concave portion 7 is formed.
Is provided. Then, the tie bar 8 and the external lead 5 are not resin-molded, and
And is connected to and supported by the lead frame 14. Next, the tip of the external lead 5 is cut off from the lead frame frame 14 using a cutting die, and at the same time, the tie bar 8 is cut and removed to separate the external lead 5 individually.
Further, the external lead 5 arranged in the concave portion 7 is separated at the center portion and is divided into two sides, and the island 2 is also separated from the tie bar 8 at the same time.
【００１５】上記のような工程を経て、マルチチップ構
造の樹脂モールドパッケージが形成される。しかし、こ
の時点では、外部リードは樹脂モールドパッケージから
水平方向に導出したままなので、続いて曲げ金型を用い
てリード曲げ成形を行い、図２及び図３に示すように外
部リード５をガルウィング状に成形し、ここで図１に示
すような本発明のマルチチップ半導体装置が完成する。
なお、外部リードの形状は、ガルウィング型に限らず、
ＤＩＰ型、Ｊリード型でもよく、プリント基板に実装後
にプリント基板の変形を吸収できるように金属薄板で構
成されていればよい。Through the steps described above, a resin mold package having a multi-chip structure is formed. However, at this point, since the external leads are still led out of the resin mold package in the horizontal direction, the lead is formed using a bending die, and the external leads 5 are gull-winged as shown in FIGS. Then, the multi-chip semiconductor device of the present invention as shown in FIG. 1 is completed.
In addition, the shape of the external lead is not limited to the gull wing type,
A DIP type or a J-lead type may be used, as long as it is made of a thin metal plate so that deformation of the printed board can be absorbed after mounting on the printed board.
【００１６】[0016]
【発明の効果】従来のマルチチップ半導体装置は、パッ
ケージ構造がＢＧＡ構造であったために、外部接続端子
である半田ボールがプリント基板に加わる変形応力を吸
収することができずにプリント基板から剥がれるという
問題があり、この変形応力を吸収するために、ＢＧＡに
替わって外部接続端子としてガルウィング形状の外部リ
ードを有するＱＦＰ構造のパッケージを使用していた
が、同一外形寸法のＢＧＡパッケージに比べて外部接続
端子の数量が少ないという問題があった。According to the conventional multi-chip semiconductor device, since the package structure is a BGA structure, the solder balls as the external connection terminals cannot be absorbed by the deformation stress applied to the printed circuit board and are separated from the printed circuit board. There is a problem, and in order to absorb this deformation stress, a package with a QFP structure having a gull-wing-shaped external lead as an external connection terminal was used instead of the BGA. There was a problem that the number of terminals was small.
【００１７】本発明のマルチチップ半導体装置によれ
ば、樹脂モールドパッケージの中央付近が両側からくび
れて凹部形状となっているためパッケージ外周の総延長
距離が長くなり、その分、同一外形寸法のＱＦＰに比較
して外部リードの本数を増やすことができるので、パッ
ケージ寸法を大きくする必要もなくなる。また、アイラ
ンドの形状を略Ｈ型とし、中央付近に長方形の半導体チ
ップを搭載するので、両側の半導体チップが中央の半導
体チップを介して接続でき、複数のＱＦＰをプリント基
板上で連結接続する場合よりも高速で信号処理を行うこ
とができる。According to the multi-chip semiconductor device of the present invention, since the vicinity of the center of the resin mold package is constricted from both sides and has a concave shape, the total extension distance of the package outer periphery is increased, and the QFP having the same external dimensions is correspondingly increased. Since the number of external leads can be increased as compared with the above, there is no need to increase the package size. Also, since the shape of the island is substantially H-shaped and a rectangular semiconductor chip is mounted near the center, the semiconductor chips on both sides can be connected via the center semiconductor chip, and a plurality of QFPs are connected and connected on a printed circuit board. The signal processing can be performed at a higher speed.
【図１】本発明のマルチチップ半導体装置の実施の形態
を示す内部透視図である。FIG. 1 is an internal perspective view showing an embodiment of a multichip semiconductor device of the present invention.
【図２】図１のＡ−Ａ断面図である。FIG. 2 is a sectional view taken along line AA of FIG.
【図３】図１のＢ−Ｂ断面図である。FIG. 3 is a sectional view taken along line BB of FIG. 1;
【図４】本発明のマルチチップ半導体装置に使用するリ
ードフレームの平面図である。FIG. 4 is a plan view of a lead frame used in the multichip semiconductor device of the present invention.
【図５】従来のＢＧＡ構造を示す部分断面図である。FIG. 5 is a partial sectional view showing a conventional BGA structure.
【図６】従来のＱＦＰ構造を示す部分断面図である。FIG. 6 is a partial sectional view showing a conventional QFP structure.
１，１ａ，１ｂ 半導体チップ ２ アイランド ３ａ，３ｂ ボンディングワイヤ ４ 内部リード ５ 外部リード ６ 樹脂モールドパッケージ ７ 凹部 ８ タイバー ９ ＢＧＡ １０ ＱＦＰ １１ 半田ボール １２ プリント基板 １３ リードフレーム １４ リードフレーム枠 1, 1a, 1b Semiconductor chip 2 Island 3a, 3b Bonding wire 4 Internal lead 5 External lead 6 Resin mold package 7 Depression 8 Tie bar 9 BGA 10 QFP 11 Solder ball 12 Printed circuit board 13 Lead frame 14 Lead frame frame
Claims (6)
ランドと、半導体チップとの間をボンディングワイヤで
接続する内部リードと、内部リードにつながり外部接続
端子となる外部リードとを有するリードフレームの前記
アイランド上に複数の半導体チップを搭載し、搭載され
た複数の半導体チップを一括して樹脂モールドを行って
樹脂モールドパッケージを形成し、形成されたパッケー
ジ外周部から外部リードが四方向に導出しているマルチ
チップ半導体装置において、前記樹脂モールドパッケー
ジ外周部の中央付近が両側からくびれて外周部に凹部形
状が形成され、パッケージ外周部の総延長距離が長くな
っていることを特徴とするマルチチップ半導体装置。1. A lead frame having at least an island on which a semiconductor chip is mounted, an internal lead for connecting the semiconductor chip with a bonding wire, and an external lead connected to the internal lead and serving as an external connection terminal. A multi-chip in which a plurality of semiconductor chips are mounted, a plurality of mounted semiconductor chips are collectively resin-molded to form a resin-molded package, and external leads are led in four directions from an outer periphery of the formed package. In a semiconductor device, a multi-chip semiconductor device is characterized in that the vicinity of the center of the outer periphery of the resin mold package is narrowed from both sides to form a concave shape in the outer periphery, and the total extension distance of the outer periphery of the package is long.
リードが設けられていることを特徴とする請求項１記載
のマルチチップ半導体装置。2. The multi-chip semiconductor device according to claim 1, wherein an external lead is also provided on an outer peripheral portion forming the concave shape.
ジと同様に中央付近がくびれて凹部形状が形成されてい
ることを特徴とする請求項１記載のマルチチップ半導体
装置。3. The multi-chip semiconductor device according to claim 1, wherein the island also has a recessed shape near the center similarly to the resin mold package.
一半導体チップを挟んでその両側に、対称的に他の半導
体チップを配置して搭載したことを特徴とする請求項１
記載のマルチチップ半導体装置。4. The semiconductor device according to claim 1, wherein another semiconductor chip is symmetrically arranged and mounted on both sides of one semiconductor chip mounted near the center of the island.
A multi-chip semiconductor device according to claim 1.
ップと他の半導体チップとの間、及びこれらの半導体チ
ップと内部リードとの間がそれぞれボンディングワイヤ
により接続されていることを特徴とする請求項１記載の
マルチチップ半導体装置。5. The semiconductor device according to claim 1, wherein one semiconductor chip mounted on the island and another semiconductor chip and between these semiconductor chips and internal leads are connected by bonding wires. 2. The multi-chip semiconductor device according to 1.
状、又はＤＩＰ形状、又はＪリード形状であることを特
徴とする請求項１記載のマルチチップ半導体装置。6. The multi-chip semiconductor device according to claim 1, wherein said external lead has a gull wing shape, a DIP shape, or a J-lead shape.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001173632A JP2002368184A (en) | 2001-06-08 | 2001-06-08 | Multi-chip semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001173632A JP2002368184A (en) | 2001-06-08 | 2001-06-08 | Multi-chip semiconductor device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002368184A true JP2002368184A (en) | 2002-12-20 |
Family
ID=19015059
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001173632A Pending JP2002368184A (en) | 2001-06-08 | 2001-06-08 | Multi-chip semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2002368184A (en) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7368813B2 (en) | 2003-11-10 | 2008-05-06 | Casio Computer Co., Ltd. | Semiconductor device including semiconductor element surrounded by an insulating member and wiring structures on upper and lower surfaces of the semiconductor element and insulating member, and manufacturing method thereof |
| US7608480B2 (en) | 2004-03-31 | 2009-10-27 | Casio Computer Co., Ltd. | Method of fabricating a semiconductor device incorporating a semiconductor constructing body and an interconnecting layer which is connected to a ground layer via a vertical conducting portion |
| US7615411B2 (en) | 2003-06-03 | 2009-11-10 | Casio Computer Co., Ltd. | Semiconductor package including connected upper and lower interconnections, and manufacturing method thereof |
-
2001
- 2001-06-08 JP JP2001173632A patent/JP2002368184A/en active Pending
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7615411B2 (en) | 2003-06-03 | 2009-11-10 | Casio Computer Co., Ltd. | Semiconductor package including connected upper and lower interconnections, and manufacturing method thereof |
| US7709942B2 (en) | 2003-06-03 | 2010-05-04 | Casio Computer Co., Ltd. | Semiconductor package, including connected upper and lower interconnections |
| US7368813B2 (en) | 2003-11-10 | 2008-05-06 | Casio Computer Co., Ltd. | Semiconductor device including semiconductor element surrounded by an insulating member and wiring structures on upper and lower surfaces of the semiconductor element and insulating member, and manufacturing method thereof |
| US7563640B2 (en) | 2003-11-10 | 2009-07-21 | Casio Computer Co., Ltd. | Semiconductor device including semiconductor element surrounded by an insulating member and wiring structures on upper and lower surfaces of the semiconductor element and insulating member, and manufacturing method thereof |
| US7692282B2 (en) | 2003-11-10 | 2010-04-06 | Casio Computer Co., Ltd | Semiconductor device including semiconductor element surrounded by an insulating member wiring structures on upper and lower surfaces of the semiconductor element and insulating member, and manufacturing method thereof |
| USRE43380E1 (en) | 2003-11-10 | 2012-05-15 | Teramikros, Inc. | Semiconductor device including semiconductor element surrounded by an insulating member and wiring structures on upper and lower surfaces of the semiconductor element and insulating member, and manufacturing method thereof |
| US7608480B2 (en) | 2004-03-31 | 2009-10-27 | Casio Computer Co., Ltd. | Method of fabricating a semiconductor device incorporating a semiconductor constructing body and an interconnecting layer which is connected to a ground layer via a vertical conducting portion |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8035204B2 (en) | Large die package structures and fabrication method therefor | |
| US7365420B2 (en) | Semiconductor packages and methods for making and using same | |
| US5923958A (en) | Method for semiconductor chip packaging | |
| US7378298B2 (en) | Method of making stacked die package | |
| US7298026B2 (en) | Large die package and method for the fabrication thereof | |
| US7642638B2 (en) | Inverted lead frame in substrate | |
| KR20040108582A (en) | Seniconductor device and method for fabricating the same | |
| US7781259B2 (en) | Method of manufacturing a semiconductor using a rigid substrate | |
| JP2002368184A (en) | Multi-chip semiconductor device | |
| JPH11297917A (en) | Semiconductor device and its manufacture | |
| US9099363B1 (en) | Substrate with corner cut-outs and semiconductor device assembled therewith | |
| JPH07161910A (en) | Resin-sealed type semiconductor device | |
| KR100891649B1 (en) | Method of manufacturing semiconductor package | |
| KR950000516B1 (en) | Semiconductor assembly device | |
| KR100537893B1 (en) | Leadframe and multichip package using the same | |
| JP2000183269A (en) | Semiconductor device sealed with bga-type | |
| KR19990034731A (en) | Lead-on chip lead frames and packages using them | |
| KR200245729Y1 (en) | Semiconductor Package Structure | |
| KR100753409B1 (en) | Extremely thin package and manufacture method thereof | |
| KR0179922B1 (en) | Perpendicular package | |
| KR20020049823A (en) | semiconductor package and method for fabricating the same | |
| JP2000150723A (en) | Semiconductor device and its manufacture | |
| KR20040009085A (en) | Multi chip package and manufacturing method the same | |
| JPH07161913A (en) | Semiconductor device | |
| KR20020001151A (en) | Method for manufacturing Chip Scale Package using lead |