KR0179922B1 - Perpendicular package - Google Patents
Perpendicular package Download PDFInfo
- Publication number
- KR0179922B1 KR0179922B1 KR1019960019175A KR19960019175A KR0179922B1 KR 0179922 B1 KR0179922 B1 KR 0179922B1 KR 1019960019175 A KR1019960019175 A KR 1019960019175A KR 19960019175 A KR19960019175 A KR 19960019175A KR 0179922 B1 KR0179922 B1 KR 0179922B1
- Authority
- KR
- South Korea
- Prior art keywords
- package
- substrate
- semiconductor chip
- pcb
- upright
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49503—Lead-frames or other flat leads characterised by the die pad
- H01L23/4951—Chip-on-leads or leads-on-chip techniques, i.e. inner lead fingers being used as die pad
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Abstract
본 발명은 직립형 패키지(PERPENDICULAR PACKAGE)에 관한 것으로, 종래의 반도체 패키지는 피시비 기판에서 차지하는 패키지의 공간을 최소화 하는데 한계가 있고, 아웃 리드가 외부로 노출되어 있어서 외부의 충격에 휨 또는 파손이 발생하는 문제점이 있었다. 본 발명 직립형 패키지는 서브스트레이트의 상, 하면에 형성되는 금속패턴을 반도체 칩과 전기적으로 연결하고, 상기 금속패턴을 서브스트레이트의 일측편에 노출되도록 형성하여, 피시비 기판에 실장시 패키지를 세워서 상기 노출된 금속 패턴을 피시비 기판의 상면에 접합함으로서, 피시비 기판에서 차지하는 패키지의 면적을 줄이게 되어 공간이용효율을 향상시키는 효과가 있고, 종래의 아웃 리드가 외부에 노출되어 발생하던 휨 또는 파손이 방지되는 효과가 있다.BACKGROUND OF THE INVENTION 1. Field of the Invention [0001] The present invention relates to a PERPENDICULAR PACKAGE, and a conventional semiconductor package has a limitation in minimizing a space of a package occupied in a PCB substrate, and the outliers are exposed to the outside, There was a problem. In the upright package of the present invention, the metal pattern formed on the upper and lower surfaces of the substrate is electrically connected to the semiconductor chip, the metal pattern is formed to be exposed on one side of the substrate, The area of the package occupied by the PCB of the PCB can be reduced and the space utilization efficiency can be improved. In addition, since the conventional out lead is prevented from being bent or damaged due to exposure to the outside, .
Description
제1도는 종래 반도체 패키지의 구성을 보인 것으로,FIG. 1 shows the structure of a conventional semiconductor package,
a도는 평면도.a plan view.
b는 종단면도.b is a longitudinal sectional view.
제2도는 본 발명 직립형 패키지의 제1실시예를 보인 것으로,FIG. 2 shows a first embodiment of an upright package of the present invention,
a도는 상면도.a top or top view.
b도는 종단면도.b is a longitudinal section.
제3도는 제2도의 변형예를 보인 종단면도.FIG. 3 is a longitudinal sectional view showing a modification of FIG. 2;
제4도는 본 발명 직립형 패키지의 제2 실시예를 보인 종단면도.FIG. 4 is a longitudinal sectional view showing a second embodiment of the upright package of the present invention. FIG.
제5도는 제4도의 변형예를 보인 종단면도.FIG. 5 is a longitudinal sectional view showing a modification of FIG. 4;
* 도면의 주요부분에 대한 부호의 설명DESCRIPTION OF THE REFERENCE NUMERALS
10 : 서브스트레이트 11 : 반도체 칩10: Substrate 11: Semiconductor chip
12 : 금속패턴 13 : 금속와이어12: metal pattern 13: metal wire
14 : 몰딩부 20, 31 : 안착부14: molding part 20, 31: seat part
30 : 솔더볼30: solder ball
본 발명은 직립형 패키지(PERPENDICULAR PACKAGE)에 관한 것으로, 피시비 기판에 실장시 공간이용 효율을 증가시키고, 외부의 충격으로부터 패키지가 보호하도록 하는데 적합한 직립형 패키지에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention [0001] The present invention relates to an upright package, and relates to an upright package suitable for increasing space utilization efficiency upon mounting on a PCB substrate and for protecting the package from external impact.
일반적으로 반도체 패키지로는 큐에프피 패키지(QFP : QUAD FLAT PACKAGE), 볼그리드 패키지(BGA : BALL GRID PACKAGE), 테이프 캐리어 패키지(TAPE CARRIER PACKAGE), 칩 사이즈 패키지(CHIP SIZE PACKAGE) 등이 있다.In general, semiconductor packages include QUAD FLAT PACKAGE (QFP), BALL GRID PACKAGE, TAPE CARRIER PACKAGE, and CHIP SIZE PACKAGE.
이와 같은 일반적인 종래의 패키지 중 큐에프피 반도체 패키지가 제1도에 도시되어 있는 바, 이를 간단히 설명하면 다음과 같다.A typical conventional package of such a queue-pile semiconductor package is shown in FIG. 1, which will be briefly described as follows.
제1도는 종래 반도체 패키지의 구성을 보인 것으로, a도는 평면도이고, b도는 종단면도로서, 도시되어 있는 바와 같이 리드 프레임(1)의 패들(2)에 반도체 칩(3)이 부착되어 있고, 그 반도체 칩(3)과 상기 리드 프레임(1)의 인너 리드(1a)는 금속 와이어(4)로 접속되어 있으며, 상기 반도체 칩(3), 인너 리드(1a), 금속 와이어(4)를 포함하는 일정면적이 에폭시(EPOXY)로 몰딩된 몸체(5)로 구성되어 있다.1 is a plan view of a conventional semiconductor package. Fig. 2 is a plan view and b is a vertical sectional view. As shown in the figure, the semiconductor chip 3 is attached to the paddle 2 of the lead frame 1, The semiconductor chip 3 and the inner lead 1a of the lead frame 1 are connected to each other by a metal wire 4. The semiconductor chip 3 and the inner leads 1a, And a body 5 molded with epoxy (EPOXY) in a predetermined area.
도면중 미설명 부호 1b는 인너 리드(1a)에 일체로 연결되어 몸체(5)의 외부에 설치되어 있는 아웃 리드(1b)이다.In the drawing, reference numeral 1b denotes an outer lead 1b which is integrally connected to the inner lead 1a and is provided outside the body 5.
상기와 같이 구성되어 있는 종래 반도체 패키지의 제조방법은 다음과 같다.A manufacturing method of the conventional semiconductor package having the above structure is as follows.
프로그래시브 금형을 이용한 스템핑(STAMPING)과 에칭(ETCHING)의 방법으로 리드 프레임(1)을 제작하는 공정을 수행하는 단계와, 상기 리드 프레임(1)의 패들(2)에 반도체 칩(3)을 부착하는 다이 본딩공정을 수행하는 단계와, 상기 리드 프레임(1)의 인너 리드(1a)와 반도체 칩(3)을 금속 와이어(4)로 연결하는 와이어 본딩공정을 수행하는 단계와, 상기 인너 리드(1a), 반도체 칩(3), 금속 와이어(4)를 포함하는 일정면적을 에폭시로 몰딩하는 몰딩공정을 수행하는 단계와, 댐바와 타이 바를 잘라내는 공정인 트리밍공정을 수행하는 단계와, 상기 리드 프레임(1)의 아웃리드(1b)를 소정의 형태로 절곡하는 포밍공정을 수행하는 단계를 순서에 의해 진행하여 반도체 패키지가 완성되며, 상기와 같이 제조된 패키지를 피시비 기판에 실장함으로써 반도체 패키지로 사용하게 되는 것이다.A method of manufacturing a lead frame (1), comprising the steps of: forming a lead frame (1) by a method of stamping and etching using a progressive die; A step of performing a wire bonding process for connecting the semiconductor chip 3 with the inner lead 1a of the lead frame 1 by a metal wire 4; A molding process for epoxy molding a certain area including the inner leads 1a, the semiconductor chips 3 and the metal wires 4, a trimming process for cutting the dam bars and tie bars, And a forming step of bending the outward lead 1b of the lead frame 1 into a predetermined shape are sequentially performed to complete the semiconductor package. By mounting the package thus manufactured on the PCB of the PCB Use it as a semiconductor package. .
그러나, 상기와 같은 종래의 일반적인 반도체 패키지는 패키지가 장착되는 장치의 소형화되는 최근의 추세에 맞추어 피시비 기판에서 차지하는 패키지의 면적을 줄이는데 한계가 있는 문제점이 있었고, 상기 아웃 리드(1b)가 외부로 노출되어 있어서 외부의 충격으로 부터 휨이 발생하거나 파손되는 문제점이 있었다.However, there is a problem in that the conventional semiconductor package as described above has a limitation in reducing the area of the package occupied in the PCB of the PCB in accordance with the recent trend of miniaturization of the device in which the package is mounted, So that there is a problem that warpage occurs or breaks due to an external impact.
본 발명의 주목적은 상기와 같은 여러 문제점을 갖지 않은 직립형 패키지를 제공함에 있다.The main object of the present invention is to provide an upright package which does not have the above problems.
본 발명의 다른 목적은 피시비 기판에 실장시 공간이용효율을 항상 시키도록 하는데 적합한 직립형 패키지를 제공함에 있다.It is another object of the present invention to provide an upright package suitable for constantly utilizing space efficiency in mounting on a PCB.
본 발명의 또다른 목적은 외부의 충격으로부터 휨이 발생하거나 파손되지 않는 직립형 패키지를 제공함에 있다.It is still another object of the present invention to provide an upright package in which warpage does not occur or breakage from external impacts.
상기와 같은 본 발명의 목적을 달성시키기 위하여 서브스트레이트의 상면에 설치되는 반도체 칩과, 상기 서브스트레이트의 상, 하면에 형성되며 그 서브스트레이트의 일측면에 노출되도록 형성되는 다수개의 패턴과, 상기 반도체 칩과 다수개의 패턴을 전기적으로 연결하는 연결부재와, 상기 반도체 칩, 금속와이어를 포함하는 일정면적을 몰딩한 몰딩부를 구비하여서 구성된 것을 특징으로 하는 직립형 패키지가 제공된다.In order to achieve the above object, the present invention provides a semiconductor device comprising: a semiconductor chip mounted on an upper surface of a substrate; a plurality of patterns formed on upper and lower surfaces of the substrate and exposed on one side of the substrate; There is provided an upright package comprising a connection member electrically connecting a chip to a plurality of patterns, and a molding unit molding a predetermined area including the semiconductor chip and the metal wire.
이하, 상기와 같이 구성되어 있는 본 발명 직립형 패키지를 첨부된 도면의 실시예를 참고하여 보다 상세히 설명하면 다음과 같다.Hereinafter, the present invention will be described in more detail with reference to the accompanying drawings.
제2도는 본 발명 직립형 패키지의 제1 실시예를 보인 것으로, a도는 평면도이고, b는 종단면도이다.FIG. 2 shows a first embodiment of the upright package of the present invention, wherein a is a plan view and b is a longitudinal section view.
도시된 바와 같이, 본 발명 직립형 패키지는 서브스트레이트(10)의 상면에는 반도체 칩(11)이 부착되고, 그 서브스트레이트(10)의 상, 하면에는 다수개의 금속패턴(12)이 형성되며, 그 금속패턴(12)들은 상기 서브스트레이트(10)의 일측으로 연장형성된 연장부(10')의 측면에 노출되도록 형성된다.As shown in the figure, in the upright package of the present invention, the semiconductor chip 11 is attached to the upper surface of the substrate 10, and a plurality of metal patterns 12 are formed on the upper and lower surfaces of the substrate 10, The metal patterns 12 are formed so as to be exposed at side surfaces of the extension portion 10 'extending to one side of the substrate 10.
그리고, 상기 반도체 칩(11)과 다수개의 금속패턴(12)은 금속와이어(13)로 각각 연결되고, 상기 반도체 칩(11), 금속와이어(13)의 상부를 감싸도록 에폭시 수지로 몰딩되는 몰딩부(14)가 형성된다.The semiconductor chip 11 and the plurality of metal patterns 12 are connected to each other by a metal wire 13 and are molded with an epoxy resin so as to surround the semiconductor chip 11 and the upper portion of the metal wire 13. A portion 14 is formed.
이와 같은 직립형 패키지는 실장시 패키지를 세워서 상기 서브스트레이트(10)에 연장 형성된 연장부(10')의 측면에 노출되도록 형성된 금속 패턴(12)을 피시비 기판의 상면에 접착하여 실장함으로서, 피시비 기판에서 차지하는 패키지의 공간을 줄이는 효과가 있으며, 종래와 같이 아웃리드(1b)가 외부로 노출되지 않아 외부의 충격에 의하여 아웃 리드(1b)가 휘거나 파손되는 것이 방지되는 효과가 있다.In the upright package, the package is mounted so that the metal pattern 12, which is formed on the side surface of the extension 10 'extended to the substrate 10, is mounted on the upper surface of the PCB, The space occupied by the package can be reduced and the out lead 1b can be prevented from being bent or broken due to an external impact because the out lead 1b is not exposed to the outside.
제3도는 제2도의 변형예를 보인 종단면도로서, 서브스트레이트(10)의 상면에 안착부(20)을 형성하여, 그 안착부(20)의 저면에 반도체 칩(11)이 부착되도록 함으로서, 패키지의 전체 높이를 낮추게 되고, 패키지를 박형화시킬 수 있다.3 is a longitudinal sectional view showing a modified example of FIG. 2, wherein a seating portion 20 is formed on the upper surface of the substrate 10 and the semiconductor chip 11 is attached to the bottom surface of the seating portion 20, The overall height of the package is lowered, and the package can be thinned.
제4도는 본 발명 직립형 패키지의 제2 실시예를 보인 종단면도로서, 도시된 바와 같이, 반도체 칩(11)과 금속패턴(12)을 솔더볼(30)로 연결되도록 하여, 박형패키지를 실현할 수도 있고, 와이어 본딩공정과 달리 반도체 칩(11)과 금속패턴(12)의 전기적인 연결을 일시에 이룰 수 있다.4 is a vertical sectional view showing a second embodiment of the upright package according to the present invention. As shown in the figure, a thin package can be realized by connecting the semiconductor chip 11 and the metal pattern 12 with a solder ball 30 , The electrical connection between the semiconductor chip 11 and the metal pattern 12 can be made at one time, unlike the wire bonding process.
제5도는 제4도의 변형예를 보인 종단면도로서, 서브스트레이트(10)의 상면에 안착부(31)를 형성하고, 그 안착부(30)의 저면에 반도체 칩(11)이 부착되도록 하며, 상기 반도체 칩(11)과 금속패턴(12)은 솔더볼(30)로 연결되도록 한 것이다.5 is a longitudinal sectional view showing a modified example of FIG. 4, in which a seating portion 31 is formed on the upper surface of the substrate 10, a semiconductor chip 11 is attached to the bottom surface of the seating portion 30, The semiconductor chip 11 and the metal pattern 12 are connected by a solder ball 30.
이상에서 상세히 설명한 바와 같이 본 발명 직립형 패키지는 서브스트레이트의 상, 하면에 형성되는 금속패턴을 반도체 칩과 전기적으로 연결하고, 상기 금속패턴을 서브스트레이트의 일측면에 노출되도록 형성하여, 피시비 기판에 실장시 패키지를 세워서 상기 노출된 금속패턴을 피시비 기판의 상면에 접합함으로서, 피시비 기판에서 차지하는 패키지의 면적을 줄이게 되어 공간이용효율을 향상시키는 효과가 있고, 종래의 아웃 리드가 외부에 노출되어 발생하던 휨 또는 파손이 방지되는 효과가 있다.As described above in detail, the upright package according to the present invention has a structure in which the metal pattern formed on the upper and lower surfaces of the substrate is electrically connected to the semiconductor chip, the metal pattern is exposed on one side of the substrate, And the exposed metal pattern is bonded to the upper surface of the PCB to increase the space utilization efficiency by reducing the area of the package occupied by the PCB. In addition, there is an effect that the conventional out lead is exposed to the outside, Or damage is prevented.
Claims (4)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960019175A KR0179922B1 (en) | 1996-05-31 | 1996-05-31 | Perpendicular package |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960019175A KR0179922B1 (en) | 1996-05-31 | 1996-05-31 | Perpendicular package |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR970077568A KR970077568A (en) | 1997-12-12 |
| KR0179922B1 true KR0179922B1 (en) | 1999-03-20 |
Family
ID=19460397
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019960019175A KR0179922B1 (en) | 1996-05-31 | 1996-05-31 | Perpendicular package |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR0179922B1 (en) |
-
1996
- 1996-05-31 KR KR1019960019175A patent/KR0179922B1/en not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR970077568A (en) | 1997-12-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6838751B2 (en) | Multi-row leadframe | |
| US7446397B2 (en) | Leadless semiconductor package | |
| US8044496B2 (en) | QFN semiconductor package | |
| US6445077B1 (en) | Semiconductor chip package | |
| US6424024B1 (en) | Leadframe of quad flat non-leaded package | |
| KR0179834B1 (en) | Column package | |
| US5468991A (en) | Lead frame having dummy leads | |
| KR0179922B1 (en) | Perpendicular package | |
| KR100206880B1 (en) | Culumn type package, having heatsink | |
| KR100763966B1 (en) | Semiconductor package and lead frame used in manufacturing such | |
| KR100891649B1 (en) | Method of manufacturing semiconductor package | |
| KR0119757Y1 (en) | Semiconductor package | |
| KR20050000972A (en) | Chip stack package | |
| KR19990034731A (en) | Lead-on chip lead frames and packages using them | |
| KR19990086280A (en) | Semiconductor package | |
| KR950010866B1 (en) | Surface mounting type semiconductor package | |
| KR20000009885A (en) | Semiconductor package with a ball grid array type | |
| KR200313831Y1 (en) | Bottom Lead Package | |
| KR20230102923A (en) | Lead frame and semiconductor package including same | |
| KR100237566B1 (en) | Semiconductor thin package | |
| KR100460072B1 (en) | Semiconductor Package | |
| KR19990055884A (en) | Semiconductor package | |
| KR20000006787U (en) | Multi-chip package | |
| KR19990056319A (en) | BUSINESS LEAD FRAME | |
| KR19990016941A (en) | Stackable Business Package |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20051021 Year of fee payment: 8 |
|
| LAPS | Lapse due to unpaid annual fee |