KR200245729Y1 - Semiconductor Package Structure - Google Patents
Semiconductor Package Structure Download PDFInfo
- Publication number
- KR200245729Y1 KR200245729Y1 KR2019950053434U KR19950053434U KR200245729Y1 KR 200245729 Y1 KR200245729 Y1 KR 200245729Y1 KR 2019950053434 U KR2019950053434 U KR 2019950053434U KR 19950053434 U KR19950053434 U KR 19950053434U KR 200245729 Y1 KR200245729 Y1 KR 200245729Y1
- Authority
- KR
- South Korea
- Prior art keywords
- semiconductor chip
- mounting plate
- semiconductor package
- polyimide tape
- lead
- Prior art date
Links
Abstract
본 고안은 리드프레임을 이용한 반도체 패키지 구조에 관한 것으로, 본 고안의 반도체 패키지는 동일 평면상에 위치하는 탑재판(2) 및 다수의 리드(4)와, 탑재판(2) 및 다수의 리드(4) 사이의 저면에 위치하는 폴리이미드(Polyimide) 테이프(8)와, 탑재판(2) 상에 실장되는 반도체칩(5)과, 반도체칩(5)과 리드(4)를 전기적으로 연결하는 본딩 와이어(6)와, 반도체칩(5) 및 본딩 와이어(6)를 외부 환경으로부터 보호하기 위하여 폴리이미드 테이프(8)의 상방에만 형성되는 수지봉지부(7)로 구성되며, 반도체칩 및 리드 하방에 수지봉지부를 형성할 필요가 없어짐과 아울러, 타이바의 다운셋 작업 필요성도 배제되므로, 반도체 패키지의 박형화, 생산성 향상, 와이어 본딩의 신뢰성 향상, 제조 비용 절감 등의 효과를 얻을 수가 있다.The present invention relates to a semiconductor package structure using a lead frame. The semiconductor package of the present invention includes a mounting plate 2 and a plurality of leads 4 and a mounting plate 2 and a plurality of leads (located on the same plane). 4) a polyimide tape 8 positioned at the bottom surface between the semiconductor chip 5, the semiconductor chip 5 mounted on the mounting plate 2, and the semiconductor chip 5 and the lead 4 electrically connected thereto. It consists of a bonding wire 6 and a resin encapsulation portion 7 formed only above the polyimide tape 8 in order to protect the semiconductor chip 5 and the bonding wire 6 from the external environment. Since there is no need to form a resin encapsulation portion below, the need for downset work of the tie bar is also eliminated, so that the effect of thinning the semiconductor package, improving the productivity, improving the reliability of wire bonding, and reducing the manufacturing cost can be obtained.
Description
본 고안은 리드프레임을 이용한 반도체 패키지에 관한 것이며, 더욱 상세하게는, 리드프레임과 탑재판 사이의 저면에 폴리이미드(Polyimide) 테이프를 부착시킴으로써, 리드프레임 하방에 수지 봉지부를 형성할 필요가 없음과 아울러, 리드 프레임 외측의 사각 댐바(Dam Bar)와 중앙의 반도체 칩 탑재판의 모서리 등을 연결 지지하는 타이바(Tie Bar)의 다운셋(Down Set) 작업을 배제할 수가 있으므로, 반도체 패키지의 두께를 박형화할 수 있는 반도체 패키지 구조에 관한 것이다.The present invention relates to a semiconductor package using a lead frame, and more particularly, by attaching a polyimide tape to the bottom surface between the lead frame and the mounting plate, there is no need to form a resin encapsulation portion under the lead frame. In addition, the thickness of the semiconductor package can be eliminated because the down set work of the tie bar, which connects and supports the square dam bar on the outside of the lead frame and the edge of the semiconductor chip mounting plate, can be excluded. The present invention relates to a semiconductor package structure that can be reduced in thickness.
일반적으로, 반도체 패키지는 탑재판과 리드와 타이바가 형성된 리드프레임의 상기한 탑재판 상에 반도체칩을 부착시키고, 반도체칩의 다이 패드와 리드프레임의 본드 핑거(인너리드의 단부) 사이를 전기적으로 연결하는 와이어 본딩을 하며, 와이어 본딩이 완료된 자재는 공기중에 노출된 회로 구성 부품의 전기적, 화학적, 기계적 유해 환경으로부터 보호하기 위하여 에폭시 수지 등과 같은 수지 봉지재를 이용하여 몰딩, 봉지하여, 고집적화된 반도체 패키지를 구현하고 있다.In general, a semiconductor package attaches a semiconductor chip onto the mounting plate and the above-mentioned mounting plate of the lead frame in which the lead and tie bar are formed, and electrically connects the die pad of the semiconductor chip and the bond finger (end of the inner lead) of the lead frame. The wire bonding is connected, and the material of which wire bonding is completed is molded and encapsulated using a resin encapsulating material such as epoxy resin to protect from electrical, chemical and mechanical harmful environment of circuit components exposed to air. Implement the package.
상기한 바와 같은 종래의 반도체 패키지(1)를 제5도에 나타내며, 수지 봉지부(7)의 내부 중앙에 반도체칩(5)이 안치되는 탑재판(2)이 위치하며 탑재판(2)의 양변 쪽 또는 네변 쪽에는 탑재판(2)으로부터 일정 거리 이격하여 다수의 리드(4)가 배열되고, 탑재판(2)의 네 모서리 또는 임의의 개소에 연결되는 타이바(3)는 다운셋(Dow Set)되며, 반도체칩(5)과 각 리드(5) 사이에는 와이어(6)가 본딩되어 있다.The conventional semiconductor package 1 as described above is shown in FIG. 5, and the mounting plate 2 on which the semiconductor chip 5 is placed is located at the inner center of the resin encapsulation portion 7, and On both sides or four sides, a plurality of leads 4 are arranged at a predetermined distance from the mounting plate 2, and the tie bars 3 connected to four corners or arbitrary locations of the mounting plate 2 are downset ( Dow Set), and the wire 6 is bonded between the semiconductor chip 5 and each lead 5.
이러한 종래의 반도체 패키지(1)에 있어서는, 반도체칩(5)을 탑재판(2) 상에 탑재시 탑재된 반도체칩(5)가 리드(4)가 패키지(1)의 중앙 높이에 위치하도록 탑재판(2)을 지지하는 타이바(3)를 다운셋시키는 다운셋 공정(포밍:Forming)이 필요하며, 이로 인하여 탑재판(2)과 리드(4) 사이의 높이(H)가 크게 발생함과 아울러, 포밍 공정의 추가 수행에 따른 작업 공정 효율성의 저하를 초래하게 되는 문제점이 있었다.In such a conventional semiconductor package 1, the semiconductor chip 5 mounted when the semiconductor chip 5 is mounted on the mounting plate 2 is mounted so that the lead 4 is positioned at the center height of the package 1. A downset process (Forming) is required to downset the tie bar 3 supporting the plate 2, which causes a large height H between the mounting plate 2 and the lid 4. In addition, there was a problem that causes a decrease in work process efficiency due to the additional performing of the forming process.
또한, 더욱 중요한 문제는, 상기한 타이바(3)와 리드(4) 사이에는 공간부가 존재하므로 수지봉지재로 몰딩시 상기한 타이바(3)와 리드(4)의 상방에만 수지 봉지부를 형성시킬 수가 없는 문제점이 있었고, 이로 인하여 몰드(미도시) 캐비티 내에서 상기한 타이바(3)와 리드(4)의 상방 뿐만 아니라 하방에도 수지봉지부(7)를 형성시킬 수 밖에 없으므로, 반도체 패키지(1)의 전체 두께(t)가 커져 박형화할 수 없게 되는 문제점이 있었다.In addition, a more important problem is that a space portion exists between the tie bar 3 and the lid 4, so that the resin encapsulation portion is formed only above the tie bar 3 and the lid 4 when molding with the resin encapsulant. There was a problem that can not be made, and because of this, the resin encapsulation portion 7 can only be formed not only above the tie bar 3 and the lid 4 in the mold cavity (not shown), but also in the semiconductor package. There was a problem that the total thickness t of (1) became large and the thickness could not be reduced.
따라서, 본 고안은 상기한 바와 같은 종래의 문제점을 해결하기 위하여 안출된 것으로써, 리드와 탑재판 사이의 하부에 폴리이미드 테이프를 부착시키는 것에 의하여, 그 상방만의 몰딩이 가능하게 되며, 이에 따라 타이바의 다운셋 작업이 불필요하여, 반도체 패키지의 두께를 박형화할 수 있음과 더불어, 수지봉지재의 절감에 따른 코스트 다운을 이룰 수가 있는 반도체 패키지 구조를 구현함을 그 목적으로 한다.Therefore, the present invention has been devised to solve the conventional problems as described above, by attaching a polyimide tape to the lower portion between the lead and the mounting plate, it is possible to molding only above. It is an object of the present invention to realize a semiconductor package structure capable of reducing the thickness of the semiconductor package and eliminating the need for downset of the tie bar, and achieving cost down by reducing the resin encapsulant.
제1도는 본 고안의 단면도.1 is a cross-sectional view of the present invention.
제2도는 본 고안의 반도체 패키지 제조시 몰딩전 단계의 평면도.2 is a plan view of a pre-molding step in the manufacture of a semiconductor package of the present invention.
제3도는 본 고안의 다른 실시예의 단면도.3 is a cross-sectional view of another embodiment of the present invention.
제4도는 본 고안의 또 다른 실시예의 단면도.4 is a cross-sectional view of another embodiment of the present invention.
제5도는 종래의 반도체 패키지의 단면도.5 is a cross-sectional view of a conventional semiconductor package.
* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings
1 : 반도체 패키지 2 : 탑재판1 semiconductor package 2 mounting plate
4 : 리드 4a : 인너리드4: lead 4a: inner lead
5 : 반도체칩 6 : 와이어5 semiconductor chip 6 wire
7 : 수지봉지부 8 : 폴리이미드 테이프7: resin encapsulation part 8: polyimide tape
이하, 첨부 도면을 참조하여 본 고안을 상세히 설명하기로 한다.Hereinafter, the present invention will be described in detail with reference to the accompanying drawings.
제1도 및 제2도에 도시한 바와 같이, 본 고안에 따른 반도체 패키지(1)는 동일 평면상에 위치하는 다운셋되지 않은 탑재판(2) 및 다수의 리드(4)와, 상기한 탑재판(2) 및 다수의 리드(4) 사이의 저면에 위치하는 폴리이미드(Polyimide) 테이프(8)와, 상기한 탑재판(2) 상에 실장되는 반도체칩(5)과, 상기한 반도체칩(5)과 리드(4)를 전기적으로 연결하는 본딩 와이어(6)와, 상기한 반도체칩(5) 및 본딩 와이어(6)를 외부 환경으로부터 보호하기 위하여 상기한 폴리이미드 테이프(8)의 상방에만 형성되는 수지봉지부(7)로 구성된다.As shown in FIG. 1 and FIG. 2, the semiconductor package 1 according to the present invention includes a non-downset mounting plate 2 and a plurality of leads 4 located on the same plane, and the above-described mounting. A polyimide tape 8 located on the bottom surface between the plate 2 and the plurality of leads 4, the semiconductor chip 5 mounted on the mounting plate 2, and the semiconductor chip described above. Bonding wires 6 electrically connecting the leads 5 and the leads 4 and above the polyimide tape 8 to protect the semiconductor chip 5 and the bonding wires 6 from the external environment. It consists of a resin encapsulation portion 7 is formed only.
본 고안에 있어서 사용되는 상기한 폴리이미드 테이프(8)는 일면 접착 테이프(제1도, 제2도 및 제4도 참조) 또는 양면 접착 테이프(제3도 참조)일 수 있으며, 상기한 폴리이미드 테이프(8)는 수지봉지부(7) 몰딩시 배리어의 기능을 하며, 따라서 폴리이미드 테이프(8) 하방에는 수지봉지부를 형성하지 않을 수 있게 해주는 기능을 하게 되며, 이로 인하여 반도체 패키지(1)의 박형화가 가능하게 된다.The polyimide tape 8 used in the present invention may be a single-sided adhesive tape (see FIGS. 1, 2 and 4) or a double-sided adhesive tape (see FIG. 3), and the above-described polyimide The tape 8 functions as a barrier when molding the resin encapsulation portion 7, and thus, the tape 8 functions not to form the resin encapsulation portion under the polyimide tape 8. Thinning becomes possible.
폴리이미드 테이프(8)를 이용한 본 고안의 다른 실시예를 나타내는 제3도에서는, 리드(4)의 인너리드(4A)를 상향 절곡시켜 인너 리드(4A)와 반도체 칩(5) 사이의 간격(G) 및 높이(H)를 감소시킴으로써, 인너 리드(4A)와 반도체 칩(5) 사이의 본딩 와이어(6)의 본딩 길이(ℓ)의 최소화가 가능하게 되며, 상기한 본딩 길이의 최소화는 본딩각의 증대를 수반하며 이로 인해 본딩의 신뢰성 제고(단락 가능성의 감소), 공정 효율성 증대, 신호 노이즈 감소 등과 같은 유용한 효과를 기대할 수 있게 해 준다.In FIG. 3, which shows another embodiment of the present invention using the polyimide tape 8, the inner lead 4A of the lead 4 is bent upwardly so that the gap between the inner lead 4A and the semiconductor chip 5 ( By reducing G) and height H, it is possible to minimize the bonding length l of the bonding wire 6 between the inner lead 4A and the semiconductor chip 5, and the minimization of the bonding length described above is performed by bonding. This is accompanied by an increase in angle, which makes it possible to expect useful effects such as improved bonding reliability (reduced short circuit), increased process efficiency, and reduced signal noise.
폴리이미드 테이프(8)를 이용한 본 고안의 또 다른 실시예를 나타내는 제4도에서는, 상기한 폴리이미드 테이프(8)를 반도체 칩(5)의 저면에 직접 부착시키는 것에 의하여 별도의 탑재판 구조 없이도 반도체 칩(5)을 실장할 수 있는 탑재판으로서 가능하게 하는 예를 도시하고 있다.In FIG. 4 showing another embodiment of the present invention using the polyimide tape 8, the above-described polyimide tape 8 is directly attached to the bottom surface of the semiconductor chip 5 without any additional mounting plate structure. The example which makes it possible as a mounting plate which can mount the semiconductor chip 5 is shown.
이하, 본 고안에 대하여 부연 설명하기로 한다.Hereinafter, the present invention will be described in detail.
반도체 칩(5)이 실장되는 탑재판(2)과 그로부터 일정 거리 이격하여 위치하는 그 외측의 다수의 리드(4) 저면에 폴리이미드 테이프(8)를 부착시킨다. 이로 인해 폴리이미드 테이프(8)의 하방에는 수지봉지부(7)를 형성시킬 필요가 없으므로 탑재판(2)을 저지하는 타이바(미도시)도 다운셋시킬 필요가 없다.The polyimide tape 8 is attached to the mounting plate 2 on which the semiconductor chip 5 is mounted, and the bottom face of the plurality of leads 4 on the outside thereof spaced a predetermined distance from the mounting plate 2. For this reason, since the resin sealing part 7 does not need to be formed below the polyimide tape 8, it is not necessary to also downset the tie bar (not shown) which blocks the mounting plate 2.
상기한 탑재판(2)과 반도체칩(5)과 리드(4)의 상방에 외부의 우해 환경으로부터 이들을 보호하기 위한 수지봉지부(7)를 몰딩 형성시킨다.Above the mounting plate 2, the semiconductor chip 5, and the lid 4, a resin encapsulation portion 7 is formed to protect them from an external adverse environment.
상기한 반도체 패키지(1)의 폴리아미드 테이프(8)는 몰딩시 배리어의 기능을 수행하여 그 하방에 수지봉지부(7)를 형성시키지 않게 되며, 이로 인해 반도체 패키지(1)의 전체 두께(t1)를 슬림화할 수가 있다. 완성된 패키지(1)는 마더 보드(미도시) 등에 솔더링 또는 솔더볼을 이용하여 실장할 수가 있다.The polyamide tape 8 of the semiconductor package 1 does not form a resin encapsulation portion 7 under the function of the barrier at the time of molding, thereby reducing the overall thickness t1 of the semiconductor package 1. ) Can be made slim. The completed package 1 can be mounted by soldering or solder balls to a motherboard or the like.
또한, 선택적으로, 상기한 폴리이미드 테이프(8)가 부착되는 리드(4)에 있어서, 그 내측의 내부리드(4A)를 상향 절곡하고, 본딩 와이어(6)로 상향 절곡된 내부리드(4A)와 반도체칩(5) 사이를 전기적으로 연결시킴으로써, 본딩 와이어(6) 길이(ℓ)의 최소화가 가능해지며, 본딩 신뢰성 향상, 불량률 감소 및 작업성 제고 등을 도모할 수가 있다.Further, in the lid 4 to which the above-mentioned polyimide tape 8 is attached, the inner lead 4A is bent upwardly and the inner lead 4A is bent upwardly by the bonding wire 6. By electrically connecting the semiconductor chip 5 with each other, the length of the bonding wire 6 can be minimized, and the bonding reliability can be improved, the defect rate can be reduced, and the workability can be improved.
또한, 폴리이미드 테이프(8)의 상면에 리드(4)와 반도체칩(5)을 직접 부착시키는 것에 의하여 탑재판(2)을 배제시킬 수가 있으므로 탑재판(2)의 높이만큼 패키지(1)의 높이를 감소시킬 수 있는 것이다.In addition, since the mounting plate 2 can be removed by directly attaching the lead 4 and the semiconductor chip 5 to the upper surface of the polyimide tape 8, the height of the package 1 is increased by the height of the mounting plate 2. It can reduce the height.
이러한 반도체 패키지(1)는 폴리이미드 테이프(8)를 사용함으로써, 상기한 폴리이미드 테이프(8) 하방에 수지봉지부(8)를 형성시킬 필요가 없게 됨과 아울러, 타이바의 다운셋 필요도 없으므로, 반도체 패키지(1)의 조립 작업성 향상 및 반도체 패키지(1)의 박형화가 가능하게 되며, 반도체 패키지(1)의 제조 비용 절감도 가능하게 된다.Since the semiconductor package 1 uses the polyimide tape 8, it is not necessary to form the resin encapsulation portion 8 below the polyimide tape 8, and there is no need for downset of the tie bar. In addition, the assembly workability of the semiconductor package 1 can be improved and the semiconductor package 1 can be thinned, and the manufacturing cost of the semiconductor package 1 can be reduced.
이상에서와 같이, 리드프레임과 탑재판 사이의 저면에 폴리이미드 테이프를 부착시켜 줌으로써, 하방에 수지봉지부를 형성할 필요가 없어짐과 아울러, 타이바의 다운셋 작업 필요성도 배제되므로, 반도체 패키지의 박형화, 생산성 향상, 와이어 본딩이 신뢰성 향상, 제조 비용 절감 등의 효과를 얻을 수가 있다.As described above, by attaching the polyimide tape to the bottom surface between the lead frame and the mounting plate, there is no need to form a resin encapsulation portion underneath, and the necessity of downset work of the tie bar is eliminated. The productivity, the wire bonding, the reliability, and the manufacturing cost can be obtained.
Claims (2)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR2019950053434U KR200245729Y1 (en) | 1995-12-29 | 1995-12-29 | Semiconductor Package Structure |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR2019950053434U KR200245729Y1 (en) | 1995-12-29 | 1995-12-29 | Semiconductor Package Structure |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR970046979U KR970046979U (en) | 1997-07-31 |
| KR200245729Y1 true KR200245729Y1 (en) | 2001-12-17 |
Family
ID=60836700
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR2019950053434U KR200245729Y1 (en) | 1995-12-29 | 1995-12-29 | Semiconductor Package Structure |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR200245729Y1 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100470144B1 (en) * | 1997-08-12 | 2005-05-27 | 삼성전자주식회사 | Semiconductor chip package with tape circuit board and chip size using it |
-
1995
- 1995-12-29 KR KR2019950053434U patent/KR200245729Y1/en not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR970046979U (en) | 1997-07-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7102209B1 (en) | Substrate for use in semiconductor manufacturing and method of making same | |
| KR100477020B1 (en) | Multi chip package | |
| KR19990086513A (en) | Multi-chip package | |
| KR20040024163A (en) | Semiconductor chip package that adhesive tape is attached on the bonding wire | |
| US9202777B2 (en) | Semiconductor package system with cut multiple lead pads | |
| JP2000031343A (en) | Semiconductor device | |
| KR100652106B1 (en) | Circuit device | |
| KR200245729Y1 (en) | Semiconductor Package Structure | |
| US20030038358A1 (en) | Semiconductor package without outer leads | |
| JP3036339B2 (en) | Semiconductor device | |
| KR100891649B1 (en) | Method of manufacturing semiconductor package | |
| KR20000040218A (en) | Multi chip package | |
| KR100221918B1 (en) | Chip scale package | |
| KR100567045B1 (en) | A package | |
| KR100708050B1 (en) | semiconductor package | |
| KR100639700B1 (en) | Chip scale stack chip package | |
| KR100216065B1 (en) | Multi-lead on chip package | |
| KR100537893B1 (en) | Leadframe and multichip package using the same | |
| KR950000516B1 (en) | Semiconductor assembly device | |
| KR100753409B1 (en) | Extremely thin package and manufacture method thereof | |
| KR101204741B1 (en) | Semiconductor package including heat sink and manufacturing process thereof | |
| JP2002368184A (en) | Multi-chip semiconductor device | |
| KR200149912Y1 (en) | Semiconductor package | |
| KR950010866B1 (en) | Surface mounting type semiconductor package | |
| KR970007842B1 (en) | Plastic semiconductor package |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| N231 | Notification of change of applicant | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| REGI | Registration of establishment | ||
| FPAY | Annual fee payment |
Payment date: 20100826 Year of fee payment: 10 |
|
| EXPY | Expiration of term |