KR100192326B1 - 마스크롬 셀 제조방법 - Google Patents
마스크롬 셀 제조방법 Download PDFInfo
- Publication number
- KR100192326B1 KR100192326B1 KR1019960015072A KR19960015072A KR100192326B1 KR 100192326 B1 KR100192326 B1 KR 100192326B1 KR 1019960015072 A KR1019960015072 A KR 1019960015072A KR 19960015072 A KR19960015072 A KR 19960015072A KR 100192326 B1 KR100192326 B1 KR 100192326B1
- Authority
- KR
- South Korea
- Prior art keywords
- insulating film
- semiconductor substrate
- forming
- mask rom
- manufacturing
- Prior art date
Links
- 238000000034 method Methods 0.000 claims abstract description 24
- 239000004065 semiconductor Substances 0.000 claims abstract description 20
- 239000000758 substrate Substances 0.000 claims abstract description 20
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 12
- 239000011229 interlayer Substances 0.000 claims abstract description 9
- 238000005468 ion implantation Methods 0.000 claims abstract description 9
- 239000002184 metal Substances 0.000 claims abstract description 9
- 229910021332 silicide Inorganic materials 0.000 claims abstract description 7
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims abstract description 7
- 238000000151 deposition Methods 0.000 claims abstract description 3
- 239000010410 layer Substances 0.000 claims description 18
- 150000004767 nitrides Chemical class 0.000 claims description 7
- 238000004519 manufacturing process Methods 0.000 abstract description 16
- 238000009792 diffusion process Methods 0.000 description 11
- 239000012535 impurity Substances 0.000 description 4
- 238000002844 melting Methods 0.000 description 3
- 230000008018 melting Effects 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 230000036961 partial effect Effects 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 230000001681 protective effect Effects 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000000670 limiting effect Effects 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 230000002829 reductive effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B20/00—Read-only memory [ROM] devices
- H10B20/27—ROM only
- H10B20/30—ROM only having the source region and the drain region on the same level, e.g. lateral transistors
- H10B20/38—Doping programmed, e.g. mask ROM
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
- H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
- H01L21/0274—Photolithographic processes
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Semiconductor Memories (AREA)
Abstract
본 발명은 마스크롬 제조방법에 관한 것으로 수율을 향상시키고 고속 저전압에 적당하도록 한 마스크롬 셀 제조방법을 제공하기 위한 것이다.
이를 위한 본 발명의 마스크롬 제조방법은 웰이 형성된 반도체기판상에 제1, 제2절연막을 차례로 증착하는 공정, 상기 제2절연막상에 감광막패턴을 형성한후 상기 감광막패턴을 마스크로 이용하여 상기 제2, 제1절연막과 소정깊이의 반도체기판을 선택적으로 제거하는 공정, 상기 반도체기판이 제거된 부분에 실리사이드를 형성하고 전면에 평탄화용 절연막을 형성한후 상기 제2절연막의 표면이 노출되도록 상기 평탄화용 절연막을 제거하는 공정, 상기 제2절연막을 제거한후 문턱전압 조절용 이온주입을 실시하고 상기 제1절연막을 제거하는 공정. 상기 반도체기판상에 게이트절연막을 형성한후 전면에 게이트 폴리, 층간유전체막, 메탈을 차례로 증착하는 공정을 포함하여 이루어짐을 특징으로한다.
Description
제1도는 일반적인 마스크롬의 레이아웃도.
제2도의 (a)~(f)는 종래의 마스크롬 셀 제조방법을 나타낸 공정단면도.
제3도의 (a)~(j)는 본 발명의 마스크롬 셀 제조방법을 나타낸 공정단면도.
* 도면의 주요부분에 대한 부호의 설명
11 : 반도체기판 12 : 웰
13 : 제1절연막 14 : 질화막
15 : 감광막 16 : 고융점 금속
17 : 실리사이드 18 : SOG(Spin On Glass)
19 : 게이트 절연막 20 : 게이트 폴리
21 : 층간유전체막(ILD) 22 : 메탈
본 발명은 마스크로(Mask Rom)에 관한 것으로 특히 수율을 향상시키고 고속 저전압에 적당하도록 한 마스크롬 셀 제조방법에 관한 것이다.
일반적으로 마스크롬 셀은 콘택트 마스크 방식, 확산층 마스크 방식, 낸드(NAND)형 이온주입 방식, 기타 X형 셀 방식, 멀티 게이트 방식 및 멀티스테이트 방식등이 있다.
이중 고속 저전압 특성을 구현하기위한 방식으로서는 노아(NOR)형의 회로구성과 낸드형의 셀 어레이를 갖는 플랫(Flat)셀이 있다.
상기 플랫 셀은 노아형의 회로로 구성되기 때문에 임의의 셀에 저장되어 있는 데이터를 읽기 위해서는 경유해야하는 트랜지스터의 수가 낸드형의 회로구성에 비해 매우 적다. 따라서 낸드형에 비해 상대적으로 소모전력이 적다. 반면에 제1도의 레이아웃도에 나타난 바와같이 소오스/드레인 및 비트라인(Bit Line)으로 확산영역을 사용하기 때문에 상기 확산영역의 저항이 마스크롬 셀의 특성을 제한하는 요인으로 작용하게 된다.
이하 첨부된 도면을 참조하여 종래 마스크롬 셀 제조방법을 설명하면 다음과 같다.
제2도 (a)~(f)는 종래 마스크롬 셀 제조방법을 나타낸 공정단면도이다.
즉, 제2도 (a)에서와 같이 반도체기판(1)상에 형성된 웰(2)상부에 부분산화(LOCOS)공정으로 필드산화막(도시하지않음)을 형성하고 전면에 문턱전압(Threshold Voltage: VT) 조절용 이온주입을 실시한다.
이어 제2도 (b)에서와 같이 전면에 제1감광막(3)을 도포한후 N형 매몰층 형성을 위해 상기 제1감광막(3)을 패터닝 한다음 전면에 N형 이온주입을 실시한다.
제2도 (c)에서와 같이 상기 제1감광막(3)을 제거한후 전면에 게이트절연막(4)과 게이트 폴리(5)를 차례로 형성한다.
그리고 제2도 (d)에서와 같이 열처리 공정을 수행하여 N형 불순물 확산영역(6)을 형성하고 제2도 (e)에서와 같이 상기 게이트 폴리(5) 전면에 제2감광막(7)을 도포한후 패터닝한다.
상기 패터닝된 제2감광막(7)을 마스크로 하여 코딩(Coding)이온주입을 실시한후 제2도 (f)에서와 같이 상기 제2감광막(7)을 제거한다. 이어 상기 게이트 폴리(5)상부에 층간유전체막(Inter Layer Dielectric : ILD)(8)을 형성하고 상기 층간유전체막(8)상부에 메탈(9)을 증착한다. 이후에 데이터 코딩(Coding)이온주입 및 보호막을 형성하므로서 마스크롬 제조공정을 완료한다.
그러나 상기와 같은 마스크롬 제조방법은 N형 불순물 확산영역이 비트라인으로 사용될 경우, 확산영역의 저항으로 인해 스피드가 지연되며 소오스/드레인 으로 사용할 경우에는 확산영역의 측면확산으로 인해 채널의 길이를 감소시켜 숏 채널 효과 및 펀치스로우(Punch Through)현상으로 인해 고집적화가 어려운 문제점이 있었다.
본 발명은 상기의 문제점을 해결하기 위해 안출한 것으로 확산영역에 실리사이드를 형성하여 측면확산방지 및 저항을 현저히 감소시키는데 적당한 마스크롬 제조방법을 제공하는데 그 목적이 있다.
상기 목적을 달성하기위한 본 발명의 마스크롬 제조방법은 웰이 형성된 반도체기판상에 제1, 제2절연막을 차례로 증착하는 공정, 상기 제2절연막상에 감광막패턴을 형성한후 상기 감광막패턴을 마스크로 이용하여 상기 제2, 제1절연막과 소정깊이의 반도체기판을 선택적으로 제거하는 공정, 상기 반도체기판이 제거된 부분에 실리사이드를 형성하고 전면에 평탄화용 절연막을 형성한후 상기 제2절연막의 표면이 노출되도록 상기 평탄화용 절연막을 제거하는 공정, 상기 제2절연막을 제거한후 문턱전압 조절용 이온주입을 실시하고 상기 제1절연막을 제거하는 공정. 상기 반도체기판상에 게이트절연막을 형성한후 전면에 게이트 폴리, 층간유전체막, 메탈을 차례로 증착하는 공정을 포함하여 이루어짐을 특징으로 한다.
이하 첨부된 도면을 참조하여 본 발명의 마스크롬 제조방법을 설명하면 다음과 같다.
제3도 (a)~(j)는 본 발명의 마스크롬 제조방법을 나타낸 공정단면도이다.
먼저 제3도 (a)에서와 같이 웰(12)이 형성된 반도체기판(11)상부에 부분산화(LOCOS)공정으로 피드산화막(도시하지않음)을 형성한다.
이어 상기 웰(12)이 형성된 반도체기판(11)의 활성영역에 제1절연막(13)과 질화막(14)을 차례로 형성하고 상기 질화막(14)상부에 감광막(15)을 도포한후 사진석판술 및 식각공정으로 제3도(b)에서와 같이 상기 질화막(14)과 제1절연막(13)을 선택적으로 제거하여 N형 매몰층 영역을 형성한다.
제3도 (c)에서와 같이 상기 감광막(15)을 제거하고 전면에 고융점 금속(16)을 증착한후 열처리하여 제3도 (d)에서와 같이 상기 N형 매몰층 영역에 실리사이드(17)를 형성하고 미반응 고융점 금속을 제거한다.
이어 제3도 (e)에서와 같이 전면에 평탄화용 절연막(18)으로서 SOG(Spin On Glass)을 증착하고 상기 질화막(14)의 표면이 노출되도록 상기 평탄화용 절연막(18)을 에치백(Etch Back)한다. 그리고 제3도 (f)에서와 같이 상기 질화막(14)을 제거한후 제3도 (g)에서와 같이 전면에 문턱전압(VT)조절용 이온주입을 실시한다. 이어 제3도 (h)에서와 같이 상기 제1절연막(13)을 제거한후 반도체기판(11)상에 게이트절연막(19)을 형성하고 제3도 (i)에서와 같이 상기 게이트절연막(19)을 포함한 전면에 게이트 폴리(20)를 형성한다.
이때 도면에는 표시되지 않았지만 상기 게이트 폴리(20)를 사진석판술 및 식각공정을 통해 선택적으로 제거하여 게이트라인을 형성한다.
이어 제3도(j)에서와 같이 상기 게이트 폴리(20)상부에 층간유전체막(21)으로서 ILD(Inter Layer Dielectric)층을 형성하고 상기 층간유전체막(21)상부에 메탈(22)을 형성한다. 이후에 데이터 코딩(Coding)이온주입 및 보호막을 형성하므로서 본 마스크롬 제조공정은 완료된다.
이상 상술한 바와같이 본 발명의 마스크롬 제조방법은 소오스/드레인 및 비트라인 으로 사용하는 불순물 확산영역을 실리사이드로 대체하므로서 불순물의 측면확산에 따른 스피드지연을 방지하여 고속제품의 구현이 용이하고 RC 딜레이의 원인인 캐패시턴스의 조정이 용이하여 수율을 향상시키는 효과가 있다.
Claims (3)
- 웰이 형성된 반도체기판상에 제1, 제2절연막을 차례로 증착하는 공정, 상기 제2절연막상에 감광막패턴을 형성한후 상기 감광막패턴을 마스크로 이용하여 상기 제2, 제1절연막과 소정깊이의 반도체기판을 선택적으로 제거하는 공정, 상기 반도체기판이 제거된 부분에 실리사이드를 형성하고 전면에 평탄화용 절연막을 형성한후 상기 제2절연막의 표면이 노출되도록 상기 평탄화용 절연막을 제거하는 공정, 상기 제2절연막을 제거한후 문턱전압 조절용 이온주입을 실시하고 상기 제1절연막을 제거하는 공정. 상기 반도체기판상에 게이트절연막을 형성한후 전면에 게이트 폴리, 층간유전체막, 메탈을 차례로 증착하는 공정을 포함하여 이루어짐을 특징으로하는 마스크롬 셀 제조방법.
- 제1항에 있어서, 상기 제2절연막은 질화막을 사용함을 특징으로하는 마스크롬 셀 제조방법.
- 제1항에 있어서, 상기 평탄화용 절연막은 SOG를 사용함을 특징으로하는 마스크롬 셀 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960015072A KR100192326B1 (ko) | 1996-05-08 | 1996-05-08 | 마스크롬 셀 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960015072A KR100192326B1 (ko) | 1996-05-08 | 1996-05-08 | 마스크롬 셀 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR970077684A KR970077684A (ko) | 1997-12-12 |
| KR100192326B1 true KR100192326B1 (ko) | 1999-06-15 |
Family
ID=19458077
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019960015072A KR100192326B1 (ko) | 1996-05-08 | 1996-05-08 | 마스크롬 셀 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100192326B1 (ko) |
-
1996
- 1996-05-08 KR KR1019960015072A patent/KR100192326B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR970077684A (ko) | 1997-12-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100214468B1 (ko) | 씨모스 소자 제조방법 | |
| JPH0846201A (ja) | 半導体素子及びその製造方法 | |
| US4445266A (en) | MOSFET Fabrication process for reducing overlap capacitance and lowering interconnect impedance | |
| US5903013A (en) | Thin film transistor and method of manufacturing the same | |
| US8063439B2 (en) | Semiconductor device and fabrication method thereof | |
| US4514893A (en) | Fabrication of FETs | |
| KR20010050899A (ko) | 테이퍼형 게이트를 갖는 반도체 디바이스 및 반도체 디바이스의 제조 방법 | |
| KR100212455B1 (ko) | 이중 게이트 구조의 반도체 소자 제조 방법 | |
| US4621412A (en) | Manufacturing a complementary MOSFET | |
| US6444531B1 (en) | Disposable spacer technology for device tailoring | |
| KR100192326B1 (ko) | 마스크롬 셀 제조방법 | |
| KR20030030292A (ko) | 반도체 소자의 홈 형성방법 및 이를 이용한 유효 채널길이 및/또는 폭이 연장된 반도체 소자 | |
| US20030116800A1 (en) | Semiconductor device and method for fabricating the same | |
| KR100459932B1 (ko) | 반도체장치의 제조방법 | |
| KR100321758B1 (ko) | 반도체소자의제조방법 | |
| KR0144172B1 (ko) | 마스크롬 제조방법 | |
| KR100246625B1 (ko) | 커패시터와 자기 정렬된 이중 게이트 전극을 갖는 반도체 소자의 제조 방법 | |
| KR100482362B1 (ko) | 정전기보호용반도체장치및그제조방법 | |
| KR0150986B1 (ko) | 구리전극을 적용하는 모스 트랜지스터의 제조방법 및 게이트 구조 | |
| KR20030002701A (ko) | 반도체 소자의 트랜지스터 제조 방법 | |
| KR100252857B1 (ko) | 반도체 소자의 제조방법 | |
| KR100255127B1 (ko) | 횡형 구조의 바이폴라 트랜지스터의 제조방법 | |
| KR100432893B1 (ko) | 반도체 소자의 제조 방법 | |
| KR100256259B1 (ko) | 반도체 소자의 공통 게이트 형성방법 | |
| KR100252754B1 (ko) | 박막트랜지스터 및 그 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20051219 Year of fee payment: 8 |
|
| LAPS | Lapse due to unpaid annual fee |