KR100191359B1 - 반도체 장치의 제조방법 - Google Patents

반도체 장치의 제조방법 Download PDF

Info

Publication number
KR100191359B1
KR100191359B1 KR1019900021725A KR900021725A KR100191359B1 KR 100191359 B1 KR100191359 B1 KR 100191359B1 KR 1019900021725 A KR1019900021725 A KR 1019900021725A KR 900021725 A KR900021725 A KR 900021725A KR 100191359 B1 KR100191359 B1 KR 100191359B1
Authority
KR
South Korea
Prior art keywords
layer
silicon
metal
silicide
etching
Prior art date
Application number
KR1019900021725A
Other languages
English (en)
Other versions
KR910013541A (ko
Inventor
기에스베르투스 마티아스 욘케르스 알렉산데르
앨런 씸즈 크리스토퍼
고던 해럴드
스톨메이예르 안드레
Original Assignee
프레데릭 얀 스미트
코닌클리케 필립스 일렉트로닉스 엔 브이
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 프레데릭 얀 스미트, 코닌클리케 필립스 일렉트로닉스 엔 브이 filed Critical 프레데릭 얀 스미트
Publication of KR910013541A publication Critical patent/KR910013541A/ko
Application granted granted Critical
Publication of KR100191359B1 publication Critical patent/KR100191359B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76895—Local interconnects; Local pads, as exemplified by patent document EP0896365
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28518—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising silicides
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/019—Contacts of silicides

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

집적된 반도체 회로상의 금속 실리사이드 형태를 접속하는 방법은 평평화된 절연 층을 구비한다. 실리사이드 형태의 금속 층(3), 되도록이면 티타늄 층은 실리콘의 도체 형태(4)를 구비한 필드 산화물 향태(2)를 갖는 실리콘 기판의 표면상에 제공된다. 무결정(a-) 실리콘의 층은 스트랩을 형성하기 위한 상기 금속 층상에 국부적으로 제공된다. 상기 모든 장치가 질소를 함유한 기체속에 가열됨으로써, 상기 금속 층은 적어도 부분적으로 금속 실리사이드(12)로 변환된다. 실리콘 산화물을 예로 하는 절연 층은 모두 표면에 대해 제공된다. 상기 층(13)이 금속 실리사이드 상에서 에칭에 의해 접촉 막을 평평화시키고 그리고 제공되고, 그런 후 금속화(16)는 제공된다.
본 발명에 따르면, 상기 무결정 실리콘 층이 스트랩의 위치에서 뿐만 아니라, 실리콘 형태(4), 및 되도록이면 모든 접촉막 아래에 위치한 접촉막 아래에 적어도 제공됨으로써, 더 두꺼운 실리사이드 층(12B)은 상기 막에 의해 이루어지며, 그리고 얕은 접촉 막의 금속 실리사이드를 에칭함으로써 부분적 도는 실제적인 제거가 방지된다.

Description

반도체 장치의 제조방법
제1도 내지 제5도는 본 발명에 따르는 방법의 실시예에 따라 제조의 연속적인 단계에서 반도체 장치를 도식적으로 도시한 단면도.
* 도면의 주요부분에 대한 부호의 설명
1 : 반도체 본체 2 : 필드 산화물 형태
4 : 도체 형태 6,7 : 드레인 구역
13 : 유전체층 16 : 금속화
본 발명은 필드 산화물 형태 및 상기 형태에 인접 한 실리콘 영역을 포함하는 반도체 본체를 가진 반도체 장치를 제작하는 방법에 관련되어, 실리콘의 도체 형태는 상기 본체의 표면상에 제공되고, 그런후 상기 표면은 금속 층으로 덮여지고, 그리고 상호 접속되어지는 부분은 마스크에 의해 무결정 실리콘 층으로 덮여지고, 그렇게 한 후 상기 금속 층은 질소를 함유한 기체 속에서 열처리 함으 로써 적어도 부분적으로 금속 실리사이드로 변환시키고 그리고 유전체층은 모두 표면에 제공되고, 그 표면상에서 상기 유전체층은 평평해지고, 접촉막은 평평화된 층 내에 제공되고, 그리고 결과적으로 금속화하는 표면상에 그리고 접촉막내에 제공된다.
그러한 방법이 진공 과학 기술지, B G(G), 1988년 11월/12월호, 1734 내지 1739페이지에 에이취.제이.더블유.반호텀 등에 의한 논문에 기술되어 있다.
앞선 기술은 높은 단위 밀도를 가진 집적된 반도체 회로에 대해 최신의 제조 기술에서 기초 소자를 접촉 또는 상호 접촉시키는 데 사용되고, 그 내부에서 매우 작은 크기의 대다수의 반도체 회로 요소는 반도체 슬라이스 (Slice) 또는 칩 상에서 제공된다. 이런 기술이 복제할 수 있는 방법에서 매우 작은 폭이지만 낮은 전기적인 저항의 접촉 및 상호접속을 제조하는 것을 가능하게 한다.
상기 목적을 위해, 상기 언급된 논문에서 서술된 바와 같은 방법이 대개 사용되며, 거기서 다결정 실리콘의 도체형태는 적어도 그 두께 부분에 대해 실리콘보다 상당히 낮은 저항을 갖는 금속 실리사이드로 변환시킨다. 금속 실리사이드 상호접속(보통 스트랩으로 불리우는)이 필드 산화물 상에서 형성된다면, 산화물상에 나타난 금속은 적절한 위치에서 무결정 실리콘의 층으로 피복된다.
그런후 상기 실리사이드 형태의 표면은 가스 상태의 실리콘 합성물의 분해를 통해 얻어져 증착적으로 침전된 실리콘 산화물을 예로 하여 구성된 유전체 층으로 피복 된다. 그런 후 표면상에 레벨 차이가 존재하기 때문에, 평평하지 못한 상기 유전체 층은 공지된 포토레지스트 및 빽(back)-에칭 기술에 의해 평평화된다. 요구되는 접촉 윈도우(window) 연속적으로 평평화된 유전체 층으로 에치된다.
평평화된 유전체 층의 표면으로부터 밑에 있는 금속 실리사이드간의 거리가 모든 지점에서 동일하지 않기 때문에, 상기 실리콘 영역 이상에서는 능동적인 반도체 구역을 포함하며 그리고 필드 산화물로 분리되며, 상기 접촉 윈도우는 같지 않은 깊이가 될 것이며, 그럼으로써 깊은 접촉 윈도우에 대한 에칭 시간은 얕은것보다 더 길 것이다. 동일한 에칭 단계 동안, 모든 접촉막 윈도우를 제조하는 것이 목적 이기 떼문에, 얕은 접촉 윈도우에서 금속 실리사이드는 불필요 하게 긴 시간 동안 에칭 작용을 겪게 될 것이다. 상기 결과는 상대적으로 뛰어난 강도의 에칭 처리에서 조차도, 얕은 접촉 윈도우의 아래 근처에서 상기 금속 실리사이드는 완전히 또는 거의 완전히 사라질 것이며 그것은 상기 접촉 윈도우에서 접촉 저항을 받아들일 수 없을 정도로 증가시킨다.
본 발명은 특히 그 목적을 위해 금속 실리사이드 상의 모든 접촉 윈도우가 부가적인 배열 및 마스킹 단계의 도입 없이 그리고 얕은 접촉 윈도우 아래의 접촉 저항을 거의 증가시키지 않고 동일한 에칭 단계에서 제공될 수 있는 방법을 제공하는 것이다.
본 발명은 상기 목적이 스트랩을 형성하는데 사용 된 마스크를 알맞은 방법으로 적용시킴으로써 이룰 수 있는 인정을 특히 기초로 한다.
본 발명에 다르면, 문단의 서두에 서술된 방법은 무결정 실리콘 층이 상기 실리콘 도체 형태 위에 형성된 적어도 접촉 윈도우 아래에 있는 상기 마스크에 의해 금속 층상에서 제공되는 것을 특징으로 하는 것이 상기 목적이다.
본 발명에 따르는 방법의 적용에 의해, 적어도 더 얕은 접촉 윈도우 아래에 있는 금속 실리사이드가 상당히 더 두꺼워지는 것이 이루어진다. 사실상, 질소를 함유한 기체에서 열처리가 금속 필름(대개 다결정체)를 통해 실리콘 원자의 측면 분산을 막고 그리고 바람직하지 않은 쇼트-회로를 막는 것이 필요하며, 비피복된 금속 부분을 후에 제거된 금속 질화물로 변환시킨다. 한편 무결정 실리콘 으로 피복된 금속은 질화물로 변환시키지 않으므로써, 그대로의 금속 실리사이드는 훨씬 더 두꺼워진다. 상기 결과는 상대적으로 긴 주기 동안 에칭 작업을 겪게되는 얕은 접촉 윈도우 아래의 실리사이드가 접촉 윈도우의 에칭 동안 그 두께 부분만을 에칭함으로써 접촉 저항을 매우 낮게 한다.
본 발명에 따르는 방법의 응용에 대해, 무결정 실리콘 층이 상기 접촉 윈도우 아래에 있는 무결정 실리콘 층을 한정하는 그런 방법의 스트랩을 형성하는 마스크를 적용시키는 것이 충분하기 때문에 다른 여분의 마스킹 도는 에칭 단계를 삽입시키는 것이 불필요하다.
아마, 상기 무결정 실리콘 층이 금속 층 위에, 또한 상기 필드 산화물에 인접한 단일 결정 실리콘 영역 위에 위치한 모든 접촉 윈도우 아래에 제공된다.
사용된 금속은 실리사이드, 텅스텐, 몰리브덴, 플래티늄, 코발트 등을 예로 하는 열 저항 금속에 의해 형성된다. 상기 금속은 가령 용이한 에칭시 낮은 저항성 및 양호한 기술적 특성 때문에 널리 사용되나, 티타늄 실리사이드에 관련된 실리콘 산화물의 에칭 선택도는 공지 된 에칭 처리에서는 특히 뒤어나지 못하다. 상기 발명에 의해, 티타늄은 다른 깊이의 접촉 윈도우가 존재시 단점 없이 현재 사용될 수 있다.
상기 발명은 실시예 및 도면을 참고로 더욱 상세히 설명될 것이다. 도면은 완전히 도식적이고 실제 치수가 아니며, 특히 두께 방향의 크기는 과장되어 있다. 수반되는 부분들은 도면과 동일한 참고 번호와 일반적으로 동일하다.
제1도는 본 발명에 다르는 방법의 실시예중에서 제 1단계의 단면도를 도시적으로 도시한다.
출발점은 필드 산화물 형태(2)를 접속하는 p 전도성의 상기 예에서 필드 산화물 형태(2) 및 단결정체 실리콘 영역(3)을 갖는 반도체 본체이다. 상기 필드 산화물(2)은 상기 반도체 본체의 선별적인 산화에 의한 일반적인 방법에서 인가된다. 상기 도면에서 도시된 바와 같이, 그것은 반도체 표면 외부에 부분적으로 돌출되거나, 그것은 실리콘에서 완전히 리세스된다. 더우기, 실용에서 반도체 본체는 오직 단일의 실리콘 영역(3)이 제1도에 도시된 다수의 그런 영역을 포함한다.
예를 들어, 300㎚의 두께를 갖는 다결정체 실리콘의 도체 형태(4)는 공지된 침전 기술의 응용에 의해 본체의 표면상에 제공된다. 상기 예에서, 적어도 하나의 절연된 게이트 필드 효과 트랜지스터는 실리콘 영역(3)에서 형성되며, 상기 게이트 전극은 얇은 게이트 산화물 층(5)에 의해 실리콘 영역(3)으로부터 분리된 부분적인 실리콘 형태(4)에 의해 형성된다. 상호 접속으로 서브되는 다결정체 실리콘 형태의 다른 부분을 제1도에 도시된 필드 산화물(2) 상에서 제공된다.
연속적으로 ㎠ 당 일회에 4.1013이온 및 예를 들어 50KeV의 에너지에서 인 이온을 갖는 주입이 수행되며, 상기 게이트 전극 및 상기 필드 산화물은 주입 마스크로써 서브된다.
그런후 모든 도체 형태(4)는 측면의 절연 또는 스페이서(8)를 갖고 제공된다. 상기는 모든 표면상에 실리콘 산화물의 층을 침전시키고 그런 후 오직 상기 측면의 절연(8)이 남아 있는 긴 시간 동안에 비등방성 에칭 처리에 상기 층을 받아들이면서 이루어진다.
그런 후에, 비소 이온을 가진 주입은 예를 들어 100KeV의 에너지 및 ㎠ 당 일회에 2.1015이온에서 수행되고 그리고 드레인 구역(6 및 7)은 게이트 전극 아래에 도달하면서 얻어진다.
결과적으로, 상기 표면은 동일한 침전 단계 동안 금속 층(9)을 가지며, 다이오드 증착 장치에서 증착시키는 것을 예로 하는 공지된 방법으로 제공되는데, 상기 층은 상기 예에서 대략 90㎚의 두께로 하는 무정형 실리콘(a - 실리콘)의 층(10) 및 실리콘을 가진 금속 실리사이드를 형성할 수 있는 대략 35㎚ 두께의 티타늄 층이다. 그러므로, 제1도의 상태는 실현된다.
그런후 무정형 실리콘 층은 상기 에칭 처리가 밑에 있는 티타늄에 대해 높은 선택도를 갖는 불소-함유 플라 즈마에서 반동적인 이온 에칭(RIE)에 의한 것을 예로 하는 포토 레지스터 마스크(도시 안된)에 의해 에치된다.
본 발명에 따르면, 그런 형태의 에칭 마스크는 무정형 실리콘 층이 상호 접속의 위치에서 그리고 다결정체 실리콘(4) 위에 형성된 적어도 접촉 윈도우 아래에 남아서 있는 그것에 대해 사용된다. 제2단면도에서 도식적으로 도시된 상태는 상기 방법으로 실현된다.
에칭 마스크 제거후에, 상기 모든 장치는 대략 700℃의 온도에서 질소를 함유하는 기체 속에서, 예를 들어 30초의, 짧은 기간 동안 가열된다. 상기 동안 실리콘과 접촉하지 않은 티타늄은 티타늄 질화물(11)로 변환되고, 반면에 티타늄 실리사이드(TiSi₂)(12)는 상기 티타늄이 (단일, 다수, 또는 무정형) 실리콘과 접촉하는 모든 위치에서 형성된다.
그것이 실리사이드(12A,12B)가 검정으로 도시되어, 제3도에서 도시된다. a-실리콘으로 피복이 안된 단일 또는 다결정체 실리콘상에 위치한 티타늄은 부분적으로 티타늄 질화물(11) (제3도를 참조하시오)로 변환된다. 티타늄이 a-실리콘으로 피복된 그런 위치에서, 질소는 금속을 향해 확산될 수 없고, 그럼으로써 티타늄 질화물이 거기에 존재하지를 못한다. 결과적으로, 티타늄 질화물은 피복안된 티타늄(대략 60㎚)의 위치에서보다 상기 위치(대략 100㎚)에서 더 두껍다.
그런후 상기 형성된 티타늄 질화물(11)은 예를 들어 H2O2/NH4OH/H2O의 합성속에서 제거된다. 보다 높은 온도(대략 900℃)에서 부가적인 열처리가 상대적으로 높은 저항성을 가진 C49 구조속에 있어 형성된 티타늄 실리 사이드를 낮은 저항성을 가진 C54 구조를 변환시키기 위해 질소를 함유한 기체속에서 대략 30초 동안 수행된다.
상기 예에서, 무결정 실리콘 층(10)의 두께는 그것이 완전히 티타늄 실리사이드로 변환되도록 선택된다. a-실리콘의 보다 두꺼운 층이 사용된다면 실리사이드 상에 남은 실리콘은 접촉되어지는 금속 실리사이드의 위치에서 적어도 제거되어야 할 것이다.
결과적으로, 모든 표면이 상기 예에서는 실리콘을 함유한 가스 합성의 분리에 의한 일반적인 방법으로 실리콘 산화물의 유전체(TEOS) 층으로 피복된다. 상기 층(13)은 일반적으로 사용되는 에칭 기술의 적용에 의해 평면화시킬 수 있고, 그럼으로써 실제적으로 평평한 표면은 이루어 진다. 상기 제4도의 상태는 이런 방법으로 이루어진다.
그런후 접촉윈도우(15)는 제5도에 도시한 바와 같이 상기 유전체 층(13)에서 에치된다. 상기 층(13)이 제공되는 표면상에서 상기 표면이 평평하지 않기 때문에, 다른 깊이의 접촉 윈도우가 야기될 것이다.
단일 결정 실리콘상의 15A와 같은 깊은 접촉 윈도우를 에칭하는 것이 다결정 실리콘(4) 상의 덜 깊은 접촉 윈도우(15B,15C) 또는 필드 산화물(2) 상의 실리사이드 상호 접속상에서 덜 깊은 접촉 윈도우(15D)를 에칭하는 것보다 더 많은 시간이 필요하다. 결과적으로, 상기 얕은 접촉 윈도우 아래의 실리사이드는 상대적으로 긴 주기 동안 에칭 매개체로 받아 들여진다. 티타늄 실리사이드에 관련된 에칭 처리의 양호한 선택도에도 불구하고, 후자가 그럼에도 불구하고 그 두께의 부분에 대해 에치된다.
본 발명에 따르면 무결정 실리콘 층이 상호 접속 또는 스트랩(straps) 상에 뿐만 아니라, 다결정 실리콘(4) 위에 제공된 접촉 윈도우 아래에서 인가되기 때문에, 상기 티타늄 실리사이드는 낮은 접촉 저항을 보증하기 위해 에칭을 한 후 충분한 두께로 여전히 나타난다.
본 실시예에서, 거것은 지나친 에칭이 발생하지 않는 소스 및 드레인 구역(6 및 7) 상에서 무결정 실리콘 층이 상기 경우에 그러하듯이, 제공되지 않거나 또는 오직 부분적으로 제공되는 것을 설명하는 방법에 의해 추축된다. 그러나, 상기 a-실리콘은 금속 층상에 위치된 모든 접촉 윈도우 아래에서 유리하게 제공된다.
결국, 금속화(16)는 광석판 에칭 처리에 다르는 알루미늄의 흡입 침전을 예로 하는 공지된 기술의 응용에 의해, 제5도에 도시된 접촉막에서 그리고 표면상에서 제공된다.
본 발명은 상기 서술된 실시예에 제한되지 않으며, 그러나 그것은 평평화된 유전체 층이 사용된 모든 비슷한 경우에 응용 가능하다.
상기 유전체 층은 실리콘 산화물보다 다른 재료로 구성된다. 더우기, 대안의 침전 처리가 사용된다. 티타늄 대신에, 플래티늄, 텅스텐, 몰리브덴, 코발트 등을 예로 하는 다른 열저항성 실리사이드를 형성하는 금속이 사용된다.

Claims (4)

  1. 필드 산화물 형태 및 상기 형태에 인접한 실리콘 영역을 포함하는 반도체 본체를 가지며, 실리콘의 도체 형태가 상기 본체의 표면상에 제공되며, 그런후 상기 표면이 금속 층으로 덮이며, 그리고 상호 접속되는 부분은 마스크에 의한 무결정 실리콘 층으로 덮여지고, 그런 후 상기 금속 층이 질소를 함유한 기체 속에서 열처리를 함으로써 적어도 부분적으로 금속 실리사이드로 변환시키며 그리고 유전체 층은 모든 표면상에 제공되고, 그 표면상에서 유전체층은 평평화되고, 접촉 윈도우(window) 평평화된 층속에 제공되고, 그리고 결과적으로 금속화는 표면상에 그리고 접촉 윈도우에 제공되는 반도체 장치의 제조 방법에 있어서, 상기 무결정 실리콘 층이 반도체 형태 위에 형성된 적어도 접촉 윈도우 아래의 상기 마스크에 의해 금속층상에 제공되는 것을 특징으로 하는 반도체 장치의 제조 방법.
  2. 제1항에 있어서, 상기 무결정 실리콘 층이 모든 두께를 통해 금속 실리사이드로 변환되는 것을 특징으로 하는 반도체 장치의 제조방법.
  3. 제1항에 있어서, 상기 무결정 층이 금속 층 위에 위치한 모든 접촉 윈도우 아래에 제공되는 것을 특징으로 하는 반도체 장치의 제조 방법.
  4. 제1내지3 중 어느 한 항에 있어서, 티타늄의 금속 층이 제공되는 것을 특징으로 하는 반도체 장치의 제조 방법.
KR1019900021725A 1989-12-27 1990-12-26 반도체 장치의 제조방법 KR100191359B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
NL8903158 1989-12-27
NL8903158A NL8903158A (nl) 1989-12-27 1989-12-27 Werkwijze voor het contacteren van silicidesporen.

Publications (2)

Publication Number Publication Date
KR910013541A KR910013541A (ko) 1991-08-08
KR100191359B1 true KR100191359B1 (ko) 1999-06-15

Family

ID=19855830

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019900021725A KR100191359B1 (ko) 1989-12-27 1990-12-26 반도체 장치의 제조방법

Country Status (6)

Country Link
US (1) US5081065A (ko)
EP (1) EP0435392B1 (ko)
JP (1) JPH088226B2 (ko)
KR (1) KR100191359B1 (ko)
DE (1) DE69022836T2 (ko)
NL (1) NL8903158A (ko)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5834368A (en) * 1992-02-13 1998-11-10 Nec Corporation Integrated circuit with a metal silicide film uniformly formed
DE59308761D1 (de) * 1992-04-29 1998-08-20 Siemens Ag Verfahren zur Herstellung eines Kontaktlochs zu einem dotierten Bereich
US5313084A (en) * 1992-05-29 1994-05-17 Sgs-Thomson Microelectronics, Inc. Interconnect structure for an integrated circuit
US5256597A (en) * 1992-09-04 1993-10-26 International Business Machines Corporation Self-aligned conducting etch stop for interconnect patterning
JP3067433B2 (ja) * 1992-12-04 2000-07-17 キヤノン株式会社 半導体装置の製造方法
US5268330A (en) * 1992-12-11 1993-12-07 International Business Machines Corporation Process for improving sheet resistance of an integrated circuit device gate
JPH06349826A (ja) * 1993-04-13 1994-12-22 Toshiba Corp 半導体装置およびその製造方法
US5322809A (en) * 1993-05-11 1994-06-21 Texas Instruments Incorporated Self-aligned silicide process
US5342798A (en) * 1993-11-23 1994-08-30 Vlsi Technology, Inc. Method for selective salicidation of source/drain regions of a transistor
JP2630290B2 (ja) * 1995-01-30 1997-07-16 日本電気株式会社 半導体装置の製造方法
DE59506590D1 (de) * 1995-05-23 1999-09-16 Siemens Ag Halbleiteranordnung mit selbstjustierten Kontakten und Verfahren zu ihrer Herstellung
US5631188A (en) * 1995-12-27 1997-05-20 Taiwan Semiconductor Manufacturing Company Ltd. Low voltage coefficient polysilicon capacitor
KR100642648B1 (ko) * 2005-09-13 2006-11-10 삼성전자주식회사 실리사이드막들을 갖는 콘택 구조체, 이를 채택하는반도체소자, 및 이를 제조하는 방법들

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57192073A (en) * 1981-05-22 1982-11-26 Hitachi Ltd Semiconductor device
US4873204A (en) * 1984-06-15 1989-10-10 Hewlett-Packard Company Method for making silicide interconnection structures for integrated circuit devices
US4708767A (en) * 1984-10-05 1987-11-24 Signetics Corporation Method for providing a semiconductor device with planarized contacts
US4788160A (en) * 1987-03-31 1988-11-29 Texas Instruments Incorporated Process for formation of shallow silicided junctions
EP0296718A3 (en) * 1987-06-26 1990-05-02 Hewlett-Packard Company A coplanar and self-aligned contact structure
WO1989011733A1 (en) * 1988-05-24 1989-11-30 Micron Technology, Inc. Alpha shielded tisi2 local interconnects

Also Published As

Publication number Publication date
DE69022836D1 (de) 1995-11-09
US5081065A (en) 1992-01-14
KR910013541A (ko) 1991-08-08
EP0435392B1 (en) 1995-10-04
JPH088226B2 (ja) 1996-01-29
DE69022836T2 (de) 1996-05-15
EP0435392A1 (en) 1991-07-03
JPH04137622A (ja) 1992-05-12
NL8903158A (nl) 1991-07-16

Similar Documents

Publication Publication Date Title
US6013569A (en) One step salicide process without bridging
EP0213197B1 (en) A method in the manufacture of integrated circuits
KR100702282B1 (ko) 반도체 장치 제조 방법
US4384301A (en) High performance submicron metal-oxide-semiconductor field effect transistor device structure
US6967160B1 (en) Method of manufacturing semiconductor device having nickel silicide with reduced interface roughness
US6153485A (en) Salicide formation on narrow poly lines by pulling back of spacer
US5933761A (en) Dual damascene structure and its manufacturing method
US5981383A (en) Method of fabricating a salicide layer of a device electrode
KR100317219B1 (ko) 기생용량이감소되는반도체장치제조방법
US4577392A (en) Fabrication technique for integrated circuits
KR100191359B1 (ko) 반도체 장치의 제조방법
WO1986007491A1 (en) Process for forming contacts and interconnects for integrated circuits
EP0540446B1 (en) Self-aligned contact studs for semiconductor structures
US6461951B1 (en) Method of forming a sidewall spacer to prevent gouging of device junctions during interlayer dielectric etching including silicide growth over gate spacers
KR0148684B1 (ko) 반도체 디바이스의 제조방법
US5041394A (en) Method for forming protective barrier on silicided regions
US4090915A (en) Forming patterned polycrystalline silicon
KR0158441B1 (ko) 반도체 소자 제조 방법
US6054385A (en) Elevated local interconnect and contact structure
KR100275739B1 (ko) 역방향 자기정합 구조의 트랜지스터 및 그 제조방법
US5698468A (en) Silicidation process with etch stop
US4884120A (en) Semiconductor device and method for making the same
US6214710B1 (en) Method for a semiconductor device having reduced contact resistance and leakage
JP3161718B2 (ja) 集積回路に保護金属シリサイド層を形成する方法
US20030124808A1 (en) System for reducing silicon-consumption through selective deposition

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20030103

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee