KR100190054B1 - 반도체 소자의 cmp후 세정방법 - Google Patents

반도체 소자의 cmp후 세정방법 Download PDF

Info

Publication number
KR100190054B1
KR100190054B1 KR1019960025230A KR19960025230A KR100190054B1 KR 100190054 B1 KR100190054 B1 KR 100190054B1 KR 1019960025230 A KR1019960025230 A KR 1019960025230A KR 19960025230 A KR19960025230 A KR 19960025230A KR 100190054 B1 KR100190054 B1 KR 100190054B1
Authority
KR
South Korea
Prior art keywords
cmp process
scrubbing
cmp
cleaning
solution
Prior art date
Application number
KR1019960025230A
Other languages
English (en)
Other versions
KR980005759A (ko
Inventor
조용준
송재인
박흥수
Original Assignee
윤종용
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자주식회사 filed Critical 윤종용
Priority to KR1019960025230A priority Critical patent/KR100190054B1/ko
Publication of KR980005759A publication Critical patent/KR980005759A/ko
Application granted granted Critical
Publication of KR100190054B1 publication Critical patent/KR100190054B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/0206—Cleaning during device manufacture during, before or after processing of insulating layers
    • H01L21/02065—Cleaning during device manufacture during, before or after processing of insulating layers the processing being a planarization of insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31051—Planarisation of the insulating layers
    • H01L21/31053—Planarisation of the insulating layers involving a dielectric removal step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67028—Apparatus for fluid treatment for cleaning followed by drying, rinsing, stripping, blasting or the like
    • H01L21/6704—Apparatus for fluid treatment for cleaning followed by drying, rinsing, stripping, blasting or the like for wet cleaning or washing
    • H01L21/67046—Apparatus for fluid treatment for cleaning followed by drying, rinsing, stripping, blasting or the like for wet cleaning or washing using mainly scrubbing means, e.g. brushes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67028—Apparatus for fluid treatment for cleaning followed by drying, rinsing, stripping, blasting or the like
    • H01L21/6704—Apparatus for fluid treatment for cleaning followed by drying, rinsing, stripping, blasting or the like for wet cleaning or washing
    • H01L21/67051—Apparatus for fluid treatment for cleaning followed by drying, rinsing, stripping, blasting or the like for wet cleaning or washing using mainly spraying means, e.g. nozzles

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Cleaning Or Drying Semiconductors (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Abstract

CMP 공정 후인 시튜된 스크러빙 세정 장치에서 HBF4용액을 노즐(nozzle)을 통해 분사시키는 화학적 처리(Chemical Treatment)와 스크러빙(Scrubbing)을 이용한 기계적 처리(Mechanical Treatment)를 병행함으로써, 종래의 HF용액에 비해 산화막 식각율이 작아 소비량에 대한 시간 조절(Time Control)을 효과적으로 할 수 있고, 식각 유니포미티(Etching Uniformity) 및 재현성 측면에서 우수한 효과를 얻을 수 있다.

Description

반도체 소자의 CMP 후 세정(Post CMP Cleaning) 방법
제1도는 본 발명을 설명하기 위해 CMP설비와 스크러빙 세정 설비에서의 공정 순서를 나타낸 단면도이다.
본 발명은 반도체 소자에 관한 것으로, 특히 반도체 소자의 CMP 공정에서 발생되는 파티클, 폴리머 및 금속성 불순물을 충분히 제거할 수 있는 반도체 소자의 CMP후 세정(Post CMP Cleaning) 방법에 관한 것이다.
반도체소자의 집적도가 증가할 수록 다층 배선의 필요성은 더욱 증가하고 있고 이러한 다층배선을 형성함에 있어서 하부층의 배선과 상부층의 배선을 절연시키기 위한 층간 절연층을 증착한 후 이 층간 절연층을 평탄화(Planarization)하기 위한 공정이 진행된다.
평탄화 방법으로는 붕소와 인이 도우프된 실리케이트 글래스(Borophosphosilicate Glass, 이하 BPSG) 리플로우(reflow) 방법, 스핀 온 글래스(Spin On Glass, 이하 SOG) 에치백(etch-back) 방법, 화학 기계적 연마(Chemical Mechanical Polishing 이하 CMP) 방법 등이 있다.
BPSG 리플로우 방법은 반도체 기판 표면에 BPSG막을 적층한 후 열처리하여 평탄화하는 방법이며, SOG 에치백 방법은 회로 패턴층이 형성된 절연층위에 SOG 막을 추가로 도포한 후 에치백하여 평탄도를 개선하는 방법이다.
또한 CMP 방법은 단차를 가진 반도체 기판을 연마패드 위에 밀착시킨 후 연마제를 이용하여 반도체 기판을 연마함으로써 평탄화하는 방법으로서 낮은 온도에서 전체적인 평탄화를 실시할 수 있다는 장점을 가지고 있어 최근의 256메가 및 1기가 메모리 소자의 평탄화 방법으로 주목받고 있다.
CMP공정에서의 연마 대상으로는 산화막(SiO2), 폴리실리콘, 금속 등 여러 종류가 있고, 연마제로는 화학적 식각 성분인 염기성 또는 산성 용액과 에칭 성분인 알루미나 또는 실리카를 혼합한 물질을 사용한다.
기본적으로 산화막 계열과 금속막 계열은 같은 시퀀스(sequence) 및 같은 장비로 CMP 공정이 진행되는데, 그 사용되는 슬러리(Slurry)는 각각 다르다.
산화막 CMP 공정에서의 연마제로는 KOH와 같은 알칼리성 용액에 콜로이달 실리카(colloidal silica) 등을 분산시킨 슬러리를 사용하고, 금속 CMP 공정에서의 연마제로는 KlO3, AlO3등의 슬러리를 사용한다.
보통 CMP 공정을 실시한 후 CMP 공정시 발생한 파티클(Particle) 및 슬러리로 인한 잔유물(Residue)을 DDS(Double Sided brush Scrubber)로 제거하는데, 이때 산화막에 대해서는 DDS로 파티클과 잔유물을 제거할 수 있는 데 비해 금속막은 충분히 제거되지 않아 반도체 기판상에 잔존하는 슬러리 및 금속오염물, 파티클 등을 제거할 수 있는 후세정이 필요하게 되었다.
이에 세정액으로는 탈 이온수(DI Water), NH4OH:H2O2:H2O의 조성물(이하 SC-1이라 한다.), HF용액 등을 사용한다.
요즈음 워드 라인 배선으로는 텅스텐 폴리사이드(WSiX/폴리실리콘층)구조를 많이 사용하는데, 이러한 구조를 가진 반도체 기판을 SC-1을 사용하여 세정할 경우, 상기 SC-1은 금속막인 상기 텅스텐 실리사이드(WSiX)와 반응하여 텅스텐 실리사이드층을 식각하고 층간 절연층으로 사용한 산화막도 식각하는 문제점이 발생하게 된다.
따라서 SC-1 세정액의 사용은 제한되고, 이를 대신하여 알카리 세정액이 아닌 산(Acid) 세정액이나 탈이온수(DI Water)를 이용한 수세 공정만으로 세정을 진행하는데, 산 세정액은 폴리사이드 구조의 배선층 형성 후 폴리사이드 워드라인을 식각하지 않지만 절연막을 식각하기 때문에 반도체 소자 제조에 어려움이 있을 뿐만 아니라 파티클 제거력도 미미하여 세정액으로 사용하기에는 적당하지 않다.
또한 탈이온수(DI Water)를 이용한 수세 공정은 알카리 세정액인 SC-1을 사용한 세정에 비해 파티클 제거 정도나 폴리머(Polymer) 및 금속성 불순물의 제거 정도가 미약하다.
따라서 본 발명의 목적은 반도체 소자의 CMP 공정에서 발생되는 파티클, 폴리머 및 금속성 불순물을 충분히 제거할 수 있는 반도체 소자의 CMP후 세정(Post CMP Cleaning) 방법을 제공하는데 있다.
상기 목적을 달성하기 위하여 반도체 기판상에 평탄화막을 증착하고 CMP(Chemical Mechanical Polishing : 화학기계적 연마)공저으로 평탄화한 후 세정방법에 있어서,
상기 반도체 기판을 인 시튜(In-Situ)로 스크러빙 세정(Scrubbing Cleaning)장치에 로드(Load)하는 단계, 및
상기 스크러빙 세정 장치에 로드된 상기 반도체 기판에 HBF4(Hydrofluoboric)용액을 분사하면서 스크러빙 세정하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 CMP 후 세정(Post CMP Cleaning) 방법을 제공한다.
본 발명에 의하면 CMP 공정후 인 시튜된 스크러빙 세정 장치에서 HBF4용액을 노즐(nozzle)을 통해 분사시키는 화학적 처리(Chemical Treatment)와 스크러빙(Scrubbing)을 이용한 기계적 처리(Mechanical Treatment)를 병행함으로써, 종래의 HF용액에 비해 산화막 식각율이 작아 소비량에 대한 시간 조절(Time Control)을 효과적으로 할 수 있고, 식각 유니포미티(Etching Uniformity) 및 재현성 측면에서 우수한 효과를 얻을 수 있다.
이하 첨부한 도면을 참조하여 본 발명을 상세히 설명한다.
제 1도는 본 발명을 설명하기 위해 CMP설비와 스크러빙 세정 설비에서의 공정 순서를 나타낸 단면도이다.
참조 번호 1은 로더(Loader)부를, 2는 공정 순서를, 3은 언로더(Unloader)부를, 4는 분사장치를, 5는 스크러빙 장치를, 11은 CMP공정 장비를, 12는 스크러빙 세정 장비를 각각 나타낸다.
반도체 기판(웨이퍼)상에 평탄화막을 증착한 후 이를 평탄화하기 위한 CMP 공정을 실시하기 위해 상기 반도체 기판을 로더부(1)를 통해 CMP 공정 장비(11)에 로드한다.
상기 CMP공정 장비(11)에서 CMP공정이 실시된 후 화살표로 나타낸 공정 순서(2)와 같이 상기 반도체 기판을 인 서튜(In-Situ)로 스크러빙 세정 장비(12)로 로드한다.
이어서 상기 스크러빙 세정 장비(12)에서는 로드된 상기 반도체 기판에 분사 장치(4)를 통해 HBF4(Hydorfluoboric)용액을 분사하면서 스크러빙 장치(5)로 스크러빙하는 세정 공정을 실시한 후 언로더(3)로 언로드한다.
따라서 금속막을 평탄화하기 위해 CMP 공정을 실시할 경우 최상단에 드러난 막질은 보통 금속과 산화막이 공존하고 있는 형태가 되는데, 이때 상기와 같이 인 시튜 공정 및 HBF4(Hydorfluoboric)용액을 이용한 스크러빙 세정 공정을 실시함으로써 금속의 어택(Attack)을 최소화하고 층간 절연층으로 사용된 산화막을 슬라이트 식각(Slight Etching)하여 상기 CMP공정시 발생하는 슬러리, 다량의 파티클 및 알카리 금속이온 등을 효과적으로 제거할 수 있다.
상기와 같이 본 발명에 의하면 CMP 공정 후 인 시튜된 스크러빙 세정장치에서 HBF4용액을 노즐(nozzle)을 통해 분사시키는 화학적 처리(Chemical Treatment)와 스크러빙(Scrubbing)을 이용한 기계적 처리(Mechanical Treatment)를 병행함으로써, 종래의 HF용액에 비해 산화막 식각율이 작아 소비량에 대한 시간 조절(Time Control)을 효과적으로 할 수 있고, 식각 유니포미티(Etching Uniformity) 및 재현성 측면에서 우수한 효과를 얻을 수 있다.
이상, 본 발명은 이에 한정되지 않으며, 많은 변형이 본 발명의 기술적 사상내에서 당 분야에서 통상의 지식을 가진 자에 의하여 가능함은 명백하다.

Claims (1)

  1. 반도체 기판상에 평탄화막을 증착하고 CMP(Chemical Mechanical Polishing : 화학기계적 연마)공정으로 평탄화한 후 세정방법에 있어서, 상기 반도체 기판을 인 시튜(In-Situ)로 스크러빙 세정(Scrubbing Cleaning)장치에 로드(Load)하는 단계, 및 상기 스크러빙세정 장치에 로드된 상기 반도체 기판에 HBF4(Hydorfluoboric)용액을 분사하면서 스크러빙 세정하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 CMP 후 세정(Post CMP Cleaning) 방법.
KR1019960025230A 1996-06-28 1996-06-28 반도체 소자의 cmp후 세정방법 KR100190054B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960025230A KR100190054B1 (ko) 1996-06-28 1996-06-28 반도체 소자의 cmp후 세정방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960025230A KR100190054B1 (ko) 1996-06-28 1996-06-28 반도체 소자의 cmp후 세정방법

Publications (2)

Publication Number Publication Date
KR980005759A KR980005759A (ko) 1998-03-30
KR100190054B1 true KR100190054B1 (ko) 1999-06-01

Family

ID=19464371

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960025230A KR100190054B1 (ko) 1996-06-28 1996-06-28 반도체 소자의 cmp후 세정방법

Country Status (1)

Country Link
KR (1) KR100190054B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102005000645B4 (de) 2004-01-12 2010-08-05 Samsung Electronics Co., Ltd., Suwon Vorrichtung und ein Verfahren zum Behandeln von Substraten

Also Published As

Publication number Publication date
KR980005759A (ko) 1998-03-30

Similar Documents

Publication Publication Date Title
US5478436A (en) Selective cleaning process for fabricating a semiconductor device
US6099662A (en) Process for cleaning a semiconductor substrate after chemical-mechanical polishing
US5922136A (en) Post-CMP cleaner apparatus and method
JP3494275B2 (ja) 絶縁層内に導電性プラグを形成する方法および酸化物材料の化学的・機械的プレーナリゼーション方法
KR100399877B1 (ko) 펄스 연마기술을 이용한 얇은 재질의 화학적-기계적 연마
US6635562B2 (en) Methods and solutions for cleaning polished aluminum-containing layers
KR100891401B1 (ko) 반도체 소자의 화학적기계적 연마 방법
US6191039B1 (en) Method of CMP of polysilicon
US20030224958A1 (en) Solutions for cleaning polished aluminum-containing layers
KR100729972B1 (ko) 화학적 기계적 연마 후 반도체 웨이퍼를 세정 및 처리하기 위한 방법
US7452815B2 (en) Methods of forming integrated circuit devices having polished tungsten metal layers therein
KR100190054B1 (ko) 반도체 소자의 cmp후 세정방법
US6436832B1 (en) Method to reduce polish initiation time in a polish process
US6248002B1 (en) Obtaining the better defect performance of the fuse CMP process by adding slurry polish on more soft pad after slurry polish
US20030129846A1 (en) Method for achieving a uniform material removal rate in a CMP process
KR19980075804A (ko) 반도체 장치의 평탄화 방법
KR100591163B1 (ko) 화학기계적 연마 공정에서 유기물 제거를 위한 세정 방법
KR0175021B1 (ko) 건식 식각제정에 의한 화학 기계적 연마의 오염 제거방법
KR100680408B1 (ko) 반도체 소자의 화학 기계적 연마(ｃｍｐ)후 세정방법
KR100485169B1 (ko) 반도체 웨이퍼의 연마방법
KR20020048647A (ko) 반도체소자의 세정 방법
KR100725709B1 (ko) 반도체 소자의 제조 방법
KR100205317B1 (ko) 반도체 소자의 절연막 평탄화방법
KR100807024B1 (ko) 반도체 세정 방법
KR20050012651A (ko) 반도체 소자의 금속배선 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20061221

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee