KR100205317B1 - 반도체 소자의 절연막 평탄화방법 - Google Patents
반도체 소자의 절연막 평탄화방법 Download PDFInfo
- Publication number
- KR100205317B1 KR100205317B1 KR1019960044758A KR19960044758A KR100205317B1 KR 100205317 B1 KR100205317 B1 KR 100205317B1 KR 1019960044758 A KR1019960044758 A KR 1019960044758A KR 19960044758 A KR19960044758 A KR 19960044758A KR 100205317 B1 KR100205317 B1 KR 100205317B1
- Authority
- KR
- South Korea
- Prior art keywords
- insulating film
- conductive line
- line pattern
- selectively
- semiconductor device
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 47
- 238000009413 insulation Methods 0.000 title 1
- 239000004065 semiconductor Substances 0.000 claims abstract description 24
- 239000000758 substrate Substances 0.000 claims abstract description 17
- HEMHJVSKTPXQMS-UHFFFAOYSA-M Sodium hydroxide Chemical compound [OH-].[Na+] HEMHJVSKTPXQMS-UHFFFAOYSA-M 0.000 claims description 12
- 238000005498 polishing Methods 0.000 claims description 10
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 claims description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 6
- 239000000126 substance Substances 0.000 claims description 5
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 claims description 4
- 239000000654 additive Substances 0.000 claims description 4
- 239000012670 alkaline solution Substances 0.000 claims description 4
- 238000001039 wet etching Methods 0.000 claims description 4
- 238000005530 etching Methods 0.000 claims description 3
- 239000006061 abrasive grain Substances 0.000 claims description 2
- 230000000996 additive effect Effects 0.000 claims description 2
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 claims description 2
- 229910000147 aluminium phosphate Inorganic materials 0.000 claims description 2
- 238000001312 dry etching Methods 0.000 claims description 2
- QPJSUIGXIBEQAC-UHFFFAOYSA-N n-(2,4-dichloro-5-propan-2-yloxyphenyl)acetamide Chemical compound CC(C)OC1=CC(NC(C)=O)=C(Cl)C=C1Cl QPJSUIGXIBEQAC-UHFFFAOYSA-N 0.000 claims description 2
- 239000000377 silicon dioxide Substances 0.000 claims description 2
- 239000002002 slurry Substances 0.000 claims description 2
- 239000000243 solution Substances 0.000 claims description 2
- 239000004094 surface-active agent Substances 0.000 claims description 2
- 239000000463 material Substances 0.000 claims 1
- 239000010410 layer Substances 0.000 abstract description 5
- 239000011229 interlayer Substances 0.000 abstract description 2
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 6
- 238000005229 chemical vapour deposition Methods 0.000 description 4
- 239000002245 particle Substances 0.000 description 4
- 239000011248 coating agent Substances 0.000 description 3
- 238000000576 coating method Methods 0.000 description 3
- 238000005201 scrubbing Methods 0.000 description 3
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 229910021645 metal ion Inorganic materials 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 238000007517 polishing process Methods 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- -1 NH 4 OH and the like Substances 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 239000003082 abrasive agent Substances 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 230000035515 penetration Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000005424 photoluminescence Methods 0.000 description 1
- 238000006748 scratching Methods 0.000 description 1
- 230000002393 scratching effect Effects 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/31051—Planarisation of the insulating layers
- H01L21/31053—Planarisation of the insulating layers involving a dielectric removal step
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
Abstract
본 발명은 반도체 소자의 절연막 평탄화에 관한 것으로 특히 층간절연막의 평탄화 공정을 개선하기에 적당한 반도체 소자의 절연막 평탄화 방법에 관한 것이다.
이와 같은 본 발명 반도체 소자의 절연막 평탄화 방법은 반도체 기판상에 전도선 패턴을 형성하는 단계; 상기 전도선 패턴을 포함한 기판 전면에 전도선 패턴의 형상에 따라 단차를 갖는 제1절연막을 형성하는 단계; 상기 제1절연막 표면을 따라서 제2절연막을 형성하는 단계; 상기 제2절연막을 선택적으로 제거하여 단차가 높은 부분의 제1절연막 상층면을 선택적으로 노출시키는 단계; 상기 제2절연막을 마스크로 이용하여 단차가 높은 부분이 노출된 제1절연막을 선택적으로 제거하여 제1절연막을 평탄화시키는 단계; 상기 제2절연막을 제거하는 단계를 포함하여 이루어진다.
Description
본 발명은 반도체 소자의 절연막 평탄화에 관한 것으로 특히 층간절연막의 평탄화 공정을 개선하기에 적당한 반도체 소자의 절연막 평탄화 방법에 관한 것이다.
집적회로의 집적도가 증가함에 따라 소자의 크기가 감소하고 배선은 미세화, 다층화된다. 특히 기억소자(memory device)이 있어서는 단위 메모리 셀 면적이 감소하는 가운데 기억정보의 판별을 위하여 일정 크기 이상의 커패시터 용량을 확보하여야 하므로 유전율이 높은 유전막의 채택과 함께 커패시터 축적 전극(storage electrode)의 높이를 높이는 방법을 사용하였다. 따라서 이후 공정을 진행함에 있어서 메모리 셀 영역과 기타 주변회로 영역간에 높이 차이가 발생하는 단차가 생기므로 사진감광공정에 초점심도(Depth of Focus)의 여유를 확보하기가 어렵게 될 뿐만 아니라 단자를 갖는 기판 부근에서 패턴을 형성할 때 패턴의 잔류막이 형성되게 되었다.
이러한 공정상의 문제점을 해결하기 위하여 현재까지의 연구결과는 단차를 감소시키기 위한 절연막 평탄화방법으로써 도포성의 절연막인 SOG(Spin on Glass)를 이용하여 평탄화하거나 HDP(High Density Plasma)를 이용하여 단차피복성(step coverage)이 우수한 실리콘산화막을 증착하므로써 좁은 부분을 평탄화하고 이어서 화학기계적연마(CMP: Chemical Mechanical Polishing)법을 이용하여 넓은 영역을 평탄화하였다.
한편, CMP를 적용할 경우에는 연마제로서 SiO2나 Al2O3등의 연마입자와 NaOH, NH4OH 등의 알카리 용액과 기타 첨가제를 사용하므로 연마폭이 좁은 곳이나 넓은 곳을 함께 평탄화할 수 있으므로 전체적인 기판 표면의 단차를 줄이는데 효과적이다.
또한, HDP를 적용하는 경우에도 전체적인 단차를 감소시키기 위하여 SOG나 CMP공정을 복합적으로 적용하여 사용하였다.
종래 반도체 소자의 절연막 평탄화 방법에 있어서는 다음과 같은 문제점이 있었다.
첫째, SOG등의 도포성 절연막을 이용하는 경우에는 도포막중에 포함된 탄소나 수분 등에 의하여 100㎛이상되는 넓은 함몰부분을 채우는데는 도포성 절연막의 점도가 낮으므로 절연막 형성에 한계가 있다.
둘째, CMP를 적용하여 평탄화 공정을 진행하는 경우에는 HDP 의한 산화막 증착공정과 함께 복합적으로 적용하여야 할뿐 아니라 연마제로서 SiO2나 Al2O3등의 연마입자와 NaOH, NH4OH 등의 알카리 용액과 기타 첨가제를 사용하므로 연마후에 기판 표면이 긁힘(scratch)자국이 발생하거나 연마제의 일부가 기판표면에 흡착되어 불순물입자로서 부착되거나 금속이온의 침투에 의한 결함(defect)이 발생하기 쉬워 워터 스크러빙(water scrubbing), 워터 폴리싱(water polishing)등의 후처리 공정이 추가되는등 공정이 복잡하여 생선성이 감소하는 등의 문제점이 발생하였고 워터 스크러빙(water scrubbing), 워터 폴리싱(water polishing) 공정도 실질적인 효과는 그리 크지 않은 것으로 알려져 있다.
본 발명은 상기한 바와 같은 종래 반도체 소자의 절연막 평탄화 방법의 문제점들을 해결하기 위하여 안출한 것으로 식각선택비가 서로 다른 절연막과 CMP공정을 이용하여 효과적으로 단차를 감소시켜 평탄도를 개선시킨 반도체 소자의 절연막 평탄화 방법을 제공하는데 그 목적이 있다.
제1a도 내지 제1e도는 본 발명 반도체 소자의 절연막 평탄화 공정 단면도 .
* 도면의 주요부분에 대한 부호의 설명
1 : 반도체 기판 2 : 전도선 패턴
3 : 제1절연막 4 : 제2절연막
본 발명에 따른 반도체 소자의 절연막 평탄화 방법은 반도체 기판상에 전도선 패턴을 형성하는 단계; 상기 전도선 패턴을 포함한 기판 전면에 전도선 패턴의 형상에 따라 단차를 갖는 제1절연막을 형성하는 단계; 상기 제1절연막 표면을 따라서 제2절연막을 형성하는 단계; 상기 제2절연막을 선택적으로 제거하여 단차가 높은 부분의 제1절연막 상층면을 선택적으로 노출시키는 단계; 상기 제2절연막을 마스크로 이용하여 단차가 높은 부분이 노출된 제1절연막을 선택적으로 제거하여 제1절연막을 평탄화시키는 단계; 상기 제2절연막을 제거하는 단계를 포함하여 이루어진다.
이와 같은 본 발명 반도체 소자의 절연막 평탄화 방법을 첨부된 도면을 참조하여 설명하기로 한다.
도1a 내지 도1e는 본 발명에 따른 반도체 소자의 절연막 평탄화 공정 단면도이다.
먼저, 도1a에 나타낸 바와 같이 반도체 기판(1)상에 전도선을 형성한후 선택적으로 패터닝(포토리소그래피공정+식각공정)하여 전도선 패턴(2)들을 형성한다.
도1b에 나타낸 바와 같이 상기 전도선 패턴(2)들을 포함한 기판 전면에 제1절연막(3) 및 제2절연막(4)을 차례로 형성한다. 이때, 상기 제1절연막(3)은 HDP 시스템 또는 TEOS(tetra-ethyl-orthosilicate) 소오스를 이용한 CVD(Chemical Vapour Deposition)법을 이용하여 실리콘 산화막으로 형성한다. 또한, 제1절연막(3)은 전도선 패턴(2)을 따라서 단차가 생기는 형상으로 형성되며 바람직하게는 제1절연막(3)의 두께를 H1, 전도선 패턴(2)의 높이를 H2라고 하면 H1≥H2를 만족하도록 형성한다. 그리고, 제2절연막(4)은 제1절연막(3)과 식각선택비가 다른 절연막으로 형성하며(예를 들면, 실리콘 질화막) 그 두께는 제1절연막(3)의 두께 H1보다 작은 값이 되도록 설정하여 형성한다. 이때, 제2절연막(4)은 화학기상증착법과 같은 컨포멀(confomal)한 증착방법이나 플라즈마 화학기상증착법을 적용하여 형성할 수 있다.
도1c에 나타낸 바와 같이 화학기계적연마(Chemical Mechanical Polishing)법을 이용한 등방성 식각법을 사용하여 단차가 높은 곳에 위치한 제2절연막(4)을 선택적으로 제거하여 제1절연막(3)중 전도선 패턴(2)상층에 위치한 제1절연막(3)의 상층면을 선택적으로 노출시킨다. 즉, 전도선 패턴(2)이 형성된 반도체 기판(1)상에 절연막을 형성할 경우 전도선 패턴(2)의 상층면과 전도선 패턴(2) 사이에서는 절연막의 형상이 높이차이가 있는 단차가 생긴다. 그러한 단차를 갖는 절연막이 형성된 반도체 기판(1)에 화학기계적연마법(CMP)을 이용하여 제2절연막(4)중 단차가 높은 곳에 위치한 제2절연막(4)을 선텍적으로 제거하는 것으로 화학기계적연마시의 연마제는 실리카, 알루미나 등의 연마입자와 NaOH, NH4OH 등과 같은 알카리용액 그리고 계면활성제와 같은 유기성 용액으로된 첨가제가 포함된 슬러리(Slurry)를 사용한다.
도1d에 나타낸 바와 같이 상기 제2절연막(4)을 마스크로 이용하여 제1절연막(3)의 노출된 상층면을 통해 제1절연막(3)을 선택적으로 제거하여 평탄화 시킨다. 이때, 제1절연막(3)을 선택적으로 제거하여 평탄화시키는 방법은 불산(HF)을 이용한 습식식각이나 CHF3, CF4등의 플라즈마를 이용하는 등방성 건식식각법을 사용하는 전도선 패턴(2) 상층으로 돌출된 형상의 제1절연막(3)을 전도선 패턴(2) 측면의 단차가 낮은 제1절연막(3)과 동일 높이가 되도록 평탄화하는 것이다. 그리고, 제1절연막(3)의 두께 H1은 전도선 패턴(2)의 높이 H2와의 관계가 H1≥H2이므로 전도선 패턴(2)은 제1절연막(3)에 의해 덮힌 상태를 유지할 수 있다.
도1e에 나타낸 바와 같이 상기 제1절연막(3)을 인산을 사용한 습식식각법으로 제거한다.
본 발명에 따른 반도체 소자의 절연막 평탄화 방법에 있어서는 다음과 같은 효과가 있다.
첫째, CMP를 이용한 연마공정후 잔류된 불순물 입자, 침투 금속이온 그리고 긁힘문제 등이 발생한 절연막(제2절연막)을 제거하므로 워터 스크러빙(water scrubbing), 워터 폴리싱(water polishing)등의 후처리 공정이 필요없으므로 절연막 평탄화 공정이 단순해져 생산성을 향상시킬수 있다.
둘째, 기판이 평탄화된 상태에서 사진현상공정 등을 적용할 수 있으므로 단차가 존재할 때와 같은 초점심도의 악화현상을 완전히 회피할 수 있어 결과적으로 배선의 패턴을 정확하게 형성할 수 있으므로 신뢰도 있는 반도체 소자를 제공할 수 있다.
Claims (8)
- 반도체 기판상에 전도선 패턴을 형성하는 단계; 상기 전도선 패턴을 포함한 기판 전면에 전도선 패턴의 형상을 따라 단차를 갖는 제1절연막을 형성하는 단계; 상기 제1절연막 표면을 따라서 제2절연막을 형성하는 단계; 상기 제2절연막을 선택적으로 연마하여 단차가 높은 부분의 제1절연막 상층면을 선택적으로 노출시키는 단계; 상기 제2절연막을 마스크로 이용하여 단차가 높은 부분이 노출된 제1절연막을 선택적으로 제거하여 제1절연막을 평탄화시키는 단계; 상기 제2절연막을 제거하는 단계를 포함하여 이루어지는 것을 특징으로 하는 반도체 소자의 절연막 평탄화방법.
- 제1항에 있어서, 상기 제1절연막과 제2절연막은 식각선택비가 다른 물질을 사용하여 형성하는 것을 특징으로 하는 반도체 소자의 절연막 평탄화방법.
- 제1항에 있어서, 상기 제1절연막의 두께를 H1, 전도선 패턴의 높이를 H2라고 하면 H1≥H2를 만족하도록 형성하는 것을 특징으로 하는 반도체 소자의 절연막 평탄화방법.
- 제1항에 있어서, 상기 제1절연막을 선택적으로 제거하여 단차가 높은 부분의 제1절연막 상층면을 선택적으로 노출시키는 방법은 화학기계연마적(CMP)법을 사용하여 형성하는 것을 특징으로 하는 반도체 소자의 절연막 평탄화방법.
- 제1항에 있어서, 상기 제1절연막을 선택적으로 연마하여 단차가 높은 부분의 제1절연막 상층면을 선택적으로 노출시키는 방법은 등방성 식각법을 사용하여 형성하는 것을 특징으로 하는 반도체 소자의 절연막 평탄화방법.
- 제1항에 있어서, 상기 제1절연막을 평탄화시키는 방법은 불산(HF)을 이용한 습식식각법과 CHF3, CF4등의 플라즈마를 이용하는 등방성 건식식각법중 어느하나를 사용하여 형성하는 것을 특징으로 하는 반도체 소자의 절연막 평탄화방법.
- 제1항에 있어서, 상기 제2절연막을 제거하는 방법은 인산을 사용한 습식식각법을 사용하여 제거하는 것을 특징으로 하는 반도체 소자의 절연막 평탄화방법.
- 제4항에 있어서, 상기 화학기계적연마시의 연마제는 실리카, 알루미나 등의 연마 입자와 NaOH, NH4OH 등과 같은 알카리용액 그리고 계면활성제와 같은 유기성 용액으로된 첨가제가 포함된 혼탁액(Slurry)을 이용하는 것을 특징으로 하는 반도체 소자의 절연막 평탄화방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960044758A KR100205317B1 (ko) | 1996-10-09 | 1996-10-09 | 반도체 소자의 절연막 평탄화방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960044758A KR100205317B1 (ko) | 1996-10-09 | 1996-10-09 | 반도체 소자의 절연막 평탄화방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR19980026338A KR19980026338A (ko) | 1998-07-15 |
| KR100205317B1 true KR100205317B1 (ko) | 1999-07-01 |
Family
ID=19476718
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019960044758A KR100205317B1 (ko) | 1996-10-09 | 1996-10-09 | 반도체 소자의 절연막 평탄화방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100205317B1 (ko) |
-
1996
- 1996-10-09 KR KR1019960044758A patent/KR100205317B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR19980026338A (ko) | 1998-07-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5942449A (en) | Method for removing an upper layer of material from a semiconductor wafer | |
| US6248667B1 (en) | Chemical mechanical polishing method using double polishing stop layer | |
| US6696759B2 (en) | Semiconductor device with diamond-like carbon layer as a polish-stop layer | |
| KR100211540B1 (ko) | 반도체소자의 층간절연막 형성방법 | |
| JP3666473B2 (ja) | 固定研磨剤と研磨剤含有水性液体媒質とを用いる化学機械研磨方法 | |
| US6350693B2 (en) | Method of CMP of polysilicon | |
| KR19980025155A (ko) | 화학적 기계 연마법, 화학적 기계 연마법에 사용하는 연마제 및 반도체 장치의 제조 방법 | |
| US6403385B1 (en) | Method of inspecting a semiconductor wafer for defects | |
| US20080261402A1 (en) | Method of removing insulating layer on substrate | |
| US20050170661A1 (en) | Method of forming a trench structure | |
| KR100205317B1 (ko) | 반도체 소자의 절연막 평탄화방법 | |
| KR0165353B1 (ko) | 반도체 장치의 얼라인 키 패턴 형성방법 | |
| US6274480B1 (en) | Method of Fabricating semiconductor device | |
| KR100645841B1 (ko) | 연마정지막을 이용한 폴리실리콘 플러그 형성 방법 | |
| KR100414731B1 (ko) | 반도체소자의 콘택플러그 형성방법 | |
| KR100240927B1 (ko) | 반도체 기판의 평탄화 방법 | |
| KR0177396B1 (ko) | 반도체 디바이스의 표면 평탄화 방법 | |
| KR20000044630A (ko) | 반도체 소자의 폴리실리콘 플러그 형성방법 | |
| KR100688759B1 (ko) | 층간 절연막 평탄화 방법 | |
| US6455434B1 (en) | Prevention of slurry build-up within wafer topography during polishing | |
| US6281128B1 (en) | Wafer carrier modification for reduced extraction force | |
| KR100444310B1 (ko) | 반도체소자의소자분리막제조방법 | |
| KR20020050762A (ko) | 반도체장치의 소자격리방법 | |
| KR100342865B1 (ko) | 소자분리막 평탄화 방법 | |
| KR20020048647A (ko) | 반도체소자의 세정 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20070321 Year of fee payment: 9 |
|
| LAPS | Lapse due to unpaid annual fee |