KR0175021B1 - 건식 식각제정에 의한 화학 기계적 연마의 오염 제거방법 - Google Patents

건식 식각제정에 의한 화학 기계적 연마의 오염 제거방법 Download PDF

Info

Publication number
KR0175021B1
KR0175021B1 KR1019950037774A KR19950037774A KR0175021B1 KR 0175021 B1 KR0175021 B1 KR 0175021B1 KR 1019950037774 A KR1019950037774 A KR 1019950037774A KR 19950037774 A KR19950037774 A KR 19950037774A KR 0175021 B1 KR0175021 B1 KR 0175021B1
Authority
KR
South Korea
Prior art keywords
cmp
decontamination
dry etching
cleaning process
chemical mechanical
Prior art date
Application number
KR1019950037774A
Other languages
English (en)
Other versions
KR970023796A (ko
Inventor
김창규
Original Assignee
김광호
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자주식회사 filed Critical 김광호
Priority to KR1019950037774A priority Critical patent/KR0175021B1/ko
Publication of KR970023796A publication Critical patent/KR970023796A/ko
Application granted granted Critical
Publication of KR0175021B1 publication Critical patent/KR0175021B1/ko

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041Cleaning
    • H01L21/02057Cleaning during device manufacture
    • H01L21/0206Cleaning during device manufacture during, before or after processing of insulating layers
    • H01L21/02065Cleaning during device manufacture during, before or after processing of insulating layers the processing being a planarization of insulating layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30625With simultaneous mechanical treatment, e.g. mechanico-chemical polishing
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005Apparatus not specifically provided for elsewhere
    • H01L21/67011Apparatus for manufacture or treatment
    • H01L21/67017Apparatus for fluid treatment
    • H01L21/67028Apparatus for fluid treatment for cleaning followed by drying, rinsing, stripping, blasting or the like
    • H01L21/6704Apparatus for fluid treatment for cleaning followed by drying, rinsing, stripping, blasting or the like for wet cleaning or washing
    • H01L21/67046Apparatus for fluid treatment for cleaning followed by drying, rinsing, stripping, blasting or the like for wet cleaning or washing using mainly scrubbing means, e.g. brushes

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Cleaning Or Drying Semiconductors (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

화학 기계적 연마(CMP) 공정 후의 오염 제거방법에 대하여 기재하고 있다. 본 발명은 반도체 소자 제조방법 중 화학 기계적 연마(CMP) 후의 오염 제거방법에 있어서, 스핀 스크러버(Spin Scrubber)공정 이후에 건식식각에 의한 세정공정을 구비하는 것을 특징으로 하는 오염 제거방법을 제공한다. 따라서, 본 발명에 의하면 CMP 공정 후의 오염 제거방법에 있어서, 오염물질의 재흡착을 방지할 수 있을 뿐만 아니라, 금속층의 부식을 방지할 수 있다.

Description

건식 식각세정에 의한 화학 기계적 연마(CMP)의 오염 제거방법
제1도는 종래 기술에 의하여 화학 기계적 연마(CMP)의 오염을 제거하는 공정의 순서를 나타낸 블록도이다.
제2도는 화학 기계적 연마(CMP)의 오염문제를 나타낸 도면이다.
제3a도 및 제3b도는 종래 기술에 의한 오염 제거공정의 문제점을 나타낸 단면도이다.
제4a도 및 제4b도는 본 발명의 실시예에 따른 오염 제거공정의 순서를 나타낸 블록도이다.
제5a도 및 제5b도는 본 발명의 실시예에 있어서 건식 식각에 의한 오염 제거과정을 나타낸 단면도이다.
본 발명은 반도체 소자 제조방법 중 화학 기계적 연마(CMP) 후의 오염 제거방법에 관한 것으로, 특히 습식 세정공정 이후에 건식식각에 의한 세정공정을 더 구비하는 것을 특징으로 하는 오염 제거방법에 관한 것이다.
소자의 집적도가 증가함과 더불어 다층배선 공정이 실용화됨에 따라, 포토 리소그라피 공정의 마진(Margin)을 확보하고 배선길이를 최소화하기 위하여 웨이퍼 상의 물질층에 대한 글로벌(Global) 평탄화 기술이 요구된다. 현재, 하부막을 평탄화하기 위한 방법으로는 BPSG(Boro-Phospho-silicate-glass) 리플로우(Reflow), 알루미늄 플로우(Al Flow), SOG(Spin on Glass), 에치-백(Etch Back), 화학 기계적 연마(Chemical Mechanical Polishing: 이하 CMP라 한다) 등이 있다. 상기 방법 중 CMP 공정은 리플로우 공정이나 에치-백 공정과는 달리 저온 공정으로서, 글로벌(Global) 평탄화를 달성할 수 있다는 장점 때문에 차세대 소자에서 유력한 평탄화 기술로 대두되고 있다. CMP 공정은 슬러리(slurry) 용액 내의 화학적 성분과 연마포(Polishing Pad) 및 연마제의 기계적 성분에 의해서 웨이퍼의 표면을 화학-기계적으로 식각하여 평탄화를 달성하는 것으로서, 상기 슬러리 용액에는 H2O2, KIO3, pH 조절을 위한 각종 산 이나 염기 등이 포함되어 있고 상기 연마제의 주성분은 Al2O3, Silica 등이기 때문에, 연마 과정에서 금속 이온, 연마제 입자 등의 오염 물질이 흡착된다. 따라서, CMP 공정 이후에는 상기 오염 물질을 제거하기 위한 세정공정이 필수적이다.
제1도는 종래 기술에 의하여 CMP 공정의 오염을 제거하는 공정 순서를 나타낸 블록도이다.
상기 CMP 공정 이후 제1차 세정공정으로는 주로 스핀 스크러버(Spin Scrubber) 공정이 이용된다. 상기 스핀 스크러버 공정에서는 통상 순수(Dl Water)가 사용되나, 오염 물질의 효율적인 제거를 위하여 계면활성제를 포함한 순수(Dl Water)가 사용되기도 한다. 제2차 세정공정으로는 주로 HF용액에 의한 습식세정공정이 이용된다.
제2도는 CMP 공정 완료 후의 오염문제를 나타낸 도면으로, 참조번호10은 반도체 기판, 참조번호20은 평탄화된 물질층 중 오염되지 않은 하층막, 참조번호30은 평탄화된 물질층 중 상층오염막, 참조번호 40은 입자성 오염물질을 각각 나타낸다. 일반적으로 CMP공정에는 슬러리(slurry) 용액과 연마제가 사용되는데, 상기 슬러리와 산화막의 반응물이 침적되어 상층오염막(30)이 형성되고, 상기 상층오염막(30)에는 연마제 입자가 연마공정의 압력에 의해 입자성 오염 물질(40)로 박혀있게 되어, 종래의 스핀 스크러버 공정 및 HF용액에 의한 습식 세정 공정만으로는 상기 오염의 제어가 어렵다.
제3a도 및 제3b도는 종래 기술에 의한 오염 제거공정의 문제점을 나타낸 단면도로서, 특히 금속배선을 포함한 평탄화 대상 물질층의 CMP 공정 후에 HF용액에 의한 습식 세정 공정을 적용한 경우의 문제점을 나타낸 단면도이다.
제3a도는 저저항 배선 및 콘택(Contact)을 다마싱(Damascene) 공정으로 형성하는 경우의 문제점을 나타낸 도면이다. 상기 다마싱 공정은 절연층(50)에 금속배선이나 콘택을 형성하기 위한 부분을 패턴 에치(Pattern Etch)하는 제1단계; 패턴 에치된 상기 결과물 위에 금속층을 형성하는 제2단계; 상기 금속층을 CMP 공정에 의해 평탄화하여 금속배선(60)이나 콘택 플러그(Contact Plug)(70)를 형성하는 제3단계; 및 평탄화 된 상기 결과물 상의 오염을 제거하기 위하여 스핀 스크어버 공정과 HF용액에 의한 습식 세정공정을 거치는 제4단계를 포함하여 이루어진다. 그러나, 상기 금속배선(60)이나 콘택 플러그(Contact Plug)(70)로 텅스텐(W)을 사용하는 경우에는 장벽금속(Barrier Metal)으로 타이타늄/타이타늄 나이트라이드(Ti/TiN) 층(80)을 사용하는데, 상기 CMP 공정 이후에 상기 HF용액에 의한 습식 세정공정을 거치게 되면 상기 Ti/TiN 층(80)이 HP의 침투(a)의해 부식되는 문제점이 발생하며, HF용액에 의한 습식 세정공정이 아닌 일반적인 습식 세정공정, 예컨대 SC-1, SC-2, RCA 세정 등을 거치게 되면 세정조의 금속 오염 문제가 발생한다.
제3b도는 하부에 금속 패턴(90)이 포함된 절연층을 CMP 공정으로 평탄화한 후 HF용액에 의한 습식 세정공정을 거친 경우의 문제점을 나타낸 도면이다.
금속 패턴(90) 상에 형성된 절연층을 평탄화하기 위하여 CMP 공정을 진행한 후, 오염을 제거하기 위하여 HF용액에 의한 습식 세정공정을 거치면 상기 금속 패턴(90)이 HF의 침투(a)의해 부식되는 문제점이 발생한다.
따라서, 본 발명의 목적은 CMP 공정 후의 오염 제거방법에 있어서, 연마공정 중의 압력에 의해 오염막에 박혀있는 오염 물질을 용이하게 제거할 수 있을 뿐만 아니라, 평탄화 대상인 물질층 내의 금속배선의 부식을 방지할 수 있는 오염 제거방법을 제공하는데 있다.
상기 목적을 달성하기 위하여 본 발명은,
반도체 소자 제조방법 중 CMP 공정 후의 오염 제거방법에 있어서, 스핀 스크러버 공정 이후에 건식식각에 의한 세정공정을 구비하는 것을 특징으로 하는 오염 제거방법을 제공한다.
상기 CMP 공정이 금속층을 포함하지 않은 물질층에 대해서만 이루어진 경우, 상기 -스핀 스크러버 공정과 상기 건식식각에 의한 세정공정 사이에 습식 세정공정을 더 구비하는 것이 바람직하며, 상기 습식 세정공정은 HF용액에 의한 세정공정으로 이루어지는 것이 바람직하다.
또한, 상기 건식식각에 의한 세정공정은 아르곤 스퍼터 식각(Ar Sputter Etch) 공정 또는 아르곤 전자 싸이크로트론 공명 식각(Ar ECR Etch) 공정으로 이루어지는 것이 바람직하다.
상기한 본 발명에 의하면, CMP 공정 후의 오염 제거방법에 있어서, 건식식각에 의한 세정공정을 적용함으로써 오염막 및 오염막에 박혀있는 오염 물질을 건식식각한 후 식각 장비의 강한 배기압으로써 용이하게 제거하여 오염물질의 재흡착을 방지할 수 있을 뿐만 아니라, 하부에 금속층이 포함된 절연층의 오염에 대해서는 HF용액에 의한 습식 세정공정을 생략하고 건식식각에 의한 세정공정을 적용함으로써 금속층의 부식을 방지할 수 있다.
이하, 본 발명의 바람직한 실시예를 첨부 도면을 참조하여 설명한다.
제4a도 및 제4b도는 본 발명의 1 및 실시예 2에 따른 오염 제거공정의 순서를 나타낸 블록도이다.
제4a도는 금속층을 포함한 막에 대해 CMP 공정을 적용한 경우의 오염 제거공정을 나타낸 블록도로서, 상기 실시예 1에 따른 오염 제거공정에서는 CMP 공정 이후에 스핀 스크러버 공정 및 건식 식각 세정공정만이 오염 제거공정으로 이용된다. 상기 오염 제거공정에서는 HF 식각 세정공정 단계가 생략되는데, 그 이유는 상기 금속층이 HF 용액의 침투에 의해 부식될 가능성이 있기 때문이다.
제4b도는 절연층만으로 구성된 막에 대해 CMP 공정을 적용한 경우의 오염 제거공정을 나타낸 블록도로서, 상기 실시예 2에 따른 오염 제거공정에서는 스핀 스크러버 공정 과 건식 식각 세정공정 사이에 HF 식각 세정공정 단계가 더 구비되는데, 그 이유는 HF 용액의 침투에 의해 절연층이 부식될 가능성은 없기 때문이다.
제5a도 및 제5b도는 본 발명의 1 및 실시예 2에 있어서 건식 식각세정에 의한 오염 제거과정을 나타낸 단면도이다.
제5a도는 CMP 공정의 오염을 건식 식각세정 공정에 의해 제거하는 공정을 나타낸 단면도로서, CMP 공정과 습식 세정 공정을 차례로 거친 결과물을 건식 식각(100)에 의해 세정하는 공정을 나타낸다. 반도체 기판(10) 상에 형성된 물질층에 CMP 공정을 진행하여 발생한 오염막(30)과 상기 오염막에 박혀있는 입자성 오염물질(40)이 건식 세정공정에서 플라즈마 이온, 예컨대 Ar+과의 충돌에 의해 식각된 후 식각장비의 강한 배기압에 의해 외부로 배출되므로 세정공정 단계에서 오염 물질의 재흡착을 방지할 수 있다.
상기 건식식각에 의한 세정공정은 아르곤 스퍼터 식각(Ar Sputter Etch) 공정 또는 아르곤 전자 싸이크로트론 공명 식각(Ar ECR Etch)공정으로 이루어지는 것이 바람직하다. 특히 상기 아르곤 스퍼터 식각에 의한 세정 공정은 식각률을 낮게 조절할 수 있으며, 운동량의 교환이라는 물리적 식각 특성을 이용한 것이어서 오염 물질을 제거하는데 효과적이다.
제5b도는 본 발명에 의한 오염 제거공정이 완료된 단계를 나타낸 도면으로, 반도체 기판(10) 상에 평탄화된 물질층 중 오염되지 않은 하층막(20)이 남게 된다.
상술한 바와 같이 본 발명에 의하면,
CMP 공정 후의 오염 제거방법에 있어서, 건식식각에 의한 세정공정을 적용함으로써 오염막 및 오염막에 박혀있는 오염 물질을 건식식각한 후 식각 장비의 강한 배기압으로써 용이하게 제거하여 오염물질의 재흡착을 방지할 수 있을 뿐만 아니라, 하부에 금속층이 포함된 절연층에 대해서는 HF용액에 의한 습식 세정공정을 생략하고 건식식각에 의한 세정공정을 적용함으로써 금속층의 부식을 방지할 수 있다.
본 발명은 상기 실시예에 한정되지 않으며, 본 발명의 기술적 사상 내에서 많은 변형이 당 분야에서 통상의 지식을 가진 자에 의하여 실시 가능함은 명백하다.

Claims (3)

  1. 반도체 소자 제조방법 중 화학 기계적 연마(CMP) 후의 오염 제거 방법에 있어서, 스핀 스크러버(Spin Scrubber)공정 이후에 건식식각에 의한 세정공정을 구비하고, 상기 건식식각에 의한 세정공정은 아르곤 스퍼터 식각(Ar Sputter Etch) 공정 및 아르곤 전자 싸이크로트론 공명 식각(Ar ECR Ertch) 공정 중 어느 하니로 이루어진 것을 특징으로 하는 오염 제거방법.
  2. 제1항에 있어서, 상기 화학 기계적 연마(CMP)가 금속층을 포함하지 않은 물질층에 대해서만 이루어진 경우, 상기 스핀 스크러버 공정과 건식식각에 의한 세정공정 사이에 습식 세정공정을 더 구비하는 것을 특징으로 하는 오염 제거방법.
  3. 제2항에 있어서, 상기 습식 세정공정은 HF용액에 의한 식각세정 공정으로 이루어진 것을 특징으로 하는 오염 제거방법.
KR1019950037774A 1995-10-28 1995-10-28 건식 식각제정에 의한 화학 기계적 연마의 오염 제거방법 KR0175021B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950037774A KR0175021B1 (ko) 1995-10-28 1995-10-28 건식 식각제정에 의한 화학 기계적 연마의 오염 제거방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950037774A KR0175021B1 (ko) 1995-10-28 1995-10-28 건식 식각제정에 의한 화학 기계적 연마의 오염 제거방법

Publications (2)

Publication Number Publication Date
KR970023796A KR970023796A (ko) 1997-05-30
KR0175021B1 true KR0175021B1 (ko) 1999-04-01

Family

ID=19431711

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950037774A KR0175021B1 (ko) 1995-10-28 1995-10-28 건식 식각제정에 의한 화학 기계적 연마의 오염 제거방법

Country Status (1)

Country Link
KR (1) KR0175021B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100557963B1 (ko) * 2004-07-23 2006-03-07 주식회사 하이닉스반도체 반도체소자의 세정방법

Also Published As

Publication number Publication date
KR970023796A (ko) 1997-05-30

Similar Documents

Publication Publication Date Title
US5478436A (en) Selective cleaning process for fabricating a semiconductor device
JP3056431B2 (ja) 研磨工程後処理用の洗浄溶液及びこれを用いた半導体素子の洗浄方法
US6265781B1 (en) Methods and solutions for cleaning polished aluminum-containing layers, methods for making metallization structures, and the structures resulting from these methods
US7033978B2 (en) Post-planarization clean-up
JP4563340B2 (ja) 半導体デバイスの製造方法
US6635562B2 (en) Methods and solutions for cleaning polished aluminum-containing layers
US6127282A (en) Method for removing copper residue from surfaces of a semiconductor wafer
IL135610A (en) Cleaning solution for layers of semiconductors
US20010052351A1 (en) Method for cleaning semiconductor wafer having copper structure formed thereon
JP2002367972A (ja) 半導体デバイスの製造方法
US20060003589A1 (en) Method for the post-etch cleaning of multi-level damascene structures having underlying copper metallization
US20030224958A1 (en) Solutions for cleaning polished aluminum-containing layers
KR100729972B1 (ko) 화학적 기계적 연마 후 반도체 웨이퍼를 세정 및 처리하기 위한 방법
US6024106A (en) Post-CMP wafer clean process
KR0175021B1 (ko) 건식 식각제정에 의한 화학 기계적 연마의 오염 제거방법
US20070181532A1 (en) Cmp clean process for high performance copper/low-k devices
US6274480B1 (en) Method of Fabricating semiconductor device
KR100190054B1 (ko) 반도체 소자의 cmp후 세정방법
KR100680408B1 (ko) 반도체 소자의 화학 기계적 연마(cmp)후 세정방법
KR100474856B1 (ko) 반도체 소자의 세정 방법
KR100966385B1 (ko) 반도체 소자의 제조 방법
KR100639205B1 (ko) 반도체 소자의 제조방법
JP2006147655A (ja) 半導体装置の製造方法
KR100652306B1 (ko) 반도체 소자의 금속 배선 형성 방법
KR20020048647A (ko) 반도체소자의 세정 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20061030

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee