KR0185388B1 - 영상 신호 기록 장치의 대역 제한기 - Google Patents

영상 신호 기록 장치의 대역 제한기 Download PDF

Info

Publication number
KR0185388B1
KR0185388B1 KR1019900010851A KR900010851A KR0185388B1 KR 0185388 B1 KR0185388 B1 KR 0185388B1 KR 1019900010851 A KR1019900010851 A KR 1019900010851A KR 900010851 A KR900010851 A KR 900010851A KR 0185388 B1 KR0185388 B1 KR 0185388B1
Authority
KR
South Korea
Prior art keywords
signal
transistor
slew rate
level
video signal
Prior art date
Application number
KR1019900010851A
Other languages
English (en)
Other versions
KR910004039A (ko
Inventor
이찌따로 사또
Original Assignee
오오가 노리오
소니 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 오오가 노리오, 소니 가부시키가이샤 filed Critical 오오가 노리오
Publication of KR910004039A publication Critical patent/KR910004039A/ko
Application granted granted Critical
Publication of KR0185388B1 publication Critical patent/KR0185388B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00Details of television systems
    • H04N5/76Television signal recording
    • H04N5/78Television signal recording using magnetic recording
    • H04N5/782Television signal recording using magnetic recording on tape
    • H04N5/783Adaptations for reproducing at a rate different from the recording rate
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00Details of television systems
    • H04N5/76Television signal recording
    • H04N5/91Television signal processing therefor
    • H04N5/93Regeneration of the television signal or of selected parts thereof
    • H04N5/931Regeneration of the television signal or of selected parts thereof for restoring the level of the reproduced signal
    • H04N5/9315Regeneration of the television signal or of selected parts thereof for restoring the level of the reproduced signal the level control being frequency dependent
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00Details of television systems
    • H04N5/76Television signal recording
    • H04N5/91Television signal processing therefor
    • H04N5/92Transformation of the television signal for recording, e.g. modulation, frequency changing; Inverse transformation for playback
    • H04N5/923Transformation of the television signal for recording, e.g. modulation, frequency changing; Inverse transformation for playback using preemphasis of the signal before modulation and deemphasis of the signal after demodulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Television Signal Processing For Recording (AREA)
  • Signal Processing Not Specific To The Method Of Recording And Reproducing (AREA)
  • Tone Control, Compression And Expansion, Limiting Amplitude (AREA)

Abstract

내용없음.

Description

영상 신호 기록 장치의 대역 제한기
제1도는 본 발명의 일 실시예를 도시하는 구성도.
제2a도 내지 제5도는 각각 제1도 예의 동작을 설명하는 선도.
제6도는 제1도 예의 구체적인 회로 구성예를 도시하는 구성도.
제7도는 종래의 VTR의 기록부의 주요 부분을 도시하는 구성도.
제8도는 제7도예의 동작을 설명하는 선도.
* 도면의 주요부분에 대한 부호의 설명
12 : 슬루 레이트(slew rate) 변환 회로 13 : 증폭 회로
14 : 슬라이서
[산업상의 이용분야]
본 발명은, 예를들면 비디오 테이프 레코더(VTR)의 입력단에 사용하기에 가장 적합한 영상 신호 기록 장치의 대역 제한기에 관한 것이다.
[발명의 개요]
본 발명은, 예를들면 VTR의 입력단에 사용하기에 적합한 영상 신호 기록 장치의 대역 제한기에 있어서, 입력 영상 신호를 증폭하는 증폭 회로와, 그 입력 영상 신호가 소정치를 초과하였을때에 이 초과된 레벨을 검출 하는 슬라이서를 구비하고, 이 슬라이서의 출력 신호에 의해 그 증폭 회로의 슬루 레이트를 변경하므로서, 후속의 변조 기록부에 있어서 소위 과변조의 발생을 방지할 수 있도록 한 것이다.
[종래 기술]
VTR등의 영상 신호 기록 장치에 있어서는, 신호 처리 과정에서 불필요한 고주파 성분을 제거하기 위해 대역 제한기가 사용되고 있다.
제7도는 그와 같은 대역 제한기로서 저역 통과 필터(LPF)를 사용한 VTR을 도시하고, 이 제7도에 있어서, (1)은 Y/C 분리된 휘도 신호로 되는 신호(V1)가 공급되는 입력 단자, (2)는 그 입력 신호(V1)를 여파하여 출력 신호(V2)를 얻는 LPF, (3)은 출력 신호(V2)의 싱크칩의 DC 레벨을 일정하게 유지하기 위한 클램프 회로, (4)는 3각 노이즈 방지용의 프리엠퍼시스 회로, (5)는 FM 변조 회로, (6)은 기록 증폭기, (7)은 기록 헤드, (8)은 FM 변조된 영상 신호가 기록되는 자기테이프이다. 또한, 역 변화된 색차 신호의 가산 회로등은 생략되어 있다.
제7도의 LPF(2)의 차단 주파수를 fc라 하면, 제8도에 도시하는 바와같이, 출력 신호(V2)의 주파수 특성은 주파수(f)가 0인때의 레벨이 VA또는 VB라도 같은 감쇠율로 감쇄한다.
[발명이 해결하고자 하는 과제]
그러나, 출력 신호(V2)의 신호 레벨이 크고 또한 주파수가 높은 영역(제8도의 사선부(9))에 있어서는 FM 변조 회로(5)의 변조 특성 및 자기테이프(8)의 기록 특성등에 의해, 그 자기테이프(8)에서 재생된 영상에 소위 파열, 화상 반전등의 화질 예화가 생기는 불합리함이 있다. 이와 같은 현상은 AM 변조 회로에 있어서 과변조와 같은 현상이기 때문에, 일반적으로 과변조라 총칭되고 있다.
이 과변조를 방지하기 위해서는, 제8도로부터 명백한 바와 같이, LPF(2)의 차단 주파수(fc)를 낮게 하면 좋으나, 그래서는 신호 레벨이 중정도 이하의 비교적 높은 주파수 성분까지도 제거되어 버리기 때문에, 재생된 영상의 고주파 성분이 상실되어 버리는 불합리점이 있다.
구체적으로 예를들면 VTR의 경우에는, 100IRE에 대응하는 휘도 신호까지는 고역까지 플랫 특성을 갖고, 100IRE를 초과해서 120IRE 까지의 휘도 신호의 주파수 특성을 급하게 감쇄시킬 수가 있으면, 양호한 화질이 얻어지는 것이 예상된다.
본 발명은 이와 같은 점을 감안하여, 신호 레벨이 중정도 이하의 비교적 높은 주파수 성분을 제거하는 일없이 신호 레벨이 소정의 역치를 초과한 비교적 높은 주파수 성분만을 제거하여, 과변조 발생을 방지할 수 있는 대역 제한기를 제안하는 것을 목적으로 한다.
[과제를 해결하기 위한 수단]
본 발명에 의한 영상 신호 기록 장치의 대역 제한기는, 예를들면 제1도에 도시하는 바와 같이, 입력 영상 신호를 대역 제한기(10)를 거쳐서 불필요한 고주파 성분을 제거한 후에 변조(예를들면 FM 변조)하여 기록하도록 한 영상 신호 기록 장치에 있어서, 그 대역 제한기(10)는 그 입력 영상 신호(V1)를 증폭하는 증폭 회로(예를들면 소정의 게인의 슬루 레이트의 변환 회로(12))와, 그 입력 영상 신호(V1)의 레벨이 소정치를 초과하였을때에 이 초과한 레벨을 검출하는 슬라이서(14)를 갖고, 이 슬라이서(14)의 출력 신호(b)에 의해 그 증폭 회로(12)의 슬루 레이트를 변경하도록 된 것이다.
[작용]
이와 같은 본 발명에 의하면, 입력 영상 신호(V1)의 레벨이 소정치를 초과하였을때에 증폭 회로(12)의 슬루 레이트를 예를들면 적게 변경할 수가 있다. 따라서, 그 입력 영상 신호(V1)의 신호 레벨이 그 소정치 이하의 비교적 높은 주파수 성분은 그대로 출력함과 동시에, 그 신호 레벨이 그 소정치를 초과한 비교적 높은 주파수 성분만을 제거할 수가 있다.
[실시예]
다음에, 본 발명에 의한 대역 제한기의 한 실시예에 대해 제1도 내지 제6도를 참조해서 설명을 하자. 본 예는 그 대역 제한기를 출력 신호를 슬루 레이트를 변화시킬 수가 있는 슬루 레이트 변환 회로의 형으로 실현한 것이며, 본 예의 슬루 레이트 변환 회로는 예를들면 제7도의 LPF(2) 대신에 VTR의 입력단에 내장시킬 수가 있다.
제1도는 본 예의 슬루 레이트 변환 회로(10)를 전체로서 도시하고, 이 제1도에 있어서, (11)은 입력 단자이며, 이 입력 단자(11)에 예를들면 휘도 신호로 형성되는 입력 신호(V1)를 외부로부터 공급한다. (12)는 슬루 레이트의 변환 회로, (13)은 증폭 회로를 도시하고, 그 입력 신호(V1)를 그들 변환 회로(12)의 입력 단자 및 증폭 회로(13)의 입력 단자에 공급하여, 증폭 회로(13)의 출력 신호(a)를 슬라이서(14)에 공급한다. 이 슬라이서(14)는 제2a도 및 제3b도에 도시하는 바와 같이, 증폭 회로(13)의 출력 신호(a)의 레벨이 소정의 역치 VTH를 초과하면, 이 초과한 부분의 레벨(E1)를 잘라내어 레벨(E2)의 슬라이서 신호(b)로서 변환 회로(12)의 제어 단자로 공급된다.
그 변환 회로(12)는 슬라이서 신호(b)가 0 레벨인 때에는 입력 신호(V1)를 소정의 게인으로 소정의 슬루 레이트를 갖는 출력 신호(V2)로 변환하여, 슬라이서 신호(b)가 0 레벨을 초과하였을때에는 그 슬라이서 신호(b)의 레벨이 증가함에 따라 그 출력 신호(V2)의 슬루 레이트를 감소시킴과 동시에, 그 출력 신호(V2)를 출력 단자(15)에 공급하도록 한다. 따라서, 제2c도에 도시하는 바와 같이, 출력 신호(V2)의 슬루 레이트는 슬라이서 신호(b)가 입상하는 전후에서 그 값이 변화한다.
증폭 회로(13)의 출력 신호(a)가 그 역치 VTH에 합치할때의 입력 신호(V1)의 신호 레벨을(V0)로 하면, 제3a도에 도시하는 바와 같이, 그 입력 신호(V1)의 신호 레벨이 0에서 V1(V1≤V0)으로 급하게 입상하면, 출력 신호(V2)는 제3b도에 도시하는 바와 같이 △V1/△t1의 기울기로 레벨(VL')까지 증가한다. 이 경우의 슬루 레이트(Slew Rate) SRL
Figure kpo00002
로 나타내어진다.
또한, 제4a도에 도시하는 바와 같이, 그 입력 신호(V1)의 신호 레벨 0에서 VH(VHV0)까지 급하게 입상하면, 출력 신호(V2)는 제4b도에 도시 하는 바와 같이 거의 △V2/△t2의 경사로 레벨 VH'까지 증가한다. 이 경우, 슬라이서(14)가 부가되어 있지 아니하다고 가정하면 출력 신호(V2)는 제3b도의 기울기와 같은 특성(16)으로 변화하는데 대해서, 본 예에서는 슬라이서(14)의 작용에 의해 출력 신호(V2)는 특성(17)으로 변화한다. 제4a도 내지 제4b도의 슬루 레이트(SRH)는
Figure kpo00003
로 나타내어져, SRLSRH이 성립하고 있다.
상술하는 바와 같이 제1도예에 의하면, 입력 신호(V1)의 신호 레벨이 소정의 레벨(V0)을 초과하면 슬루 레이트가 감소하므로, 입력 신호(V1)의 레벨이 레벨(V0)을 초과하였을때에는 주파수 특성도 급격히 감쇄하는 것이 예상된다. 그것을 이론적으로 명백히 하기 위해, 슬루 레이트(SR)와 일반적인 증폭기의 유니티.게인 주파수(fu)와의 관계에 대해서 고찰한다.
먼저 증폭기의 커플링 콘덴서의 용량치를 Cx, 입력 신호(V1)에 대한 상호 콘덕턴스를 gm, 커플링 콘덴서로의 유입 전류값의 값을 i1, 출력 신호를 V2라 하면 그들의 값은 근차적으로 다음의 관계를 충족한다.
Figure kpo00004
또한, 입력 신호 V1의 주파수를 f로 하면, 식(1)은
Figure kpo00005
로 변형된다. 따라서, 유니티.게인 주파수 fu는
Figure kpo00006
로부터
Figure kpo00007
로 나타내어진다. 또한, 그 증폭기의 슬루 레이트 SR는 식(1)로부터
Figure kpo00008
로 나타내어진다. 따라서, 식(3) 및 (4)로부터 슬루 레이트 SR가 감소하면 유니티.게인 주파수 fu로 감소되는 것을 알 수 있다.
이같은 것은, 제5도에 도시하는 바와 같이, 제1도 예의 출력 신호(V2)의 주파수 특성은 주파수(f)가 0인때의 신호 레벨이 VL' 에서 VH'로 증가하는데 대응해서, 차단 주파수가f1에서 f2(f2f1)로 감소하는 것을 의미한다. 따라서, 차단 주파수 f1, f2등의 값을 조정하므로서 출력 신호(V2)의 주파수 특성이 과변조의 발생영역(9)에 겹치지 아니하도록 할 수가 있다. 그 때문에 본예에 의하면, 신호 레벨이 V0이하의 비교적 높은 주파수 성분을 제거하는 일 없이, 또한 신호 레벨이 V0를 초과한 비교적 높은 주파수 성분만을 제거할 수가 있어, 화상의 분해능을 유지한 위에서 과변조의 발생이 방지되는 이익이 있다.
다음에, 제1도 예의 구체적인 회로 구성예에 대해 제6도를 참조하여 설명한다. 제1도에 대응하는 부분에 동일 부호를 붙여서 도시하는 제6도에 있어서, 입력 신호(V1)를 저항기(18)의 일단 및 npn 트랜지스터(19)의 베이스에 공급하여, 저항기(18)의 타단을 접지하여, 트랜지스터(19)의 이미터를 저항기(20)의 일단에 접속하여, 트랜지스터(19)의 콜렉터를 pnp 트랜지스터(21)의 콜렉터 및 베이스 및 pnp 트랜지스터(22)의 베이스에 공통 접속하여, 트랜지스터(21)의 이미터 및 트랜지스터(22)의 이미터를 각각 저항기(23, 24)를 거쳐서 정측 전원 단자(25)에 접속한다.
또한, 트랜지스터(22)의 콜렉터를 npn 트랜지스터(26)의 콜렉터, 용량치(CX)의 콘덴서(27)의 일단 npn 트랜지스터(28)의 베이스에 공통 접속하여, 콘덴서(27)의 타단을 접지하여, 트랜지스터(28)의 콜렉터를 정측 전원 단자(25)에 접속하여, 트랜지스터(26)의 이미터를 저항기(29)의 일단에 접속하여, 저항기(20)의 타단 및 저항기(29)의 타단을 공통으로 npn 트랜지스터(30)의 콜렉터에 접속하여, 트랜지스터(30)의 이미터를 저항기(31)를 거쳐서 부측 전원 단자(32)에 접속하여, 이 부측 전원 단자(32)를 저항기(34, 33)를 거쳐서 접지하여, 이 저항기 34와 33과의 접속점을 트랜지스터(30)의 베이스에 접속하여, 트랜지스터(26)의 베이스를 저항기(35)의 일단 및 저항기(38)의 일단에 접속하여, 저항기(36)의 타단을 접지하여, 저항기(35)의 타단 및 트랜지스터(38)의 이미터를 공통으로 출력 단자(15)에 접속하여, 이 출력 단자(15)와 부측 전원 단자(32)와의 사이에 또다시 저항기(37)를 개장한다.
또한, 증폭 회로(13) 및 슬라이서(14)에 있어서 입력 신호(V1)를 npn 트랜지스터(38)의 베이스에 공급하여, 트랜지스터(38)의 베이스를 콘덴서(40) 및 저항기(41)를 거쳐서 npn 트랜지스터(42)의 베이스에 접속하여, 트랜지스터(38)의 베이스와 트랜지스터(42)의 베이스를 다시 저항기(43)를 거쳐서 접속하여, 트랜지스터(42)의 베이스를 접지하여, 트랜지스터(38)의 콜렉터를 직접으로, 또한 트랜지스터(42)의 콜렉터를 저항기(44)를 거쳐서 각각 정측 전원 단자(25)에 접속하여, 트랜지스터(38)의 이미터 및 트랜지스터(42)의 이미터를 각각 저항기(39, 45)를 거쳐서 부측 전원 단자(32)에 접속한다.
그 트랜지스터(42)의 콜렉터에 생기는 증폭 신호를 npn 트랜지스터(46)의 베이스에 공급하여, 트랜지스터(46)의 베이스를 npn 트랜지스터(47)의 베이스에 접속하여, 이들 공통 접속한 베이스를 저항기(50) 및 콘덴서(51)의 병렬 접속 회로를 거쳐서 부측 전원 단자(32)에 접속하여, 트랜지스터(46)의 콜렉터 및 트랜지스터(47)의 콜렉터를 각각 정측 전원 단자(25)에 접속하여, 이 정측 전원 단자(25)를 저항기(48, 49)를 거쳐서 접지하여, 저항기(48)와 저항기(49)와의 접속점을 트랜지스터(47)의 베이스에 접속한다. 또한, 트랜지스터(46, 47)의 공통 접속한 이미터를 npn 트랜지스터(52)의 베이스에 접속하여, 트랜지스터(52)의 콜렉터를 정측 전원 단자(25)에 접속하여, 트랜지스터(52)의 이미터를 저항기(53)를 거쳐서 부측 전원 단자(32)에 접속하여, 그 트랜지스터(52)의 이미터에 생기는 신호를 저항기(54) 및 직류 차단용의 콘덴서(55)를 거쳐서 변환 회로(30)의 트랜지스터(30)의 이미터에 접속한다.
제6도예의 동작을 설명하면, 변환 회로(12)에 있어서 트랜지스터(30)에는 입력 신호(V1)의 신호 레벨에 의한 바이어스 전류(IE)가 흘러, 트랜지스터(21, 22)에 전류 미러 효과에 의해 각각 I0의 전류가 흘러, 콘덴서(27)로는 충전 전류(I)가 흐른다. 충전 전류(I)는 출력 단자(15)의 출력 신호(V2)의 저항기(35, 36)에 의한 분압 신호가 입력 신호(V1)에 거의 합치할때까지 계속해서 흐른다.
이 경우,
Figure kpo00009
가 성립하고 있으므로,
Figure kpo00010
가 성립한다. 그래서 0≤I0≤IE이기 때문에, 식 (5)로부터
Figure kpo00011
이 성립하고 있다. 본 예에서는 콘덴서(27)가 커플링 콘덴서에 해당하기 때문에, 본 예의 슬루레이트 SR의 최대치는 식(5)에 대응해서
Figure kpo00012
로 나타낼 수가 있다. 본 예에서는 식(7)의 바이어스 전류(IE)를 변화시키므로서, 슬루 레이트(SR)를 변화시키도록 한다.
그 바이어스 전류(IE)를 변화시키려면, 슬라이서(14)로부터 트랜지스터(30)의 이미터에 공급되는 신호 레벨(E)를 변화시키면 좋다. 구체적으로는 증폭 회로(13)로 입력 신호(V1)를 증폭하여, 이 증폭한 신호의 레벨이 트랜지스터(47)의 베이스에 공급되는 전압보다 적을때에는 트랜지스터(52)의 베이스에는 일정한 전압이 공급되어, 이 증폭한 신호의 레벨이 그 트랜지스터(47)의 베이스에 공급되는 전압이 보다 클때에는 그 차에 해당하는 레벨에 거의 비례한 레벨만큼 트랜지스터(52)의 베이스에 부가되는 전압이 증가하여, 최종적으로 이미터에 공급되는 신호 레벨 E(교류 성분)이 증가한다. 그 때문에, 트랜지스터(30)에 흐르는 바이어스 전류(IE)가 감소하므로, 식(7)으로부터 변환 회로(12)의 슬루 레이트 SR를 감소시킬 수가 있다.
상술하는 바와 같이 제6도 예에 의하면, 커플링 콘덴서(27)로의 충전 전류(I)를 제어하므로서 슬루 레이트 SR를 변화시킬 수가 있으나, 이밖에 그 커플링 콘덴서(27)의 용량치(CX)를 제어하는데 따라서도 슬루 레이트 SR을 변화시킬 수가 있다.
또한, 본 발명은 상술한 실시예에 한정되지 않고, 본 발명의 요지를 이탈하지 않는 범위에서 각종의 구성을 채택할 수 있는 것은 물론이다.
본 발명에 의하면, 신호 레벨이 소정치를 초과한 비교적 높은 주파수 성분만을 제거하여, 과변조의 발생을 방지할 수 있는 이익이 있다.

Claims (1)

  1. 입력 영상 신호를 대역 제한기를 거쳐서 불필요한 고주파 성분을 제거한후에 변조해서 기록하도록 한 영상 신호 기록 장치에 있어서, 상기 대역 제한기는 상기 입력 영상 신호를 증폭하는 증폭 회로와 상기 입력 영상 신호의 레벨이 소정치를 초과하였을때에 이 초과 레벨을 검출하는 슬라이서를 구비하여, 이 슬라이서의 출력 신호에 의해 상기 증폭 회로의 슬루 레이트를 변경하도록 되어 있는 것을 특징으로 하는 영상 신호 기록 장치의 대역 제한기.
KR1019900010851A 1989-07-21 1990-07-18 영상 신호 기록 장치의 대역 제한기 KR0185388B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP1189163A JPH0353687A (ja) 1989-07-21 1989-07-21 映像信号記録装置の帯域制限器
JP189163 1989-07-21

Publications (2)

Publication Number Publication Date
KR910004039A KR910004039A (ko) 1991-02-28
KR0185388B1 true KR0185388B1 (ko) 1999-05-01

Family

ID=16236514

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019900010851A KR0185388B1 (ko) 1989-07-21 1990-07-18 영상 신호 기록 장치의 대역 제한기

Country Status (3)

Country Link
US (1) US5189565A (ko)
JP (1) JPH0353687A (ko)
KR (1) KR0185388B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100949522B1 (ko) * 2002-02-19 2010-03-24 톰슨 라이센싱 반응이 빠른 예상에 의해 슬루 레이트를 제한함으로써스파클을 감소시키는 방법 및 장치

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6836295B1 (en) 1995-12-07 2004-12-28 J. Carl Cooper Audio to video timing measurement for MPEG type television systems
US20020126079A1 (en) * 2001-03-09 2002-09-12 Willis Donald Henry Reducing sparkle artifacts with low brightness slew rate limiting

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4018990A (en) * 1975-02-13 1977-04-19 Consolidated Video Systems, Inc. Digital video synchronizer
JPS5350919A (en) * 1976-10-20 1978-05-09 Sony Corp Video signal recorder unit
US4635140A (en) * 1982-05-08 1987-01-06 Victor Company Of Japan, Limited Digital recording/playback system with limited frequency range
EP0185549B1 (en) * 1984-12-19 1989-08-02 Kabushiki Kaisha Toshiba Tracking control system for optical record disc information reproducing apparatus
JPS61177006A (ja) * 1985-01-31 1986-08-08 Sony Corp Am変調器
JPH0680554B2 (ja) * 1985-02-08 1994-10-12 オリンパス光学工業株式会社 2値化信号発生回路
US4704642A (en) * 1985-05-01 1987-11-03 Victor Company Of Japan, Ltd. Noise reduction circuit for reducing pulse noise in audio signal reproduced from a recording medium

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100949522B1 (ko) * 2002-02-19 2010-03-24 톰슨 라이센싱 반응이 빠른 예상에 의해 슬루 레이트를 제한함으로써스파클을 감소시키는 방법 및 장치

Also Published As

Publication number Publication date
JPH0353687A (ja) 1991-03-07
US5189565A (en) 1993-02-23
KR910004039A (ko) 1991-02-28

Similar Documents

Publication Publication Date Title
EP0292324B1 (en) Noise reduction circuit of a video signal
KR0185388B1 (ko) 영상 신호 기록 장치의 대역 제한기
US5276403A (en) Nonlinear preemphasis-deemphasis system
US5182520A (en) Non-linear de-emphasis circuit
US4143330A (en) Detector circuit
EP0440167B1 (en) Recording mode discrimination circuit
JPH0419883Y2 (ko)
JPH0349503Y2 (ko)
KR920002123Y1 (ko) 자기 기록용 피킹 장치
JPH0115024Y2 (ko)
EP0271954A2 (en) Television signal processing apparatus including rise time normalization and noise reduction
JP2700961B2 (ja) 信号波形処理装置
EP0465668A1 (en) Head amplifier
KR880001939Y1 (ko) 증폭회로
KR910008717Y1 (ko) 비데오 테이프 레코오더에서의 비선형 엠퍼시스 회로
JPS6224783A (ja) ビデオレコ−ダにおける再生画像鮮明度を改善する回路装置
JPH0216076B2 (ko)
JP2531789B2 (ja) ホワイト・ダ―ククリップ回路
JP2656816B2 (ja) ノイズリダクション回路
JPH056370B2 (ko)
JP2509385Y2 (ja) 記録再生装置に於ける信号切換回路
JPH05276486A (ja) デジタル復調装置
GB2082370A (en) Tape equalizer system
JPH0758559A (ja) スルーレート制御増幅器
JPS6318886A (ja) 映像出力回路

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20041123

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee