KR0184635B1 - 불휘발성 반도체기억장치 - Google Patents

Abstract

본 발명은 불휘발성 반도체기억장치에 관한것이므로 특히 그의 데이터 판독회로에 관한 것이다.

또한, 본 발명은 불휘발성 반도체기억장치는 반도체 매모리셀을 복수행 및 복수의열에 배열한 메모리매트릭스와 상기 메모리 매트릭스의 행방향으로 연장하여 복수의 행에 배열된 반도체 메모리셀의 컨트롤 게이트에 접속된 복수의 워어드선과 행디코더에서의 행선택신호에 의해 복수의 워어드선의 어느행을 선택하고 열디코더에서의 열선택신호에의해 복수의 비트선의 어느열을 선택하는 것에 의해 메모리 매트릭스내의 어느 메모리셀을 선택한다.

따라서 선택된 메모리셀 드레인에 접속된 데이터선은 정전압인가 수단에 의해 정전압을 인가되게하고 이 정전압을 유지하기위해 선택된 메모리셀을 통하여 비트선에 흘러나오는 전류가 전류검출수단에 의해 검출되어 전류의 크기에 의해 선택된 메모리셀의 데이터가 판독된다.

그러므로 비트선 전환시에 GND전위에서 센스전위 근방까지 비트선의 용량 충전이 필요없게되어 더욱 열선택 트랜지스터의 온저항등에 의한 지연도 없으므로 데이터 판독 동작이 고속화 된다.

Description

불휘발성 반도체기억장치

제1도는 본 발명에 관한 불휘발성 반도체 기억장치의 1실시예를 표시하는 회로도.

제2도는 종래의 EPROM회로도.

제3도는 정전압인가전류 검출회로의 회로도.

제4도는 열 디코더의 신호출력회로부의 회로도.

제5도는 본 실시예의 동작파형도.

* 도면의 주요부분에 대한 부호설명

10 : 메모리 매트릭스 10a : 제1블록

Q₀∼Q_mn: 메모리소자 10b : 제2블록

X₀∼X_m: 워드선 b₀∼b_n: 비트선

D_L0, D_L1: 데이터선 T₀∼T_n: NMOS트랜지스터

40, 50 : 전류전압 변환회로 60 : 행 디코더

46, 56 : 정전압인가전류 검출회로 62 : 열 디코더

64 : 블록 디코더 70 : 기준전압발생회로

80 : 공통 데이터선

본 발명은, 불휘발성 반도체 기억장치에 관한 것이고 상세하게는 그의 데이터 판독회로에 관한 것이다. 종래의 실리콘 게이트를 가지는 판독전용 EPROM장치로서는 예를들면, 특개소 62-40698호 공보에 개지되어 있는것과 같이 NOR형 메모리셀을 가지는것이 일반적이다.

제2도는 이종의 불휘발성 반도체기억장치의 회로도를 표시하고 있다.

동도에 있어서 1은 열디코더, 2는 행디코더, 3은 센스엠프, T_c0,T_c1,…T_cn은 열선택 트랜지스터(이하, Y게이트라 한다) Q₀,Q₁,…Q_mn은 트탠지스터로 되는 매모리셀을 표시하고 있다.

또, Y₀내지 Y_n은 열디코더(1)의 출력신호인 Y게이트 선택신호, X₀내지 X_n은 행디코더(2)의 출력신호를 메모리셀 게이트에 선택신호로서 제공하는 워드선을 표시하고 있다.

이 불휘발성 반도체기억장치에서는, 열 디코더(1)에서 Y게이트 선택신호 Y₀내지 Y_n중의 어느것을 활성화하여 반도체 기억장치에서는 열 디코더(1)에서 Y게이트 비트선(b₀∼b_n)의 어느것을 선택하고, 더욱 행디코더(2)에서 워드선(X₀∼X_n)중의 어느것을 선택하는것에 의해, 그 교점의 메모리셀을 선택하여 메모리셀의 전류를 센스앰프(3)로 전압으로 변환하여 증폭하여 판독을 행하고 있다.

그러나, 상기 종래의 장치에 있어서는 메모리셀의 소스전극(이하, 소스라한다)이 공통 GND배선에 접속되어 있기 때문에, 데이터 판독시에 워드선(X₀∼X_m)중 어느것을 선택하면, 선택 워드선내의 비선택 메모리셀을 통하여 비선택 비트선의 전하가 공통 GND 배선에 방전되어 비선택비트선의 전위는 GND전위로 된다.

그리고 다음은 Y게이트를 전환하여 메모리셀의 데이터를 판독할때에는 GND전위로 되어 있는 비트선을 센스전위인 1.3V가까이 까지 충전하지 않으면 센스전류를 검출할 수 없고, 정상적인 판독동작이 곧 되지 않고 판독에 시간이 걸리는 문제가 있었다.

더욱, 이 장치에서는 비트선에 나타나는 Y게이트의 온저항과 메모리셀 전류에 의한 전압강하에 의한곳의 전압진폭이 데이터의 판독을 지연되게하는 문제가 있었다.

즉, 통상 게이트에 온저항은 1kΩ정도이고, 또 메모리셀의 데이터에 의존하는 전류진폭은 0∼60μA이기 때문에 비트선에는 약 60mV의 전압진폭이 발생하고, 이 전압진폭이 크게 될수록, 기생용량의 충방전에 시간이 걸리고 그 결과 데이터의 판독을 지연되게 하는 문제가 있었다.

더욱 이 문제는 Y게이트의 온저항을 작게하는것에 의해 해결될 수 있다고 생각되나, 그러면, 열 디코더의 부하가 크게되어 열디코더 출력의 라이즈(lise) 타임 및 폴(fall)타임이 길게되어 역시 고속동작이 되지 않았다.

그래서, 본 발명은 상기와같은 종래기술의 과제를 해결하기 위해 이루어진것이고, 그 목적은 고속으로 데이터 판독이 될 수 있는 불휘발성 반도체 기억장치를 제공하는데 있다.

본 발명에 관한 불휘발성 반도체 기억장치는, 반도체 메모리셀을 복수의 행 및 특수의 열에 배열한 메모리 매트릭스와, 상기 메모리 매트릭스의 행방향으로 열상하에 상기 복수의 행에 배열된 반도체 메모리셀의 컨트롤 게이트에 접속된 복수의 워드선과, 상기 복수의 워드선을 통하여 상기 반도체 메모리셀의 어느행에 행선비신호를 출력하는 행 디코더와, 상기 메모리 매트릭스의 열방향으로 연장하여 상기 복수의 열에 배열된 반도체 메모리 셀의 소스에 접속된 복수의 비트선과, 상기 복수의 비트선을 통하여 상기 반도체 메모리소자의 어느열에 열 선택신호를 출력하는 열 디코더와, 상기 복수의 반도체 메모리 매트릭스의 드레인과 접속된 데이터선과, 상기 데이터선을 통하여 상기 반도체 메모리셀의 드레인에 정전압을 인가하는 정전압인가수단과 상기 데이터선을 정전압에 유지하는데 요하는 전류를 검출하는 전류 검출수단을 특징으로 하고 있다.

본 발명에 있어서는 행 디코더에서의 행선택신호에 의해 복수의 워드선, 어느행을 선택하고 열디코더에서의 열선택신호에 의해 복수의 비트선의 어느열을 선택하는 것에 의해 매모리 매트릭스내의 어느매모리셀을 선택한다. 이 선택된 매모리셀의 드레인에 접속된 데이터선은정전압인가 수단에 의해 정전압을 인가되게하고 이 정전압을 유지하기위해 선택된 매모리셀을 통하여 비트선에 흘러나오는 전류가 전류검출 수단에 의해 검출되어 이 전류의 크기에 의해, 선택된 메모리셀의 데이터가 판독된다.

이 경우에는 매모리셀의 소스를 GND전위로하고 드레인을 데이터선으로하는것이 아니고, 메모리셀의 소스를 비트선으로서 드레인을 데이터 선으로서 정전압을 인가하고 비트선을 선택 GND전위로서 전류 검출수단에 의해 데이터의 판독을 행하도록하고 있다.

따라서 비트선 전환시의 GND전위에서 센스 전위근방까지 비트선의 용량충전이 필요없게되어, 더욱 열선택 트랜지스터의 온저항등에 의한 지연도 없으므로 데이터 판독동작이 고속화된다.

[실시예]

이하에, 본 발명의 도지의 실시예에 의거하여 설명한다.

제1도는 본 발명에 관한 불휘발성 반도체기억장치인 EPROM의 데이터 판독회로의 1실시예를 표시하는 회로도이다.

동도에 있어서 10은 m행×n열의 메모리 매트릭스이고, 이 메모리 매트릭스(10)는 프로우팅 게이트를 가지는 메모리셀 Q₀∼Q_m7, Q₈∼Q_mn과, 워드선 X₀∼X_m과 비트선 b₀∼b₇, b₈∼b_n과 데이터선 D_L0, D_L1로 구성되어 있다.

메모리셀 Q₀∼Q_m7, Q₈∼Q_mn은 각각 동도의 메모리셀 Q_mn에 대해 표시하는것과 같이, 소스S, 드레인D, 프로우팅게이트FG, 및 컨트롤게이트 CG를 가지고 있다. 그리고 각 메모리셀의 소스S는 비트선 b_n에 드레인D는 데이터선 D_LI에 컨트를 게이트CG는 워드선 X_m에 접속되어 있고, 기타의 메모리셀도 동일하게 접속되어 있다.

더욱 메모리셀의 데이터는 메모리셀 Q₀∼Q_m7, Q₈∼Q_mn의 프로우팅 게이트의 과잉전자의 유무에 의해 판단된다.

실제의 메모리셀의 데이터판독시에는 컨트롤게이트 전압을 Vcc(5V)로 하고 소스전압을 GND전압(0V)으로하고, 드레인에 1.3V정도의 정전위로 제공한다.

이때에 프로우팅 게이트에 과잉전자가 존재하지 않으면 드레인. 소스간에 60μA정도의 전류가 흘러, 프로우팅 게이트에 과잉전자가 존재하면, 들인 소스간의 전류가 20μA이하로 억제되는 특성을 가지기 때문에 이 전류치의 변하를 검출하는것에 의해 데이터를 판독할 수 있다.

더욱, 드레인에 제공되는 정전위는 1.3V이고, 실리콘 전도대와 산화막의 전도대의 에너지 준위차가 3.2eV인 것에서 데이터 판독시에 드레인.소스간 전류에 의한 프로우팅 게이트에의 전자주입이 발생하지 않도록 3.2V보다 충분히 낮은 전압에 설정되어 있다.

또 워드선에 제공되는 전압은 비선택시에는 GND전위, 선택시에는 Vcc전위로 되어 있다.

또, 본 실시예의 메모리 매트릭스(10)는 제1블록10a와 제2브록 10b로 되어, 제1블록10a는 데 이터선 D_L0과, 비트선 b₀∼b₇과, 데이터선 D_L0에 드레인선을 접속하고 비트선 b₀∼b₇에 소스선을 접속한 메모리셀 Q₀∼Q_m7을 가지고 있다.

한편, 제2블록 10b는 데이터선 D_L1과, 비트선 b₈∼b_n와 데이터선 D_L1에 드레인을 접속하고 비트선 b₈∼b_n에 소스를 접속한 메모리셀 Q₈∼Q_mn를 가지고 있다.

그리고 어느 블록이 선택되어, 그 블록내의 메모리셀의 데이터가 판독된다.

더욱, 이 데이터선은, 상기 1.3V정도의 소정정전압에 고정되어 있으나, 선택된 블록내에서는 비선택시에는 정전압에 고정되고, 선택시에는 GND전압으로 된다.

또, 비선택 블록내의 비트선은 정전압과 GND간의 임의의 전압으로 되어 있다.

20은 메모리셀(10)의 제1블록(l0a)의 열 선택회로이고 이 열선택회로(20)는 비트선(b₀∼b₇)과, 메모리 매트릭스(10)의 행방향으로 연장하여 배치된 열선택신호(Y₀∼Y₇)을 비트선(b₀∼b₇)에 직렬로 접속되는 NMOS트랜지스터(T₀∼T₇)를 가진다.

여기서, NMOS트랜지스터(T₀∼T₇)의 게이트는 모두 통합되어 블록선택신호선에 접속되어 있다. 따라서 블록디코더(64)의 출력(Z₀)에 비선택전압으로서 GND전위가 인가되면 MOS트랜지스터(T₀∼T₇)는 오프로 되고, 비트선(b₀∼b₇)과 열선택신호(Y₀∼Y₇)와는 전기적으로 절단된다.

30은 메모리 매트릭스(10)의 제2블록(10b)의 열선택회로이고 이 열선택회로(30)는 비트선(b₈∼b_n)과 열선택신호(Y₀∼Y₇)를 비트선(b₈∼b_n)에 전달하는 신호선과, NMOS트랜지스터(T₈∼T_n)를 가지고 있다. 여기서, NMOS트랜지스터(T₈∼T_n)의 게이트는 모두 통합되어 블록선택신호선에 접속되어 있다.

40은 데이터선에 흐르는 전류를 전압으로 변환하는 전류전압변환회로(전류검출수단)이고, 이 전류전압변환회로(40)는 정전압인가전류 검출회로(46)와 스위칭 NMOS트랜지스터(T_a0)와 전압전달용 NMOS트랜지스터(T_b0)로 구성되어 있다.

또, 전류전압변환회로(40)는 전류를 전압으로 변환하여 전류치를 검출하는 동시에 데이터선(D_L0)에 정전압을 인가하는 정전압인가수단으로서도 기능한다.

즉, 전류전압 변환회로(40)는 제1블록(10a)이 선택되었을때에 선택된 데이터선(D_L0)을 일정전압으로 하도록 전압을 인가하고 이때에 데이터선에서 메모리셀을 통하여 비트선(이때 선택된 비트선은 GND전위로 되어 있다)에 흐르는 전류를 검출하고 그 전류량을 전압량으로 변환하여 공통데이터선(80)에 송출한다.

여기서 전류전압변환회로(40)의 내부의 기능에 대해 설명하면, 정전압인가전류검출회로(46)는 기준전위발생회로(70)에서 정전압을 받고, 데이터선(D_L0)을 정전압으로하도록 작동한다.

그리고 선택된 메모리셀에서 데이터선으로부터 흘러나오는 전류량과 동일 전류량을 데이터(D_L0)에 공급하고, 그 전류량을 전압량에 변환하여 출력단자(45)에서 출력한다.

NMOS트랜지스터(T_a0, T_b0)는 Vcc전압을 공급하는 전위단자와 공통데이터선(80)과의 사이에 직력 접속되어 있고 NMOS트랜지스터(T_a0)의 게이트는 블록선택신호(Z₀)에 접속되어 NMOS트랜지스터(T_b0)의 게이트는 정전압인가전류검출회로(46)의 출력단자(45)에 접속되어 있다. 따라서, 제1블록(10a)이 선택되어 NMOS트랜지스터(T_a0)가 도통상태로 되었을 경우, 출력단자(45)에 출력된 전압에 따른 전압이 공통데이터선(80)에 송출된다.

NMOS트랜지스터(T_a0)가 비도통의 경우에는, 출력단자(45)의 전압은 공통 데이터선(80)에 영향을 주지 않는다.

더욱, 공통 데이터선(80)은 도면에 표시하지 않은 회로를 통하여 GND단자에 전류를 방출하고 있다.

50은 데이터선에 흐르는 전류를 전압으로 변환하는 전류전압 변환회로이고, 이 전류전압 변환회로(50)는 정전압 인가 전류검출회로(56)와, 스위칭 NMOS트랜지스터(T_a1)와 전압전달용 NMOS트랜스터(T_b1)로서 구성되어 있다.

또, 전류전압변환회로(50)는 전류를 전압으로 변환하여 전류치를 검출하는 동시에 데이터선(D_L1)에 정전압을 인가하는 정전압인가 수단으로서도 기능한다.

전류전압변환회로(50)는 상기 전류전압 변환회로(40)와 동일한 결선으로 구성되어 있고, 전류전압변환회로(40)와 같이 기능한다.

더욱, 공통 데이터선(80)은 센스증폭기(도면에 표시되지 않음)에 입력되어, 이 입력된 전압은 집적회로내의 논리신호와 동일 전압진폭으로 증폭된다.

60은 행디코더이고, 이 행 디코더(60)에 행 선택 어드레스 신호가 입력되면 리드선(X₀∼X_n)의 어느1개를 선택하여 Vcc전압으로 한다.

62는 열 디코더이고, 이 열디코더(62)에는 열선택 어드레스 신호 및 정전압이 입력되어 비선택시에 정전압을 선택된 비트선 중의 어느한개에는 GND가 출력한다.

70은 기준전압발생회로이고, 기준전압(정전압)을 출력단자(72)에서 출력한다.

이 기준전압발생회로(70)는 전원전위에 노이즈가 나타나도 출력전압을 변동되게하지 않도록 회로설계되어 있다.

여기서 출력단자(72)에 접속된 배선은 밖에서의 노이즈 및 집적회로내의 타의 배선의 전위변동의 영향을 방지하기 위해 타의 배선도체, 예를들면 폴리 실리콘에 의한 배선이면 알루미늄층 및 알루미늄 기판에 의해 실드하는것이 바람직하다.

기준전압발생회로(70)를 사용하여 열디코더(62)에 의한 비트선 정전압 인가전류 검출회로(46)에 의한 데이터선 전압을 발생하게하는 이유는 집적회로내의 데이터선, 비트선의 개개에 정전압발생용의 트랜지스터를 구비한 경우, 트랜지스터의 특성 불균형에 의해 데이터선이나비트선에 인가되는 정전압이 불균일 되므로 이것을 방지하기 위해서다.

즉, 기준전압발생회로를 사용하는 것에 의해 선택된 블록내의 선택된 비트선이외의 비트선과 데이터선의 전압을 같은 크기의 정전압으로할 수가 있고 선택된 블록내의 모든 비선택메모리셀의 소스와 드레인을 동일 전압으로서 비선택 비트선에의 루전류를 방지할 수 있다.

제3도는 정전압인가 전류검출회로(46)의 1예를 표시하는 회로도이다.

동도면에 있어, 100은 차동증폭회로이고, 이 차동증폭회로(100)은 PMOS트랜지스터(104,106)와 NMOS트랜지스터(114,116,118)로 구성된다.

기준전압 입력을 기준전압발생회로(70)의 출력단자(72)에 접속하고 데이터선(10_L0)을 전류입력단(44)에 접속하고 그의 반전 출력을 노드(94)에 출력하고 있다.

여기서, NMOS트랜지스터(118)는 소스를 GND전압으로하고 게이트가 노드(72)에 접속되어 드레인은 NMOS트랜지스터(114, 116)의 소스에 접속된다,

NMOS트랜지스터(116)의 게이트에는 노드(72)가 접속되어 드레인에는 PMOS트랜지스터(106)의 게이트와 드레인이 접속되어 PMOS트랜지스터(106)의 소스에는 Vcc전압이 인가된다.

PMOS트랜지스터(104)의 소스에는 Vcc전압이 인가되어 게이트에는 PMOS트랜지스터(106)의 게이트와 드레인이 접속되어, 드레인에는 NMOS트랜지스터(114)의 드레인이 접속된다.

NMOS트랜지스터(114)의 게이트는 데이터선(D_L0)에 드레인은 노드(94)에 접속된다.

또, 102는 전류를 전압으로 변환하는 PMOS트랜지스터이고 그의 소스에는 Vcc전압이 인가되어 드레인에는 NMOS트랜지스(11)의 드레인 및 전압출력단자(45)에 접속되어, 게이트는 단자(90)에 접속되어 있다.

NMOS트랜지스터(112)의 게이트는 차동증폭회로(100)의 노드(94)에 접속되어 소스는 데이터선(D_L0)에 접속되어 데이터선(D_L0)의 전화 안정화 때문에 공급전류량을 제어한다.

제3도의 회로의 동작에 대해 다음과 같이 설명한다. 차동증폭회로(100)는 노드(72)의 기준전압과 데이터선(D_L0)의 전압과를 비교하고, 데이터선(D_L0)의 반전출력을 노드(94)를 통하여 NMOS트랜지스터(112)의 게이트에 입력한다.

이것에 의해 데이터선(D_L0)은 노드(72)의 전압과 같게되도록 제어된다.

데이터선(D_L0)은 메모리셀을 통하여 GND전압의 비트선에 대해서만 전류 경로를 가지고 있기 때문에 전류 공급은 Vcc전압만으로서 행하면 좋다.

NMOS트랜지스터(112)에 흐르는 전류는 모두 PMOS트랜지스터(102)에 흐른다.

PMOS트랜지스터(102)의 저항치는 트랜지스터의 채널폭 채널길이 및 단자(90)에서 제공되는 게이트전압에 의해 임의로 결정된다.

이 저항치와, NMOS트랜지스터(112)를 흐르는 전류에의해 출력단자(45)의 전압과 Vcc전압과의 사이에 생긴 전위차, 즉 출력진폭이 결정된다.

제4도는 열 디코더(62)의 신호출력회로부를 표시하는 회로도이다.

이 회로는 제3도와 회로구성이 유사하기 때문에 동일 부분에는 동일부호를 붙혀서 설명한다.

차동증폭회로(100)는 노드(72)에서 기준전압을 받고서 출력단(22)에서 전압을 출력하고 그의 반전출력을 노드(94)에 출력한다.

NMOS트랜지스터(112,130)가 Vcc전압의 단자를 출력단(22) 사이에 직렬로 접속되어 NMOS트랜지스터(112)의 게이트는 노드(94)에 NMOS트랜지스터(130)의 게이트는 단자(96)에 접속되어 있다.

NMOS트랜지스터(132)는 그 드레인을 출력단(22)에 소스를 GND단자에 게이트를 단자(98)에 접속하고 있다. 단자(96,98)에는 열디코더(62)의 논리디코드부(표시되지 않음)에서 Vcc전압 또는 GND전압레벨의 상복적인 논리신호가 제공된다.

제4도에 의거하여 열디코더(62)의 동작에 대해 설명한다.

출력단(22)에 정전압을 출력하는 동작은, 제3도의 회로와 동일하다.

따라서 제3도에 표시하는 회로와 상시회로를 사용하는 것에의해 집적회로 제조시의 MOS트랜지스터의 특정의 붙균형에 의한 데이터선과 소스선의 전압의 불균일성을 제거할 수가 있다.

제3도와 다른 점은, 전류검술용의 PMOS트랜지스터(102)를 구비하고 있지 않는것, 및 NMOS트랜지스터(130,132)가 추가되어 있는 것이다.

본 구성에 있어서는 NMOS트랜지스터(130,132)에 의해 출력단(22)는 GND전위와 정전압의 2치를 취할 수가 있다.

제5도는 본 실시예의 회로동작을 표시하는 전압파형도이다.

동도면에 있어, 횡축은 시간축이고 이 시간축을 등분할하여 표시하는 A,B 및 C는 데이터 판독의 1사이클을 표시하고 있고 데이터 판독사이클 A에서는 메모리 셀(Q₀)을 데이터 판독 사이클B에서는 메모리셀(Q₁)을 데이터 판독 사이틀C에서는 메모리셀(Q₀)을 데이터 판독 사이클B에서는 메모리셀(Q₁)을 데이터판독 사이클C에서는 메모리셀(Q₈)을 판독하는 경우를 표시한다.

여기에서는 메모리셀(Q₁)만 프로우팅 게이트에 과잉전류가 충분히 주입되어 컨트를 게이트에 Vcc전압이 인가되어도 드레인.소스간에 전류가 흐르지 않는것으로 한다. 데이터 판독 사이클A에 있어 행디코더(60)메 의해 위드선(X₀)을 Vcc전압, 워드선(X₂)을 GND전압으로하고, 열터코더(62)에 의해 출력(Y₀)만을 GND전압으로하고 타의 열 선택신호는 정전압의 그대로한다.

더욱 블록디코더(64)에 의해 출력(Z₀)을 Vcc전압, 출력(Z₁)을 GND전압으로서 제1블록(10a)을 선택한다. 그러면, 트랜지스터(T₀∼T₇)는 온이되고, 트랜지스터(T₈∼T_n)는 오프가 되어, 신호(Y₀∼Y₇)는 비트선(b₀∼b₇)에 전달되므로 비트선(b₀)은 GND전위, 비트선(b₁∼b₇)는 정전압으로 된다.

이때, 데이터선(D_L0)에도 정전압 인가전류검출회로(46)에의해 정전압이 인가되어 있고, 선택메모리셀(Q₀)이외의 선택워드선(X₀)에 접속되어 있는 메모리셀(Q₁∼Q₇)의 드레인 전압, 소스전압은 함께 정전압이기 때문에, 드레인.소스간에 전류는 흐르지 않는다.

이때, 메모리셀(Q₀)이 흘리는 전류는 데이터선(D_L0)을 통하여 정전압인가 전류 검출회로(46)에 의해 공급된다. 이 전류는 전압으로 변환되어, 출력단(45)에 나타난다.

MOS트랜지스터(T_a0)는 그 게이트에 Vcc전압이 제공되어서 온이되어 있기 때문에, 변환된 전압에 따라 전류를 트랜지스터(T₀)를 통하여 공통 데이터선(80)에 출력하고 공통 데이터선(80)의 전압을 변화하게 한다. 이때, 블록 디코더(64)의 출력(Z₁)은 GND전위이기 때문에 NMOS트랜지스터(T_b0)는 오프이고, 정전압인가 전류검출회로(56)의 출력단(55)의 전압은, 공통데이터선(80)의 출력에는 영향을 주지 않는다.

비 선택 블록인 제2블록(10b)의 비트선(b₈∼b_n)은 NMOS트랜지스터(T₈∼T_n)가 오프이기 때문에 전압을 제어하는 수단을 가지지 않으나, GND전위 이상이고 정전압이하의 전압으로 되어있다.

이것에 의해 데이터선(D_L1)에 전류가 흐르고 전류검출회로(56)에서 전류가 공급되는 경우가 발생하였다하여도 NMOS트랜지스터(57)가 오프이기 때문에 공통데이터선(80)의 전압에 영향을 주지않는다.

다음은, 판독 사이클B에 이행하면, 열디코더(62)는 출력(Y₀)을 정전압으로하고, 출력(Y₁)만을 GND전위로 한다.

NMOS트랜지스터(T₀∼T₇)는 게이트입력신호(Z₀)가 Vcc전압으로 온이기 때문에, 비트선(b₀)은 정전압에 비트선(b₁)은 GND전위에 이행한다.

메모리셀(Q₁)은 프로우팅 게이트에 과잉전위가 충분히 주입되어 선택되어도 드레인.소스 간에 전류를 흘리지 않는다.

한편, 판독사이클A로 선택되었든 메모리셀(Q₀)은, 비트선(b₀)이 정전압에 이행하면, 전류를 흘리지 않게하기 때문에 정전압인가 전류검출회로(40)는 메모리셀(Q₀)의 전류감소를 전압량으로 변환하여 공통데이터선(80)에 출력한다.

데이터 판독사이클C에서는 사이클B에서 열디코더(62)의 출력(Y₀)이 GND전위에 출력(Y₁)이 정전압에 출력(Z₁)이 Vcc전위로 변화한다.

이것에 의해 비트선(b₈)이 GND전위에 비트선(b₉∼b_n)이 정전압이 되고 메모리셀(Q₈)의 드레인.소스 간에 흐르는 전류에 따른 전압이 공통데이터(80)에 출력된다.

이상과 같이, 본 실시예에 의하면 제2도의 종래와 같이 메모리셀의 소스를 GND전위로하고 드레인을 데이터선으로 하는것이 아니고, 메모리셀의 소스를 비트선으로서 드레인을 데이터선으로서 정전압인가 전류 검출회로(46)에 접속하고, 비트선을 선택 GND전위로하는 것에 의해 데이터의 판독을 행하도록하고 있다.

따라서, 종래와 같이 비트선 전환시의 GND전위에서 센스전위 근방가지 비트선의 용량 충전이 필요없게되어 더욱, 종래의 열선택 트랜지스터의 온저항에 의한 필연적인 지연도 없기 때문에 데이터판독 동작의 고속화가 가능하게 된다.

더욱, 본 실시예의 동작 설명에서는 데이터선과 비선택의 비트선간에 전위차가 없는 것으로서 설명을 했으나, 실제에는 미소한 전위차가 생기는 일이 있다. 그것은, 제1도에 있어서, 워드선과 이것에 평행으로 연장하고 있는 데이터선이 함께 n⁺확산층에 의해 형성되어 있기 때문에의 기생저항에 의한 것이다.

예를 들면, 제1블록(20)을 8개의 비트선과 1개의 데이터선 알루미늄배선으로한 경우, 데이터선 알루미늄을 블록의 가운데(좌우로 4개씩의 비트선 알루미늄)에 배치하면, 말단의 메모리셀의 드레인과 데이터선간에 800Ω정도의 저항이 존재하는것이 된다.

메모리셀이 흘리는 전류는 60μA이므로, 데이터선 알루미눔배선에서 보아 선택비트선 측에 선택워드선내에 있는 비선택 메모리셀 3개의 드레인.소스간에는 최대로서 50mV 정도의 전위차가 나타나는것이 된다.

그러나, 상기 3개의 메모리셀 모두의 드레인.소스간 전위차가 50mV였었드라도 선택메모리셀의 드레인.소스간 전위차는 1.3V이기 때문에 누전류는 선택메모리셀의 흘리는 전류의 1/10이하이고, 판독동작에는 거의 영향은 없다.

더욱, 실제로는 이 경우의 비선택 셀 소스로되는 데이터선의 전위가 1.3V와 GND전위에 대해 높기 때문에 기판효과에 의한 비선택셀의 한계치 상승몫으로 누전류는 상기 설명보다 작다.

또, 본 실시예에 의한 데이터의 판독의 고속성에 대해 천이시간을 표시하는 시정수를 종래의 장치와 비교하면 다음과 같이 된다.

여기서, 8개의 비트수에 1개의 비율로 데이터선을 구비하여 제1블록(10a)을 구성하는 경우를 생각한다.

종래의 장치에 있어 비트선 선택용 MOS트랜지스터의 온저항의 1kΩ로 한다.

비트선의 용량은 1개에 대해 2PF정도이기 때문에 종래의 장치에서의 시정수는 2ms로 된다.

본 실시예의 정전압인가 전류 검출회로(46)의 메모리셀 전류의 유무에 의한 전압진폭은 회로내의 트랜지스터의 조합만에 의해 결정될 수 있으나, 3mV정도로 한다.

메모리셀의 전류를 60μA로 하면, 이때의 정전압인가 전류검출회로(46)의 등가 입력저항은, 3mV/60μA에서 50Ω로 된다.

또, 데이터선의 용량은 크게 견적하여도 10pF정도이므로, 시정수는 50Ω×10pF=0.5ms도 되어, 종래의 장치와는 현저하게 고속인 것을 알수 있다.

더욱 상기 실시예에 있어서는 EPROM집적회로를 예로 들어 설명했으나, 본 발명은 이것에 한정되지 않고, 행 및 열을 선택적으로 구동하여 메모리셀을 선택하는 불휘발성 반도체 장치이면, 적용할 수가 있다.

이상 설명한 것과 같이 본 발명에 의하면 비트선 전환시의 GND전위에서 센스전위 근방까지 비트선의 용량충전이 필요없게 되어, 더욱 종래의 열선택 트랜지스터의 온저항에 의한 필연적인 지연도 없이 때문에 데이터 판독동작의 고속화가 가능하다는 효과가 있다.

Claims (9)

1. 열 및 행으로 배열된 반도체 메모리 셀을 구비한 메모리 메트릭스와; 상기 메모리 메트릭스의 행방향으로 연장되고 각 워드선이 해당 행에 대응하여 배열된 모든 반도체 메모리 셀의 제어 게이트에 접속된 복수의 워드선과; 상기 워드선을 통하여 반도체 메모리 셀의 행중의 하나에 행선택신호를 출력하는 행 디코더와; 열 방향으로 연장되고 그 열에 배열된 반도체 메모리 셀의 소스에 접속된 복수의비트선과; 상기 비트선을 통하여 반도체 메모리셀의 열중의 하나에 열선택신호를 출력하는 열디코더와; 모든 반도체 메모리셀의 드레인에 접속된 데이터 선과; 상기 데이터 선을 통하여 모든 반도체 메모리셀의 드레인에 일정한 전압을 인가하고 데이터선을 일정한 전압으로 유지하는데 필요한 전류를 검출하는 정전압 인가/전류 검출수단으로 구성되는 것을 특징으로 하는 불휘발성 반도체 기억장치.
2. 제1항에 있어서, 각 메모리셀은 플로팅 게이트 전자사태(avalanche) 주입 MOS FET를 구비하는 것을 특징으로 하는 불휘발성 반도체 기억장치.
3. 제1항에 있어서, 상기 정전압 인가/전류 검출수단에 의해 검출된 전류에 따라 선택된 메모리 셀에 저장된 데이터를 검출하는 수단을 더 구비하는 것을 특징으로 하는 불휘발성 반도체 기억장치.
4. 제3항에 있어서, 상기 데이터 검출 수단은 상기 정 전압 인가/전류 검출수단에 의해 검출된 전류를 전압으로 변환시키는 트랜지스터와 상기 변환에 의해 얻어진 전압의 크기에 따라 논리 신호 1 또는 0을 발생하기 위해 상기 변환에 의해 얻어진 전압을 증폭시키는 센스 증폭기를 구비하는 것을 특징으로 하는 불휘발성 반도체 기억장치.
5. 제1항에 있어서, 기준 전압을 제공하는 전압 발생회로를 더 구비하는 불휘발성 반도체 기억장치에서, 상기 정전압 인가/전류 검출수단은 상기 기준 전압에 따라 상기 일정한 전압을 발생하고 상기 열디코더는 상기 정 전압과 실질적으로 크기가 동일한 전압의 비선택신호를 발생하여 상기 비선택 비트선에 상기 비선택 신호를 공급하는 것을 특징으로 하는 불휘발성 반도체 기억장치.
6. 제1항에 있어서, 동일한 열에 있는 메모리셀은 동일한 비트선에 접속된 소스를 가지며, 동일한 행에 있는 메모리셀은 동일한 워드선에 접속된 제어게이트를 갖는 것을 특징으로 하는 불휘발성 반도체 기억장치.
7. 제5항에 있어서, 상기 열 디코더는 제1전위(GND)에 있는 레벨의 선택 신호를 상기 선택된 비트선에 공급하는 것을 특징으로 하는 불휘발성 반도체 기억장치.
8. 제5항에 있어서, 상기 행 디코더는 제1레벨(GND)의 비선택신호를 비선택 워드선에 공급하며 제2레벨(Vcc)의 선택신호를 상기 선택된 워드선에 공급하는 것을 특징으로 하는 불휘발성 반도체 기억장치.
9. 행과 열에 배열된 반도체 메모리셀을 가지며, 상기 메모리 메트릭스는 서로 연속되어 다른 블럭의 열에 의해 분리되지 않은 열을 각각 구성하는 복수의 블럭으로 분할된 메모리 메트릭스와; 상기 블럭내의 상기 열방향으로 연장되고, 각 워드선이 상기 블럭내의 행의 하나에 대응하여 배열된 모든 반도체 메모리셀의 제어게이트에 접속된 복수의 워드선과; 상기 워드선을 통해 반도체 메모리셀의 행중의 하나에 행 선택신호를 출력하는 행디코더와; 상기 열방향으로 연장되고 열에 배열된 반도체 메모리셀의 소스에 접속된 복수의 비트선과, 상기 블럭내에 있는 반도체 메모리셀의 해당 열중의 하나에 상기 비트선을 통하여 열선택신호를 출력하는 열디코더와; 상기 블럭내에 있는 모든 반도체 메모리셀의 해당 드레인에 접속된 데이터선과; 상기 데이터선을 통해 블럭내에 있는 모든 반도체 메모리셀의 해당 드레인에 일정한 전압을 인가하고 상기 데이터선을 일정한 전압으로 유지하는데 필요한 전류를 검출하는 정 전압 인가/전류 검출수단을 구비하는 것을 특징으로 하는 불휘발성 반도체 기억장치.