KR0184198B1 - 클럭 발생장치 - Google Patents

클럭 발생장치 Download PDF

Info

Publication number
KR0184198B1
KR0184198B1 KR1019960032583A KR19960032583A KR0184198B1 KR 0184198 B1 KR0184198 B1 KR 0184198B1 KR 1019960032583 A KR1019960032583 A KR 1019960032583A KR 19960032583 A KR19960032583 A KR 19960032583A KR 0184198 B1 KR0184198 B1 KR 0184198B1
Authority
KR
South Korea
Prior art keywords
clock
selector
output
phase
system clock
Prior art date
Application number
KR1019960032583A
Other languages
English (en)
Other versions
KR19980013886A (ko
Inventor
성원식
Original Assignee
정장호
엘지정보통신주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 정장호, 엘지정보통신주식회사 filed Critical 정장호
Priority to KR1019960032583A priority Critical patent/KR0184198B1/ko
Publication of KR19980013886A publication Critical patent/KR19980013886A/ko
Application granted granted Critical
Publication of KR0184198B1 publication Critical patent/KR0184198B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/07—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop using several loops, e.g. for redundant clock signal generation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/0805—Details of the phase-locked loop the loop being adapted to provide an additional control signal for use outside the loop

Abstract

본 발명은 효율적인 동기망을 구현하기 위하여 다양한 출력 클럭을 제공하기 위한 클럭 발생장치에 관한 것이다.
종래 클럭 유니트의 출력 클럭 발생장치는 운용자가 동기망을 구성하기 어려웠고 또한 출력 클럭을 선택할 수 없으므로 동기망을 구현하는데 있어 효율이 떨어지는 문제점이 있었다.
이것을 해결하기 위해, 본 발명은 내부 발진 클럭을 생성하는 내부 클럭 발생부와, 제1, 제2기준 입력 클럭와 내부 클럭 발생부로부터 발생된 내부 발진 클럭 중 하나를 시스템 클럭의 소스로 동작하도록 선택하여 출력하는 제1클럭 선택부와, 제1클럭선택부로부터 출력된 클럭 신호와 위상 동기시켜 시스템 클럭을 발생하는 제1위상 동기루프부와, 제1, 제2 기준 입력 클럭 중 하나를 선택하여 출력하는 제2클럭 선택부와, 제1위상 동기 루프부로부터 출력된 시스템 클럭을 분주시키는 시스템 클럭 분주부와, 제2클럭 선택부로부터 출력된 클럭과 시스템 클럭 분주부로부터 분주된 시스템 클럭을 각각 위상 동기시키고 둘중 하나를 선택하여 출력하는 제2위상 동기 루프/제3 클럭 선택부와, 시스템 클럭 분주부로부터 분주된 시스템 클럭과 제2위상 동기 루프/제3클럭 선택부로부터 출력된 신호중 하나를 외부 클럭으로 출력하는 제4클럭 선택부로 구성된다.

Description

클럭 발생장치
제1도는 본 발명에 의한 클럭 발생장치의 블럭 구성도.
* 도면의 주요부분에 대한 부호의 설명
101 : 내부 클럭 발생부 102 : 제1클럭 선택부
103 : 제1위상 동기 루프부 104 : 제2클럭 선택부
105 : 시스템 클럭 분주부 106 : 제2위상 동기 루프/제3클럭 선택부]
107 : 제4클럭 선택부
본 발명은 클럭 유니트에 관한 것으로, 특히 효율적인 동기망을 구현하기 위하여 다양한 출력 클럭을 제공하기 위한 클럭 발생장치에 관한 것이다.
종래 클럭 발생장치는 운용자가 동기망을 구성하기 어려웠고 또한 출력 클럭을 선택할 수 없으므로 동기망을 구현하는데 있어 효율이 떨어지는 문제점이 있었다.
따라서 본 발명은 상기와 같은 종래 기술의 문제점을 해결하기 위한 것으로서, 본 발명은 효율적인 동기망을 구현하기 위하여 다양한 출력 클럭을 제공하기 위한 클럭 발생장치를 제공하는데 그 목적이 있다.
이러한 본 발명의 목적을 달성하기 위한 기술적 수단은, 내부 발진 클럭을 생성하는 내부 클럭 발생부와, 제1, 제2기준 입력 클럭와 상기 내부 클럭 발생부로부터 발생된 내부 발진 클럭 중 하나를 시스템 클럭의 소스로 동작하도록 선택하여 출력하는 제1클럭 선택부와, 상기 제1클럭 선택부로부터 출력된 클럭 신호와 위상 동기시켜 시스템 클럭을 발생하는 제1위상 동기 루프부와, 상기 제1, 제2기준 입력 클럭 중 하나를 선택하여 출력하는 제2클럭 선택부와, 상기 제1위상 동기 루프부로부터 출력된 시스템 클럭을 분주시키는 시스템 클럭 분주부와, 상기 제2클럭 선택부로부터 출력된 클럭과 상기 시스템 클럭 분주부로부터 분주된 시스템 클럭을 각각 위상 동기시키고 둘중 하나를 선택하여 출력하는 제2위상 동기 루프/제3클럭 선택부와, 상기 시스템 클럭 분주부로부터 분주된 시스템 클럭과 상기 제2위상 동기 루프/제3클럭 선택부로부터 출력된 신호중 하나를 외부 클럭으로 출력하는 제4클럭 선택부로 이루어진 것이다.
이하, 본 발명을 첨부한 도면에 의거하여 상세히 설명하면 다음과 같다.
제1도는 본 발명에 의한 클럭 발생장치의 블럭 구성도를 나타낸 것으로서, 내부 발진 클럭을 생성하는 내부 클럭 발생부(101)와, 제1, 제2기준 입력 클럭(RT1)(RT2)와 상기 내부 클럭 발생부(101)로부터 발생된 내부 발진 클럭(INT)중 하나를 시스템 클럭(ST)의 소스로 동작하도록 선택하여 출력하는 제1클럭 선택부(102)와, 상기 제1클럭 선택부(102)로부터 출력된 클럭 신호와 위상 동기시켜 시스템 클럭(ST)을 발생하는 제1위상 동기 루프부(103)와, 상기 제1, 제2기준 입력 클럭(RT1)(RT2)중 하나를 선택하여 출력하는 제2클럭 선택부(104)와, 상기 제1위상 동기 루프부(103)로부터 출력된 시스템 클럭(ST)을 분주시키는 시스템 클럭 분주부(105)와, 상기 제2클럭 선택부(104)로부터 출력된 클럭과 상기 시스템 클럭 분주부(105)로부터 분주된 시스템 클럭(ST)를 각각 위상 동기시키고 둘중 하나를 선택하여 출력하는 제2위상 동기 루프/제3클럭 선택부(106)와, 상기 시스템 클럭 분주부(105)로부터 분주된 시스템 클럭(ST)과 상기 제2위상 동기 루프/제3클럭 선택부(106)로부터 출력된 신호중 하나를 외부 클럭(OT)으로 출력하는 제4클럭 선택부(107)로 구성되어 있다.
이와 같이 구성된 본 발명의 작용 및 효과를 시스템 클럭(ST) 클럭과 외부 클럭을 발생하는 두가지 부분으로 나누어 설명하면 다음과 같다.
먼저, 시스템 클럭(ST)은 출력하는 과정은 제1클럭 선택부(102)에서 입력되는 제1, 제2기준 입력 클럭(RT1)(RT2)과 내부 클럭 발생부(101)에서 입력되는 내부 발진 클럭(INT)중 하나를 선택하여 출력하게 된다.
그러면, 제1위상 동기 루프부(103)는 상기 제1클럭 선택부(102)로부터 출력된 클럭과 위상 동기시켜 시스템 클럭(ST)을 출력하게 된다.
다음으로, 출력 클럭(OT)을 출력하는 과정은 먼저, 제2클럭 선택부(104)에서 상기 제1, 제2기준 입력 클럭(RT1)(RT2) 중 하나를 선택하여 출력하게 된다.
그러면, 시스템 클럭 분주부(105)는 상기 제1위상 동기 루프부(103)로부터 출력된 시스템 클럭(ST)을 분주하여 출력하게 된다.
그러면, 제2위상 동기 루프/제3클럭 선택부(106)는 상기 시스템 클럭 분주부(105)로부터 분주된 시스템 클럭(ST)과 상기 제2클럭 선택부(104)로부터 출력된 클럭을 내부의 제2위상 동기 루프를 통해 각각 동기시킨 스무스(smooth)한 클럭 중 하나를 선택하여 출력하게 된다.
따라서, 제4클럭 선택부(107)는 상기 시스템 클럭 분주부(105)로부터 분주된 시스템 클럭(ST)과 상기 제2위상 동기 루프/제3클럭 선택부(106)로부터 출력된 신호중 하나를 외부 클럭(OT)으로 출력하게 된다.
여기서, 선택하여 출력한다는 것은 모두 소프트웨어적으로 운용자가 외부에서 선택이 가능하도록 하고, 운용자가 손쉽게 동기망에서의 해당 장비의 시스템 클럭과 출력 클럭을 선택하여 동기망을 구현하는데 있어서 다양하고 효율적으로 수행할 수 있도록 함으로 뜻한다.
이상에서 설명한 바와 같이 본 발명은 운용자가 다양한 클럭 선택할 수 있으므로 효율적인 동기망을 구현할 수 있는 효과가 있다.

Claims (1)

  1. 내부 발진 클럭을 생성하는 내부 클럭 발생부(101)와, 제1, 제2 기준 입력 클럭(RT1)(RT2)와 상기 내부 클럭 발생부(101)로부터 발생된 내부 발진 클럭(INT) 중 하나를 시스템 클럭(ST)의 소스로 동작하도록 선택하여 출력하는 제1클럭 선택부(102)와, 상기 제1클럭 선택부(102)로부터 출력된 클럭 신호와 위상 동기시켜 시스켄 클럭(ST)을 발생하는 제1 위상 동기 루프부(103)와, 상기 제1, 제2기준 입력 클럭(RT1)(RT2)중 하나를 선택하여 출력하는 제2클럭 선택부(104)와, 상기 제1위상 동기 루프부(103)로부터 출력된 시스템 클럭(ST)을 분주시키는 시스템 클럭 분주부(105)와, 상기 제2클럭 선택부(104)로부터 출력된 클럭과 상기 시스템 클럭 분주부(105)로부터 분주된 시스템 클럭(ST)를 각각 위상 동기시키고 둘중 하나를 선택하여 출력하는 제2위상 동기 루프/제3클럭 선택부(106)와, 상기 시스템 클럭 분주부(105)로부터 분주된 시스템 클럭(ST)과 상기 제2위상 동기 루프/제3클럭 선택부(106)로부터 출력된 신호중 하나를 외부 클럭(OT)으로 출력하는 제4클럭 선택부(107)를 포함하여 구성된 것을 특징으로 한 클럭 발생장치.
KR1019960032583A 1996-08-05 1996-08-05 클럭 발생장치 KR0184198B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960032583A KR0184198B1 (ko) 1996-08-05 1996-08-05 클럭 발생장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960032583A KR0184198B1 (ko) 1996-08-05 1996-08-05 클럭 발생장치

Publications (2)

Publication Number Publication Date
KR19980013886A KR19980013886A (ko) 1998-05-15
KR0184198B1 true KR0184198B1 (ko) 1999-04-15

Family

ID=19468808

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960032583A KR0184198B1 (ko) 1996-08-05 1996-08-05 클럭 발생장치

Country Status (1)

Country Link
KR (1) KR0184198B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100431805B1 (ko) * 2002-05-16 2004-05-17 뮤텔테크놀러지 주식회사 단일 칩 시스템의 클럭신호 발생회로 및 방법
KR100666492B1 (ko) * 2005-08-11 2007-01-09 삼성전자주식회사 타이밍 생성기 및 그 동작 방법

Also Published As

Publication number Publication date
KR19980013886A (ko) 1998-05-15

Similar Documents

Publication Publication Date Title
US5781054A (en) Digital phase correcting apparatus
KR920005502A (ko) 디지탈 위상 고정루프
KR960012737A (ko) 순간적으로 클럭 주파수를 쉬프트하는 위상 동기 회로(pll) 시스템 클럭 발생기
KR960028380A (ko) 위상동기루프회로의 클럭지연보상 및 듀티제어 장치
KR970031357A (ko) 소수배 시스템에 있어서 클록 동기 체계(clock synchronization scheme for fractional multiplication systems)
KR0184198B1 (ko) 클럭 발생장치
CA2125450A1 (en) Method and Apparatus for Switching of Duplexed Clock System
KR960005923B1 (ko) 마이크로프로세서에 의해 제어되는 동작부와 스위칭 모드 파워 서플라이를 구비한 텔레비젼 수상기
US6359948B1 (en) Phase-locked loop circuit with reduced jitter
RU2005108980A (ru) Способ и устройство для уменьшения фазовых скачков при переключении источников синхронизации
KR100431805B1 (ko) 단일 칩 시스템의 클럭신호 발생회로 및 방법
JP2001244923A (ja) クロック生成回路
JPH0741228Y2 (ja) デジタル信号多重化装置
JPH10150360A (ja) ウィンドウクロック信号発生方法及びウィンドウクロック信号発生回路
KR0177237B1 (ko) 디지탈 비디오카세트레코더에 있어서 락드모드용 오디오계의 클럭생성기
KR0160725B1 (ko) 수평동기신호 동기장치
JPH0267031A (ja) 周波数ホッピング装置
KR20000061197A (ko) 복수의 위상동기루프를 이용한 클록 주파수 제어장치 및 방법
KR100328761B1 (ko) 광통신 시스템의 시스템 클럭 유니트 스위칭 장치
JPS60262232A (ja) 同期回路システム
JP2979811B2 (ja) クロック出力回路
JPS61255125A (ja) 基準位相発生回路
JPH04227141A (ja) 時分割多重化信号分離回路
JPH0983350A (ja) クロック発生装置
JPH02196534A (ja) 多重化装置

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121115

Year of fee payment: 15

LAPS Lapse due to unpaid annual fee