JPH0267031A - 周波数ホッピング装置 - Google Patents
周波数ホッピング装置Info
- Publication number
- JPH0267031A JPH0267031A JP63216267A JP21626788A JPH0267031A JP H0267031 A JPH0267031 A JP H0267031A JP 63216267 A JP63216267 A JP 63216267A JP 21626788 A JP21626788 A JP 21626788A JP H0267031 A JPH0267031 A JP H0267031A
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- hopping
- oscillator
- pll
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000010355 oscillation Effects 0.000 claims abstract description 14
- 230000005540 biological transmission Effects 0.000 claims description 17
- 238000010586 diagram Methods 0.000 description 7
- 238000000034 method Methods 0.000 description 6
- 238000004891 communication Methods 0.000 description 5
- 235000008694 Humulus lupulus Nutrition 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000001228 spectrum Methods 0.000 description 1
- 230000006641 stabilisation Effects 0.000 description 1
- 238000011105 stabilization Methods 0.000 description 1
- 238000001308 synthesis method Methods 0.000 description 1
- 238000003786 synthesis reaction Methods 0.000 description 1
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、スペクトラム拡散（Ｓ Ｓ）通信方式、特に
周波数ホッピング方式の発振周波数源に関する。
周波数ホッピング方式の発振周波数源に関する。
ＳＳ通信方式としては、直接拡散（ＤＳ）方式と周波数
ホッピング（ＦＨ）方式とが、代表的である。ＤＳ方式
では疑似雑音符号（ＰＮ符号）の発生のみでよいが、Ｆ
Ｈ方式では、ＰＮ符号に応じて周波数をホッピングさせ
る周波数シンセサイザが必要となる。
ホッピング（ＦＨ）方式とが、代表的である。ＤＳ方式
では疑似雑音符号（ＰＮ符号）の発生のみでよいが、Ｆ
Ｈ方式では、ＰＮ符号に応じて周波数をホッピングさせ
る周波数シンセサイザが必要となる。
ところで、直接合成方式のシンセサイザは、東回（ａｌ
に示すように、入力周波数に対して、ミクサ１帯域フイ
ルタ（ＢＰＦ）、分周器、低域フィルタ（ＬＰＦ）から
なる” Ａｄｄ ａｎｄ Ｄｉｖｉｄｅ ”モジュール
を同図（ｂ）のように組合わせて多数の周波数を発生す
る。この方式は各フィルタの調整が難しく、また装置が
大規模、高価なものになる。
に示すように、入力周波数に対して、ミクサ１帯域フイ
ルタ（ＢＰＦ）、分周器、低域フィルタ（ＬＰＦ）から
なる” Ａｄｄ ａｎｄ Ｄｉｖｉｄｅ ”モジュール
を同図（ｂ）のように組合わせて多数の周波数を発生す
る。この方式は各フィルタの調整が難しく、また装置が
大規模、高価なものになる。
一方、ＰＬＬ方式のシンセサイザは第７図のような構成
で出力周波数を可変分周器により、変化させる。この装
置は小型、安価であるが、低域フィルタ（ＬＰＦ）の時
定数のため、高速に周波数を変化させることが困難で、
ＦＨ方式のＳＳ通信には使用できなかった。
で出力周波数を可変分周器により、変化させる。この装
置は小型、安価であるが、低域フィルタ（ＬＰＦ）の時
定数のため、高速に周波数を変化させることが困難で、
ＦＨ方式のＳＳ通信には使用できなかった。
本発明の目的は、ＰＬＬ方式のシンセサイザの改良によ
り、小型でしかも広い周波数範囲にわたって、周波数ホ
ッピングが可能なホッピング装置を提供することにある
。
り、小型でしかも広い周波数範囲にわたって、周波数ホ
ッピングが可能なホッピング装置を提供することにある
。
本発明の周波数ホッピング装置は、ホッピングされる周
波数（ホッピング周波数）の個数より少ない個数のＰＬ
Ｌ発振器よりなり、各ＰＬＬ発振器が１個もしくは１個
以上の周波数を分担し、ＰＬＬ発振器の切替えにより発
振周波数を変えるホッピング周波数発振部と、拡散符号
に対応してあらかじめ決められた周波数値に対応する信
号を発生する周波数パターン発生部と、前記ホッピング
周波数発振部と周波数パターン発生部との間に介在し、
周波数パターン発生部の出力を読取り、ホッピング周波
数発振部に、該当するＰＬＬ発振器とその周波数を設定
させる設定信号と、この設定信号から一定時間をおいて
、該当ＰＬＬ発振器を切替え出力させる選択信号とを送
出する制御部とを備えたものである。
波数（ホッピング周波数）の個数より少ない個数のＰＬ
Ｌ発振器よりなり、各ＰＬＬ発振器が１個もしくは１個
以上の周波数を分担し、ＰＬＬ発振器の切替えにより発
振周波数を変えるホッピング周波数発振部と、拡散符号
に対応してあらかじめ決められた周波数値に対応する信
号を発生する周波数パターン発生部と、前記ホッピング
周波数発振部と周波数パターン発生部との間に介在し、
周波数パターン発生部の出力を読取り、ホッピング周波
数発振部に、該当するＰＬＬ発振器とその周波数を設定
させる設定信号と、この設定信号から一定時間をおいて
、該当ＰＬＬ発振器を切替え出力させる選択信号とを送
出する制御部とを備えたものである。
なお、拡散符号とは広義の意味でディジタル信号で変調
された符号をも含む。
された符号をも含む。
ホッピング周波数発振部は、−個のＰＬＬ発振器でなく
、多数のＰＬＬ発振器を複合したものを用い、各ＰＬＬ
発振器を切替えて出力するようにする。ホッピング周波
数の個々の周波数について、ＰＬＬ発振器を用意してお
けば、切替え出力には時間遅れは全くなく、高速切替が
可能になる。
、多数のＰＬＬ発振器を複合したものを用い、各ＰＬＬ
発振器を切替えて出力するようにする。ホッピング周波
数の個々の周波数について、ＰＬＬ発振器を用意してお
けば、切替え出力には時間遅れは全くなく、高速切替が
可能になる。
しかし、各ＰＬＬ発振器が１つの発振周波数を分担する
ことは現実的でないから、本発明ではコストを考えて１
以上の発振周波数を分担させ、ＰＬＬ発振器の周波数設
定（可変分周器の分周比の設定）と、この発振器の出力
の切替えとの時間をずらす。すなわち、周波数設定をし
て、ＰＬＬ発振器が定常の周波数となった時点で、この
発振器の出力をホッピング周波数発振部の出力として切
替え出力させる。
ことは現実的でないから、本発明ではコストを考えて１
以上の発振周波数を分担させ、ＰＬＬ発振器の周波数設
定（可変分周器の分周比の設定）と、この発振器の出力
の切替えとの時間をずらす。すなわち、周波数設定をし
て、ＰＬＬ発振器が定常の周波数となった時点で、この
発振器の出力をホッピング周波数発振部の出力として切
替え出力させる。
前記ＰＬＬ発振器の選定・周波数設定・切替は制御部が
周波数パターン発生部のデータを読取って行なう。
周波数パターン発生部のデータを読取って行なう。
送信装置の場合にはディジタル信号“１”“０″によっ
て変調するので、たとえば７ビソトのＭ系列を使用する
とすれば１４個の周波数になる。
て変調するので、たとえば７ビソトのＭ系列を使用する
とすれば１４個の周波数になる。
以下、図面を参照して、本発明の実施例につい説明する
。以下では周波数ホッピングをＦＨと略称する。第１図
（ａｌは、ＦＨ送信装置の回路プロ・７り図で、送信デ
ータＴＸＤを入力し、変調されたホッピング周波数信号
を出力する。第１図ｆｂ）に各部の信号のタイミングチ
ャートを示す。
。以下では周波数ホッピングをＦＨと略称する。第１図
（ａｌは、ＦＨ送信装置の回路プロ・７り図で、送信デ
ータＴＸＤを入力し、変調されたホッピング周波数信号
を出力する。第１図ｆｂ）に各部の信号のタイミングチ
ャートを示す。
この例は７ビツトのＭ系列を拡散符号とするもので、送
信データＴＸＤのデータ“０”に対して周波数パターン
をｆ、、ｆ、、ｆｃ、ｆ、、ｆ、、（ｒ、ｆ、、データ
“１”に対してｆｌ、、ｆ、、ｆ、、ｆｋ、ｆ、、ｆ。
信データＴＸＤのデータ“０”に対して周波数パターン
をｆ、、ｆ、、ｆｃ、ｆ、、ｆ、、（ｒ、ｆ、、データ
“１”に対してｆｌ、、ｆ、、ｆ、、ｆｋ、ｆ、、ｆ。
ｆ７と定める。周波数パターン発生部１は、タイミング
クロックＴＸＣを一周期ごとに出力し、図示していない
送信信号処理部から送信データを入力する。周波数デー
タＦＸは図示のように変化し、制御部２はクロックＲＣ
Ｋでａ〜ｎで表示される周波数データＦＸを読出す。
クロックＴＸＣを一周期ごとに出力し、図示していない
送信信号処理部から送信データを入力する。周波数デー
タＦＸは図示のように変化し、制御部２はクロックＲＣ
Ｋでａ〜ｎで表示される周波数データＦＸを読出す。
制御部２は、周波数データＦ、から判断してホッピング
周波数発振部３に設定信号Ｆ、（ｎ＝１〜７）と選択信
号ＳＥＬを該当するＰＬＬ発振器に送出する。なおホッ
ピング周波数発振部３の構成例を第４図、第５図に示し
である。設定信号！？、、は、たとえばＦｌは＃１のＰ
ＬＬ発振器の設定信号を指し、選択信号ＳＥＬの表示で
１．２゜７はそれぞれＰＬＬ発振発振器−１〜＃７力に
切替える信号であることを示す。なお第１図［ｂｌにお
いて、Ｆ、ｔは周波数データ、Ｆｎは設定データ、ＯＵ
Ｔは周波数で、各々異なるものであるが、それぞれの対
応を示すため、ａ、ｂ、 −ｎと共通に表示しである。
周波数発振部３に設定信号Ｆ、（ｎ＝１〜７）と選択信
号ＳＥＬを該当するＰＬＬ発振器に送出する。なおホッ
ピング周波数発振部３の構成例を第４図、第５図に示し
である。設定信号！？、、は、たとえばＦｌは＃１のＰ
ＬＬ発振器の設定信号を指し、選択信号ＳＥＬの表示で
１．２゜７はそれぞれＰＬＬ発振発振器−１〜＃７力に
切替える信号であることを示す。なお第１図［ｂｌにお
いて、Ｆ、ｔは周波数データ、Ｆｎは設定データ、ＯＵ
Ｔは周波数で、各々異なるものであるが、それぞれの対
応を示すため、ａ、ｂ、 −ｎと共通に表示しである。
この例では各ＰＬＬ発振器は＃１がｆ、、ｆ、を＃２が
ｒ、、ｒｉというように２波を分担する。設定信号Ｆｎ
によって該当ＰＬＬ発振器が周波数の設定を変更してか
ら、出力が選択されるまで一定の時間Ｔ２をおく。この
例ではクロックＣＫＩの６クロツク分に相当する時間と
している。
ｒ、、ｒｉというように２波を分担する。設定信号Ｆｎ
によって該当ＰＬＬ発振器が周波数の設定を変更してか
ら、出力が選択されるまで一定の時間Ｔ２をおく。この
例ではクロックＣＫＩの６クロツク分に相当する時間と
している。
ＰＬＬ発振器が周波数設定後、安定に出力するるまでに
は、時間Ｔ１が必要であるから、このＰＬＬ発振器を切
替える時間Ｔ２は当然Ｔｔ＞ＴＩでなければならない。
は、時間Ｔ１が必要であるから、このＰＬＬ発振器を切
替える時間Ｔ２は当然Ｔｔ＞ＴＩでなければならない。
ＰＬＬ発振器の数が多い程、条件を満足することが容易
である。この条件をみたす最低限のＰＬＬ発振器の個数
ｎを以下に求める。
である。この条件をみたす最低限のＰＬＬ発振器の個数
ｎを以下に求める。
データ伝送速度ｆ ＴＸＣ（Ｔ Ｘ Ｃの逆数）、符号
長Ｎとすればこの条件は Ｔｚ＝（１／ｒｔｘｃ： Ｎ）Ｘ（ｎ １）＞ＴＩ
ｉｌｌとすることができる。つまり、データ変
更前で周波数が安定しなければならない許容最長時間を
、Ｔ２として、ＰＬＬ発振器はその安定時間Ｔ１ですで
に定常になっていることを要件としたものである。（１
）式から ｎ ＞ＴＩ／（１／ｆＴＸｃ ： ＮＵ ＋ １最低
個数ｎより大きければよいが、コストの点を考慮し、し
かもある程度の余裕をもって適宜ｎを定める。
長Ｎとすればこの条件は Ｔｚ＝（１／ｒｔｘｃ： Ｎ）Ｘ（ｎ １）＞ＴＩ
ｉｌｌとすることができる。つまり、データ変
更前で周波数が安定しなければならない許容最長時間を
、Ｔ２として、ＰＬＬ発振器はその安定時間Ｔ１ですで
に定常になっていることを要件としたものである。（１
）式から ｎ ＞ＴＩ／（１／ｆＴＸｃ ： ＮＵ ＋ １最低
個数ｎより大きければよいが、コストの点を考慮し、し
かもある程度の余裕をもって適宜ｎを定める。
周波 パターン 生部
周波数パターン発生部１の具体的回路例につき、説明す
る。第２図ｆａｔは符号長が２３−１のＭ系列を利用し
た回路である。第２図（ｂｌがタイミングチャートであ
る。Ｍ系列発生器１ｏの出力は、ＥＸ−ＯＲ回路１２で
送信データＴＸＤとＥＸ−ＯＲをとって出力される。シ
フトレジスタＩＯＡの出力がすべて“１”になると、タ
イミングクロックＴＸＣをＡＮＤ回路１１は送出し、送
信データＴＸＤを受入れる。ＥＸ−ＯＲ回路１２はＴＸ
Ｄが“０”ならばハソファとしてＴＸＤが“１”ならば
インバータとして動作する。周波数パターン発生部１は
送信データＴＸＤと、ＥＸ−ＯＲ回路１２の各出力ｄ、
、ｄ２．ｄ、とを周波数データＦ、とじて出力する。制
御部２からのクロ７りＲＣＫにより周波数データＦＸが
制御部２に読取られる。
る。第２図ｆａｔは符号長が２３−１のＭ系列を利用し
た回路である。第２図（ｂｌがタイミングチャートであ
る。Ｍ系列発生器１ｏの出力は、ＥＸ−ＯＲ回路１２で
送信データＴＸＤとＥＸ−ＯＲをとって出力される。シ
フトレジスタＩＯＡの出力がすべて“１”になると、タ
イミングクロックＴＸＣをＡＮＤ回路１１は送出し、送
信データＴＸＤを受入れる。ＥＸ−ＯＲ回路１２はＴＸ
Ｄが“０”ならばハソファとしてＴＸＤが“１”ならば
インバータとして動作する。周波数パターン発生部１は
送信データＴＸＤと、ＥＸ−ＯＲ回路１２の各出力ｄ、
、ｄ２．ｄ、とを周波数データＦ、とじて出力する。制
御部２からのクロ７りＲＣＫにより周波数データＦＸが
制御部２に読取られる。
次に周波数パターン発生部１の別の構成について説明す
る。第３図（ａｌが回路ブロック図、（ｂｌがタイミン
グチャートである。これは周波数データをＲＯＭ（１１
１３，ＲＯＭ（０）１４に入れておいて、クロックＲＣ
Ｋで読出すようにしたもので、ＲＯＭ＋１１１３には送
信データＴＸＤが“１”のときのデータを、ＲＯＭ（０
）１４には送信データＴＸＤが“０”のときのデータを
格納し、送信データＴＸＤによりスイッチ１６を切替え
るようにしだものである。送信データＴＸＤは、１／Ｎ
の分周器１５で発生するタイミングクロックＴＸＣで、
この回路に入力される。この実施例はＰＮ符号として、
Ｍ系列符号より、複雑な符号の場合に適している。
る。第３図（ａｌが回路ブロック図、（ｂｌがタイミン
グチャートである。これは周波数データをＲＯＭ（１１
１３，ＲＯＭ（０）１４に入れておいて、クロックＲＣ
Ｋで読出すようにしたもので、ＲＯＭ＋１１１３には送
信データＴＸＤが“１”のときのデータを、ＲＯＭ（０
）１４には送信データＴＸＤが“０”のときのデータを
格納し、送信データＴＸＤによりスイッチ１６を切替え
るようにしだものである。送信データＴＸＤは、１／Ｎ
の分周器１５で発生するタイミングクロックＴＸＣで、
この回路に入力される。この実施例はＰＮ符号として、
Ｍ系列符号より、複雑な符号の場合に適している。
ホッピング周パ 振部
第４図に示すように、ホッピング周波数発振部３はＰＬ
Ｌ発振器３１ （１１〜３１ （ｎｌとマルチプレクサ
３２とからなり、ＰＬＬ発振器の構成は第７図と同様な
ものであって、共通の基準クロック３０で駆動され、設
定信号Ｆ１〜Ｆ、、によってループ中の分周器が設定さ
れ、その出力周波数がきまる。
Ｌ発振器３１ （１１〜３１ （ｎｌとマルチプレクサ
３２とからなり、ＰＬＬ発振器の構成は第７図と同様な
ものであって、共通の基準クロック３０で駆動され、設
定信号Ｆ１〜Ｆ、、によってループ中の分周器が設定さ
れ、その出力周波数がきまる。
そして、たとえば設定信号Ｆ、によってＰＬＬ発振器３
Ｈ１１が設定されてから、Ｔ２時間後に選択信号ＳＥＬ
によってマルチプレクサ３２はＰＬＬ発振器３１ （１
）の出力を切替え出力する。
Ｈ１１が設定されてから、Ｔ２時間後に選択信号ＳＥＬ
によってマルチプレクサ３２はＰＬＬ発振器３１ （１
）の出力を切替え出力する。
第４図の回路では基準クロック３０はＰＬＬ発振器３１
（１１〜３１ （ｎ）に共通としたが、ＦＨ装置の可
変周波数範囲が広い場合には、ＰＬＬ発振器３１に含ま
れる電圧制御発振器ＶＣＯの周波数可変範囲が広くでき
ないこと、および分周比Ｎを大きくすると、不安定にな
ること等の欠点が生ずる。
（１１〜３１ （ｎ）に共通としたが、ＦＨ装置の可
変周波数範囲が広い場合には、ＰＬＬ発振器３１に含ま
れる電圧制御発振器ＶＣＯの周波数可変範囲が広くでき
ないこと、および分周比Ｎを大きくすると、不安定にな
ること等の欠点が生ずる。
このような場合には第５図のように基準クロック３０は
共通でなく、複数個の基準クロック３０Ａ。
共通でなく、複数個の基準クロック３０Ａ。
３０Ｂ、−−−としてＰＬＬ発振器３１ （１１〜３１
（ｎ）を適宜わけて、そのクラスごとに基準クロック
を変えるようにすればよい。
（ｎ）を適宜わけて、そのクラスごとに基準クロック
を変えるようにすればよい。
以上、説明したように、Ｆ Ｈ−Ｓ Ｓ通信方式におけ
るＦＨ装置として、従来周波数切替の場合に周波数が安
定するまで時間がかかり、ＦＨ装置に使用不可能であっ
たＰＬＬ発振器を複数個統合し、システム設計をなすこ
とで、高速で、かつ周波数可変範囲の広いＦＨ装置を得
ることができた。
るＦＨ装置として、従来周波数切替の場合に周波数が安
定するまで時間がかかり、ＦＨ装置に使用不可能であっ
たＰＬＬ発振器を複数個統合し、システム設計をなすこ
とで、高速で、かつ周波数可変範囲の広いＦＨ装置を得
ることができた。
ＦＨ−３Ｓ通信方式は従来のように、直接合成方式のシ
ンセサイザを用いれば全装置が大規模なものとなり、特
殊用途にしか応用されないが、本発明によるＦＨ装置に
より方式の回路規模は小規模なものとなり、汎用用途に
応用分野がひろまる効果がある。
ンセサイザを用いれば全装置が大規模なものとなり、特
殊用途にしか応用されないが、本発明によるＦＨ装置に
より方式の回路規模は小規模なものとなり、汎用用途に
応用分野がひろまる効果がある。
第１図［ａ） （ｂ）は本発明の一実施例の構成ブロッ
ク図およびタイミングチャート、第２図（ａｌ ｆｂｌ
は周波数パターン発生部の１例のブロック図・タイミン
グチャート、第３図（ａ） （ｂｌは周波数パターン発
生部の別の例のブロック図・タイミングチャート、第４
図、第５図はホッピング周波数発振部の例を示すブロッ
ク図、第６図、第７図は従来例の周波数シンセサイザの
回路ブロック図である。 １−周波数パターン発生部、 ２−・制御部、 ３−ホッピング周波数発振部、 １０−Ｍ系列発振器、 １１−Ａ Ｎ Ｄ回路、１２
−Ｅ Ｘ −ＯＲ回路、 １３−ＲＯＭ ＜１１．１
４−・・ＲＯＭ （０）、 １５−分周器、１６−・−
スイッチ、 ３０・・−基準クロック、３０Ａ、３０
Ｂ、３０−、−−一基準クロック、３１ （１） 〜３
１ （ｎＬ−Ｐ Ｌ Ｌ発振器、３２−マルチプレクサ
。 ＜ａｌｌ 第７図 第６図
ク図およびタイミングチャート、第２図（ａｌ ｆｂｌ
は周波数パターン発生部の１例のブロック図・タイミン
グチャート、第３図（ａ） （ｂｌは周波数パターン発
生部の別の例のブロック図・タイミングチャート、第４
図、第５図はホッピング周波数発振部の例を示すブロッ
ク図、第６図、第７図は従来例の周波数シンセサイザの
回路ブロック図である。 １−周波数パターン発生部、 ２−・制御部、 ３−ホッピング周波数発振部、 １０−Ｍ系列発振器、 １１−Ａ Ｎ Ｄ回路、１２
−Ｅ Ｘ −ＯＲ回路、 １３−ＲＯＭ ＜１１．１
４−・・ＲＯＭ （０）、 １５−分周器、１６−・−
スイッチ、 ３０・・−基準クロック、３０Ａ、３０
Ｂ、３０−、−−一基準クロック、３１ （１） 〜３
１ （ｎＬ−Ｐ Ｌ Ｌ発振器、３２−マルチプレクサ
。 ＜ａｌｌ 第７図 第６図
Claims (1)
- 【特許請求の範囲】 １、拡散符号に対応して、複数個の周波数を時分割で出
力する周波数ホッピング装置において、ホッピングされ
る周波数（ホッピング周波数）の個数より少ない個数の
ＰＬＬ発振器よりなり、各ＰＬＬ発振器が１個もしくは
１個以上の周波数を分担し、ＰＬＬ発振器の切替えによ
り発振周波数を変えるホッピング周波数発振部と、 拡散符号に対応してあらかじめ決められた周波数値に対
応する信号を発生する周波数パターン発生部と、 前記ホッピング周波数発振部と周波数パターン発生部と
の間に介在し、周波数パターン発生部の出力を読取り、
ホッピング周波数発振部に、該当するＰＬＬ発振器とそ
の周波数を設定させる設定信号と、この設定信号から一
定時間をおいて、該当ＰＬＬ発振器を切替え出力させる
選択信号とを送出する制御部と、 を有することを特徴とする周波数ホッピング装置。 ２、周波数パターン発生部が、Ｍ系列発生器と、Ｍ系列
発生器の出力と送信データとのＥＸ−ＯＲをとるＥＸ−
ＯＲ回路と、Ｍ系列発生器の出力からデータ送信要求の
タイミングクロックを発生するＡＮＤ回路とを有し、送
信データと前記ＥＸ−ＯＲ回路の出力とを周波数データ
として出力することを特徴とする請求項１記載の周波数
ホッピング装置。 ３、周波数パターン発生部が、送信データ “１”、“０”の各々に対して対応する周波数データを
収納するＲＯＭ（１）、ＲＯＭ（０）と、送信データに
より、ＲＯＭ（１）、ＲＯＭ（０）の出力を切替えるス
イッチと、制御部からの読出し用のクロックを分周して
、データ送信要求のタイミングクロックを発生する分周
器とを有することを特徴とする請求項１記載の周波数ホ
ッピング装置。 ４、ホッピング周波数発振部が、基準クロックを共通と
する複数個のＰＬＬ発振器と、前記ＰＬＬ発振器の出力
を制御部からの選択信号により切替えるマルチプレクサ
とからなることを特徴とする請求項１記載の周波数ホッ
ピング装置。 ５、ホッピング周波数発振部が、複数個の基準クロック
を有し、ＰＬＬ発振器群を分割して各基準クロックによ
り共通に動作するＰＬＬ発振器をまとめてあることを特
徴とする請求項１記載の周波数ホッピング装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63216267A JPH0267031A (ja) | 1988-09-01 | 1988-09-01 | 周波数ホッピング装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63216267A JPH0267031A (ja) | 1988-09-01 | 1988-09-01 | 周波数ホッピング装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0267031A true JPH0267031A (ja) | 1990-03-07 |
Family
ID=16685870
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63216267A Pending JPH0267031A (ja) | 1988-09-01 | 1988-09-01 | 周波数ホッピング装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0267031A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02214236A (ja) * | 1989-02-14 | 1990-08-27 | Toyo Commun Equip Co Ltd | 周波数ホッピング装置 |
| JPH05227024A (ja) * | 1992-02-12 | 1993-09-03 | Sony Tektronix Corp | Ｐｌｌ発振装置 |
| JPH11352227A (ja) * | 1998-03-18 | 1999-12-24 | Robert Bosch Gmbh | 周波数信号形成用回路装置 |
| JP2008519535A (ja) * | 2004-11-03 | 2008-06-05 | ワイオニクス リサーチ | 超広帯域ｃｍｏｓトランシーバ |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62261239A (ja) * | 1986-05-07 | 1987-11-13 | Fujitsu Ltd | 高速ホツピング方式 |
-
1988
- 1988-09-01 JP JP63216267A patent/JPH0267031A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62261239A (ja) * | 1986-05-07 | 1987-11-13 | Fujitsu Ltd | 高速ホツピング方式 |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02214236A (ja) * | 1989-02-14 | 1990-08-27 | Toyo Commun Equip Co Ltd | 周波数ホッピング装置 |
| JPH05227024A (ja) * | 1992-02-12 | 1993-09-03 | Sony Tektronix Corp | Ｐｌｌ発振装置 |
| JPH11352227A (ja) * | 1998-03-18 | 1999-12-24 | Robert Bosch Gmbh | 周波数信号形成用回路装置 |
| JP2008519535A (ja) * | 2004-11-03 | 2008-06-05 | ワイオニクス リサーチ | 超広帯域ｃｍｏｓトランシーバ |
| US7986726B2 (en) | 2004-11-03 | 2011-07-26 | Realtek Semiconductor Corp. | CMOS transceiver for communication system |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2526847B2 (ja) | ディジタル方式無線電話機 | |
| JP3082860B2 (ja) | 音声／データ通信システム用分数分周合成器 | |
| KR960012737A (ko) | 순간적으로 클럭 주파수를 쉬프트하는 위상 동기 회로(pll) 시스템 클럭 발생기 | |
| JPH0251080A (ja) | 広帯域ジッタ発生器 | |
| KR20030081374A (ko) | 디지털 주파수 곱셈기 | |
| JPH0267031A (ja) | 周波数ホッピング装置 | |
| GB2208575A (en) | Frequency synthesisers | |
| JP3305587B2 (ja) | ディジタル遅延制御クロック発生器及びこのクロック発生器を使用する遅延ロックループ | |
| KR200254032Y1 (ko) | 씨디엠에이수신기의의사잡음코드제어회로 | |
| RU66132U1 (ru) | Цифровой синтезатор частот с частотной модуляцией | |
| JP2024151812A (ja) | 周波数変換回路 | |
| KR950007297A (ko) | 위상 동기 루프 및 동작 방법 | |
| JPH01151824A (ja) | 周波数シンセサイザー | |
| JP2000106506A (ja) | 周波数シンセサイザ | |
| JPS63142715A (ja) | 従属同期回路 | |
| KR0184198B1 (ko) | 클럭 발생장치 | |
| JPH10209922A (ja) | 局部発振周波数発生方法とその装置、並びに周波数ホッピングスペクトル拡散通信方法と周波数ホッピングスペクトル拡散通信装置 | |
| RU1815803C (ru) | Цифровой формирователь сигналов с манипул цией минимальным сдвигом | |
| El-Ela | High speed PLL frequency synthesizer with synchronous frequency sweep | |
| JP2000183729A (ja) | クロック発生回路 | |
| JPH04265030A (ja) | スペクトル拡散変調装置 | |
| JPH05175729A (ja) | 正弦波発生回路 | |
| SU1748271A1 (ru) | Способ формировани несущих сигналов | |
| JPS61189708A (ja) | 信号発生装置 | |
| KR960006299A (ko) | 위상 동기 루프 장치 |