KR0179846B1 - 어드레스 천이 검출장치의 오동작 방지회로 - Google Patents

어드레스 천이 검출장치의 오동작 방지회로 Download PDF

Info

Publication number
KR0179846B1
KR0179846B1 KR1019950035147A KR19950035147A KR0179846B1 KR 0179846 B1 KR0179846 B1 KR 0179846B1 KR 1019950035147 A KR1019950035147 A KR 1019950035147A KR 19950035147 A KR19950035147 A KR 19950035147A KR 0179846 B1 KR0179846 B1 KR 0179846B1
Authority
KR
South Korea
Prior art keywords
address
output
gate
address transition
noise
Prior art date
Application number
KR1019950035147A
Other languages
English (en)
Other versions
KR970022760A (ko
Inventor
이종인
Original Assignee
문정환
엘지반도체주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 문정환, 엘지반도체주식회사 filed Critical 문정환
Priority to KR1019950035147A priority Critical patent/KR0179846B1/ko
Publication of KR970022760A publication Critical patent/KR970022760A/ko
Application granted granted Critical
Publication of KR0179846B1 publication Critical patent/KR0179846B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/18—Address timing or clocking circuits; Address control signal generation or management, e.g. for row address strobe [RAS] or column address strobe [CAS] signals
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/06—Address interface arrangements, e.g. address buffers

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Static Random-Access Memory (AREA)

Abstract

본 발명은 어드레스 천이 검출장치(ATD : Address Transition Detector)의 오동작 방지회로에 관한 것으로, 특히 그라운드 잡음에 의한 어드레스의 변화를 방지할 수 있는 어드레스 천이 검출장치의 오동작 방지회로에 관한 것으로, 종래에는 심하게 흔들리는 그라운드 잡음이 어드레스에 포함되면 어드레스가 천이한 것으로 판단하여 잡음에 대해서도 어드레스 천이검출신호를 출력함으로써 시스템이 오동작하는 경우가 발생하는 문제점이 있었으나, 본 발명에서는 어드레스가 천이된 후 일정시간동안 그 전위레벨을 유지하면 어드레스가 천이된 것으로 인식하고, 반면에 일정시간이 경과되기 이전에 전위레벨이 천이하면 잡음으로 간주함으로써, 현재 메모리 제품의 경우에 대해서 출렬 데이타가 다(多)비트화됨에 따른 많은 그라운드의 잡음에 의한 오동작을 방지할 순 있는 효과가 있게 된다.

Description

어드레스 천이 검출장치의 오동작 방지회로
제1도는 일반적인 어드레스 천이 검출장치를 나타낸 도.
제2도는 제1도에 의한 어드레스 천이 검출장치가 잡음에 의하여 오동작할 때의 출력 파형도.
제3도는 본 발명 어드레스 천이 검출장치의 오동작 방지회로를 나타낸 도.
제4도는 제3도에 의한 출력 파형도.
* 도면의 주요부분에 대한 부호의 설명
200 : 어드레스 버퍼부 210 : 어드레스 천이 검출부
220 : 지연부 230 : 낸드게이트
240, 260, 270 : 노아게아트 250 : 반전기
본 발명은 어드레스 천이 검출장치(ATD : Address Transition Detector)의 오동작 방지회로에 관한 것으로, 특히 그라운드 잡음에 의한 어드레스의 변화를 방지할 수 있는 어드레스 천이 검출장치의 오동작 방지회로에 관한 것이다.
일반적인 어드레스 천이 검출장치는 제1도에 도시된 바와같이, 어드레스 버퍼분(100)는 입력되는 어드레스(ADD)를 버퍼링하여 버퍼링된 어드레스(Ai)를 출력하게 되는데, 이때 어드레스 천이 검출부(110)는 상기 어드레스(ADD)를 입력받아 그의 변화를 감지하여 그에대한 어드레스 천이검출신호(ATDi)를 출력하게 된다.
그런데, 제2도 (a)에 도시된 바와같이 심하게 흔들리는 그라운드 잡음이 어드레스(ADD)에 포함되면 어드레스 천이 검출부(110)는 제2도(b)에 도시된 바와같이 어드레스(ADD)가 천이한 것으로 판단하여 잡음에 대해서도 어드레스 천이검출신호(ADi)를 출력함으로써 시스템이 오동작하는 경우가 발생하는 문제점 이 있었다.
따라서, 본 발명은 어드레스가 천이된 후 일정시간동안 그 전위레벨을 유지하면 어드레스가 천이된 것으로 인식하고, 반면에 일정시간이 경과되기 이전에 전위레벨이 천이하면 잡음으로 간주함으로써 잡음에 의한 오동작을 방지하는데 그 목적이 있는 것으로, 이와같은 목적을 갖는 본 발명을 첨분된 도면을 참조하여 상세히 설명한다.
본 발명 어드레스 천이 검출장치의 오동작 방지회로는 제3도에 도시한 바와같이 어드레스(ADD)를 입력받아 버퍼링하는 어드레스 버퍼분(200)와, 상기 어드레스 버퍼부(200)에서 버퍼링된 신호(Ai)를 소정시간 지연시키는 지연부(220)와, 상기 어드레스(ADD)의 천이를 검출하는 어드레스 천이 검출부(210)와, 상기 어드레스 버퍼부(200)의 출력신호(Ai) 및 상기 지연부(220)의 출력신호(AiD)를 입력받아 이를 연산하는 낸드게이트(230)와, 상기 낸드게이트(230)의 출력을 반전시키는 반전기(250)와, 상기 어드레스 버퍼부(200)의 출력신호(Ai) 및 지연부(220)의 출력신호(AiD)를 입력받아 이를 연산하는 제1노아게이트(240)와, 상기 반전기(250)의 출력 및 제1노아게이트(240)의 출력을 입력받아 이를 연산하는 제2노아게이트(260)와, 상기 제2노아게이트(260)의 출력 및 어드레스 천이 검출부(210)의 출력신호를 입력받아 이를 연산하는 제3노아게이트(270)로 구성 한다.
이와같이 구성한 본 발명의 작용 및 효과를 상세히 설명한다.
어드레스 버퍼부(200)에서 버퍼링된 신호(Ai)는 지연부(220)로 입력되어 약 10ns정도 지연되어 출력(AiD)되며, 상기 버퍼링된 신호(Ai) 및 지연부(220)의 출력(AiD)은 낸드게이트(230)로 입력된다.
상개 낸드게이트(230)에서는 이를 입력받아 낸드연산하여 출력하고, 반전기(260)에 의해 반전되어 제2노아게이트(260)의 일측단자에 인가되며, 또한 상기 어드레스 버퍼부(200)에서 버퍼링된 신호(Ai) 및 지연부(220)의 출력(AiD)은 제1노아게이트(240)에도 인가되어 이를 노아연산함으로써 그의 결과를 제2노아게이트(260)의 타측단자에 인가한다.
이로써, 제2노아게이트(260)는 이를 노아연산하여 제3노아게이트(270)의 일측단자에 인가하게 되어, 상기 제3노아게이트(270)는 어드레스 천이 검출부(210)의 출력과 노아연산하여 어드레스 천이 검출신호(AiD)를 검증하게 된다.
결국, 제4 도에 도시한 바와같이 어드레스 버퍼부(200)의 출력(AiD)이 N시간에서 변하였을 때 N+10ns 이후에도 그 전위레벨을 유지하면 어드레스(ADD)가 변한 것으로 판단하고, 반면에 10ns가 경과되기 이전에 전위레벨이 변화하면 그라운드 잡음으로 간주하여 어드레스(ADD)가 변화하지 않는 것으로 판단한다.
이와같이 본 발명은 어드레스가 천이된 후 일정시간동안 그 전위레벨을 유지하면 어드레스가 천이된 것으로 인식하고, 반면에 일정시간이 경과되기 이전에 전위레벨이 천이하면 잡음으로 간주함으로써, 현재 메모리 제품의 경우에 대해서 출력 데이타가 다(多)비트화됨에 따른 많은 그라운드의 잡음에 의한 오동작을 방지할 수 있는 효과가 있게 된다.

Claims (1)

  1. 어드레스를 입력받아 버퍼링하는 어드레스 버퍼부와, 같기 어드레스 버퍼분에서 버퍼링된 신호를 소정시간 지연시키는 지연부와, 상기 입력어드레스의 천이를 검출하는 어드레스 천이 검출부와, 상기 어드레스 버퍼부의 출력신호 및 상기 지연부의 출력신호를 입력받아 이를 낸드연산하는 낸드게이트와, 상기 낸드게이트웨 출력을 반전시키는 반전기와, 상기 어드레스 버퍼분의 출력신호 및 상기 지연부의 출력신호를 입력받아 이를 노아 연산하는 제1노아게이트와, 상기 반전기의 출력 및 제1노아게이트의 출력을 입력받아 이를 노아 연산하는 제2노아게이트와, 상기 제2노아게이트의 출력 및 상기 어드레스 천이 검출분의 출력신호를 입력받아 이를 노아 연산하는 제3노아게이트로 구성하여 된 것을 특징으로 하는 어드레스 천이 검출장치의 오동작 방지회로.
KR1019950035147A 1995-10-12 1995-10-12 어드레스 천이 검출장치의 오동작 방지회로 KR0179846B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950035147A KR0179846B1 (ko) 1995-10-12 1995-10-12 어드레스 천이 검출장치의 오동작 방지회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950035147A KR0179846B1 (ko) 1995-10-12 1995-10-12 어드레스 천이 검출장치의 오동작 방지회로

Publications (2)

Publication Number Publication Date
KR970022760A KR970022760A (ko) 1997-05-30
KR0179846B1 true KR0179846B1 (ko) 1999-05-15

Family

ID=19429991

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950035147A KR0179846B1 (ko) 1995-10-12 1995-10-12 어드레스 천이 검출장치의 오동작 방지회로

Country Status (1)

Country Link
KR (1) KR0179846B1 (ko)

Also Published As

Publication number Publication date
KR970022760A (ko) 1997-05-30

Similar Documents

Publication Publication Date Title
JP3011042B2 (ja) 再書き込み可能なメモリに対する内部タイミング法およびその回路
KR940010509A (ko) 반도체 메모리 소자의 어드레스 전이 검출 회로
KR920010625A (ko) 반도체 집적회로 및 반도체 기억장치
KR100247268B1 (ko) 메모리 장치 및 메모리 제어회로
KR950703784A (ko) 잡음 감소형 고속 메모리 감지 증폭기(high speed memory sense amplifier with noise reduction)
KR20000028397A (ko) 반도체 메모리의 초기 안정화 신호 발생 회로
KR0179846B1 (ko) 어드레스 천이 검출장치의 오동작 방지회로
KR930020443A (ko) 데이타 리텐션(dr)모드 컨트롤 회로
JP4301894B2 (ja) スキューのないデュアルレールバスドライバ
US7652936B2 (en) Signal sampling apparatus and method for DRAM memory
KR100289341B1 (ko) 반도체 메모리 장치의 어드레스 천이 검출 회로
US5553033A (en) Apparatus and method for an address transition detector summing circuit
KR100407997B1 (ko) 입력 버퍼 회로
KR100197560B1 (ko) 반도체 메모리 장치의 펄스발생 회로
KR100721192B1 (ko) 반도체 메모리 장치
KR100199096B1 (ko) 메모리의 어드레스 천이 검출회로
KR100305718B1 (ko) 입/출력버퍼의글리치제거회로
KR100202647B1 (ko) 메모리의 데이타 입력버퍼회로
KR100437622B1 (ko) 입력회로
KR960038980A (ko) 반도체 메모리장치
KR960039631A (ko) 논리회로의 글리치 제거장치
KR100494646B1 (ko) 반도체 메모리 소자의 어드레스 천이 검출기
KR970076873A (ko) 불휘발성 반도체 메모리 장치
KR960018904A (ko) 라이트 인에이블신호 버퍼회로
KR970012148A (ko) 메모리의 오동작 방지 회로

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20091028

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee