KR0176855B1 - 티브이(tv)의 컨버젼 요크(cy) 증폭기 보호회로 - Google Patents

티브이(tv)의 컨버젼 요크(cy) 증폭기 보호회로 Download PDF

Info

Publication number
KR0176855B1
KR0176855B1 KR1019950039599A KR19950039599A KR0176855B1 KR 0176855 B1 KR0176855 B1 KR 0176855B1 KR 1019950039599 A KR1019950039599 A KR 1019950039599A KR 19950039599 A KR19950039599 A KR 19950039599A KR 0176855 B1 KR0176855 B1 KR 0176855B1
Authority
KR
South Korea
Prior art keywords
amplifier
digital
output
analog
analog converter
Prior art date
Application number
KR1019950039599A
Other languages
English (en)
Other versions
KR970031788A (ko
Inventor
조진렬
Original Assignee
구자홍
엘지전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 구자홍, 엘지전자주식회사 filed Critical 구자홍
Priority to KR1019950039599A priority Critical patent/KR0176855B1/ko
Publication of KR970031788A publication Critical patent/KR970031788A/ko
Application granted granted Critical
Publication of KR0176855B1 publication Critical patent/KR0176855B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N9/00—Details of colour television systems
    • H04N9/12—Picture reproducers
    • H04N9/16—Picture reproducers using cathode ray tubes
    • H04N9/28—Arrangements for convergence or focusing
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/52—Circuit arrangements for protecting such amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/01—Frequency selective two-port networks
    • H03H7/12—Bandpass or bandstop filters with adjustable bandwidth and fixed centre frequency
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/20—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits characterised by logic function, e.g. AND, OR, NOR, NOT circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/001—Analogue/digital/analogue conversion
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/04—Synchronising
    • H04N5/06—Generation of synchronising signals
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/63—Generation or supply of power specially adapted for television receivers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01H—ELECTRIC SWITCHES; RELAYS; SELECTORS; EMERGENCY PROTECTIVE DEVICES
    • H01H2231/00—Applications
    • H01H2231/036—Radio; TV

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Power Engineering (AREA)
  • Theoretical Computer Science (AREA)
  • Picture Signal Circuits (AREA)
  • Synchronizing For Television (AREA)

Abstract

본 발명의 티브이(TV)의 컨버젼 요크(CY) 증폭기 보호회로는, 회로 전반에 걸쳐 이상유무를 판별하여 디지탈/아날로그 변환기에 입력되는 메모리의 데이타 및 증폭기의 입력단 파형을 단속하여 고가의 증폭집적회로를 사용하는 상기 증폭기의 파괴를 방지할 수 있는 효과가 있다.

Description

티브이(TV)의 컨버젼 요크(CY) 증폭기 보호회로
제1도는 종래의 기술에 의한 디지탈 컨버젼장치의 구성도.
제2도는 종래의 기술에 의한 디지탈 컨버젼장치의 증폭기 보호회로의 실시예.
제3도는 종래의 기슬에 의한 디지탈 컨버젼장치의 증폭기 보호회로의 다른 실시예.
제4도는 종래의 기술에 의한 디지탈 컨버젼장치의 증폭기 보호회로의 또 다른 실시예.
제5도는 본 발명에 의한 티브이(TV)의 컨버젼 요크(CV) 증폭기 보호회로의 제1실시예.
제6도는 본 발명에 의한 티브이(TV)의 컨버젼 요크(CY) 증폭기 보호회로 제1실시예의 이상유무 판별회로부의 상세 회로도.
제7도는 븐 발명에 의한 티브이(TV)의 컨버젼 요크(CY) 증폭기 보호회로의 제2실시예.
제8도는 본 발명에 의한 티브이(TV)의 컨버젼 요크(CY) 증폭기 보호회로 제2실시예의 비교기의 상세 회로도.
제9도는 본 발명에 의한 티브이(TV)의 컨버젼 오크(CY) 증폭기 보호회로의 제3실시예.
제10도는 본 발명에 의한 티브이(TV)의 컨버젼 요크(CY) 증폭기 보호회로의 제4실시예.
제11도는 본 발명에 의한 수평/수직 동기신호의 실제 파형도.
제12도는 본 발명매 의한 티브이(TV)의 컨버젼 요크(CY) 증폭기에 입력되는 실제 파형도.
* 도면의 주요부분에 대한 부호의 설명
81 : 동기발생회로부 82 : 어드레스 발생기
83 : 메모리 84 : 디지탈/아날로그 변환기
85 : 저역통과필터 86 : 버퍼
87 : 비교기 88 : 컨버젼 요크(Cy) 증폭기
89 : 컨버젼 요크(CY) 90 : 샘플링/홀더
91 : 아날로그/디지탈 변환기 92 : 이상유무 판변회로부
본 발명은 티브이(TV)에 관한 것으로, 특히 디지탈 컨버젼(digital convergence)회로의 이상동작유무를 판단하여 고가의 컨버견 요크(CY) 증폭기를 보호하지 위한 티브이(TV)의 컨버젼 요크(CY) 증폭기 보호회로에 관한 것이다.
색채 수상관과 같이 다중 전자총을 이용하는 수상관에서는 전자빔들이 화면상의 원하는 지점에서 동시에 만나도록 하여야 하는데, 일반적으로 편향시스템은 모든 빔들에 대해 동일하게 가해지지만 전자총들이 수상관측에 대해 각기 다르게 배치되어 있기 때문에 각 빔에 대한 착지점이 다르게 나타나므로 컨버젼이 필요하다.
제1도는 종래의 기술에 의한 디지탈 컨버젼장치를 도시한 것으로, 메모리(4)와 제어부(5), 디지탈/아날로그 변환부(6)를 이용하여 디지탈적인 보정 데이타를 아날로그 보정파형으로 변환하여 색어긋남을 보정하는데, 이를 좀 더 구체적으로 설명하면 다음과 같다.
수평동기신호(HBLK)와, 수직동기신호(VBLK)에 동기시켜 동기발생회로부(1)에서의 출력 클럭을 발생시키고, 이를 이용하여 어드레스 발생기(2)에서 어드레스를 만들며, 상기 어드레스를 이용하여 조정패턴 및 조정점표시를 생성함과 아울러 메모리(4)의 데이타 출력을 유도한다.
상기 메모리(4)의 출력은 다시 디지탈/아날로그 변환기(6)에 입력되어 아날로그 파형으로변환, 저역통과필터(7)에서 파형을 형성한 뒤 파형의 출력을 단속하는 클램프(clamp)(8)를 통과, 증폭기(9)에서 매우 큰 전류 증폭으로 컨버젼 요크(10)에 가하여지며, 이에 따른 전류변화매 따라 곧 자계변화를 일으켜 색어긋남을 보정하게 된다.
이때 디지탈 컨버젼의 경우, 컨버젼 조정시에는 상기 제어부가 외부 키입력을 받아 메모리의 내용만 변경하면 되며, 통상 상기 증폭기는 높은 전압과 전류로 구동되고, 고가의 증폭용 집적회로를 사용하므로 이를 보호하기 위한 각종장치가 필요하다.
제2도는 종래의 기술로서 일본특허 平2-17783호에 게재된 상기 증폭기 보호회로를 도시한 것으로, 메모리(12)에서 디지탈/아날로그 변환기(13)로 입력되는 데이타 라인 중 최상위 비트(MSB)를 인버터를 통하여 입력시켜, 적용된 상기 디지탈/아날로그 변환기가 øøH가 입력될 경우 음(-)의 피크전압을 출력하고, FFH가 입력될 경우는 양의 피크전압을 출력하므로 디지탈 컨버젼 회로에서 오동작으로 인해 상기 øøH 또는 FFH가 메모리로부터 출력될때 8øH 또는 7FH를 상기 디지탈/아날로그 변환기의 출력이 음의 피크값과 양의 피크값의 중간레벨인 DC OV가 출력되도록 유도한다.
따라서 상기 증폭기 보호회로의 경우 제어부에서 메모리에 보정 데이타를 기억시킬때 최상위 비트를 반대로 하여야 하며, 상기 디지탈/아날로그 변환기가 øøH와, FFH 경우의 데이타가 입력될때 음 또는 양의 피크전압을 출력하는 디지탈,/아날로그 변환기가 있어야만 효과가 나타나며, 만일 회로 이상동작시 상기 8øH 또는 7FH가 장시간 디티날/아날로 그 변환기로 입력될때는 상기 증폭기 회로의 파괴를 막을 수 없는 단점이 있다.
제3도 및 제4도는 제2도 증폭기 보호회로의 단점을 보완하기 위하여 그 후에 고안된 것으로, 증폭기의 주파괴원인인 과도한 DC 전압의 지속을 막고자 하였다.
즉, 제3도의 경우에는 메모리(20)의 출력 데이타를 바로 이전에 출력된 데이타와 데이타 비교기(82)를 통해 비교하여 데이타 카운터(73)에 입력시키고, 상기 데이타 카운터(73)에서 몇개의 동일 데이타가 연속적으로 출력되면 클램프회로(60)에 입력을 가하여 컨버젼 보정파형출력을 증폭기(61)에 전달되지 않도록 단속한다.
그리고 제4도의 경우는 제3도와는 달리 어드레스 비교기(74)에서 메모리(20)에 가해지는 어드레스를 바로 이전 어드레스와 비교하여 연속적으로 동일한 어드레스가 상기 메모리(20)에 가해지면 동일 데이타가 연속적으로 출력되는 것이므로 상기 증폭기(61)에 DC 전압이 가해질 수 있기 때문에 제3도와 마찬가지로 상기 클램프회로(60)에 입력을 가하여 컨버젼 보정파형출력을 증폭기(61)에 전달되지 않도록 단속한다.
그러나 상기와 갈이 데이타 또는 어드레스를 비교하는 방법의 경우 메모리의 출력데이타와 어드레스 발생기의 어드레스 출력만 검사가 가능하므로 그외 다른 부분이 오동작하여 에러가 발생하는 경우에는 오동작 부분 검출이 매우 어려운 문제점이 있다.
따라서 본 발명의 목적은, 상기와 같은 문제점을 해결하기 위하여 동기발생 및 PLL 동작을 판별하여 증폭기를 보호할 수 있는 티브이(TV)의 컨버젼 요크(CY) 증폭기 보호회로를 제공하는 것이다.
본 발명의 다른 목적은, ±V전압을 판별하여 증폭기를 보호할 수 있는 티브이(TV)의 컨버젼 요크(CY) 증폭기 보호회로를 제공하는 것이다.
본 발명의 또다른 목적은, 증폭기에 입력되는 전압을 판별하여 증폭기를 보호할 수 있는 티브이(TV)의 컨버젼 요크(CY) 증폭기 보호회로를 제공하는 것이다.
상기 목적을 달성하기 위한 본 발명의 티브이(TV)의 컨버젼 요크(CY) 증폭기 보호회로는, 수직,수평동기신호와 위상동기루프출력을 입력으로 하여 이상유무를 검출하기 위한 이상유무 판별회로부와, 상기 이상유무 판별회로부의 판별결과에 따라 이상동작시 디지탈/아날로그 변환될 메모리의 데이타 전송을 온/오프하여 증폭기에 전혀 부하를 가하지 않는 전압으로 절환하기 위한 스위치를 포함하여 구성된 것을 특징으로 한다.
상기 다른 목적을 달성하기 위한 본 발명의 티브이(TV)의 컨버젼 요크(CY) 증폭기 보호회로는, 메모리의 데이타를 아날로그화기 위한 디지탈/아날로그 변환기와, 상기 디지탈/아날로그 변환기의 출력 중 소정신호 레벨을 제한하기 위한 저역통과필터와, 상기 저역통과필터의 출력을 소정시간 버퍼링하기 위한 버퍼와, 상기 디지탈/아날로그 변환기와, 저역통과 필터 및 버퍼에 ±V 전압인가시 출력간을 비교하기 위한 비교기와, 상기 비교기의 비교결과에 따라 상기 메모리로부터 디지탈/아날로그 변환기로의 데이타 전송을 제어하여 증폭기에 전혀 부하를 가하지 않는 전압으로 절환하기 위한 마이크로 컴퓨터를 포함하여 구성된다.
상기 또다른 목적을 달성하기 위한 본 발명의 티브이(TV)의 컨버젼 요크(CY) 증폭기 보호회로는, 메모리의 데이타를 아날로그하기 위한 디지탈/아날로그 변환기와, 상기 디지탈/아날로그 변환기의 출력 중 소정신호 레벨을 제한하기 위한 저역통과필터와, 상기 저역통과필터의 출력을 소정시간 버퍼링하기 위한 버퍼와, 상기 버퍼의 출력과 수직동기신호를 입력으로 하는 제1샘플링/홀더와, 상기 버퍼의 출력과 수평동기신호를 입력으로 하는 제2샘플링/홀더와, 상기 제1 샘플링/홀더의 출력을 디지탈화하기 위한 제2아날로그/디지탈 변환기와, 상기 제2 샘플링/홀더의 출력을 디지탈화하기 위한 제2 아날로그/디지탈 변환기와, 상기 제1 및 제2 아날로그/디지탈 변환기의 출력에 따라 강기 메모리로부터 디지탈/아날로그 변환기로의 데이타 전송을 제어하여 증폭기에 전혀 부하를 가하지 않는 전압으로 절환하기 위한 마이크로 컴퓨터를 포함하여 구성된다.
이하 첨부도면을 참조하여 본 발명을 좀 더 상세하게 설명하고자 한다.
본 발명의 티브이(TV)의 컨버젼 요크(CY) 증폭기 보호회로는, 제5도에 도시한 바와 같이 수평동기신호(HBLK)를 입력으로 하는 동기발생회로부(81)와, 수직동기신호(VBLK)와 상기 동기발생회로부(81)의 출력을 입력으로 하는 어드레스 발생기(82)와, 상기 수직,수평동기신호와 동기발생회로부의 출력을 입력으로 하여 이상유무를 검출하기 위한 이상유부 판별회로부(92)와, 상기 이상유무 판별회로의 제어에 따라 메모리(83)의 출력데이타를 스위칭 하기 위한 제1스위(SW1)와, 상기 매모리(83)의 출력을 아날로그화하기 위한 디지탈/아날로그 변환기(84)와, 상기 디지탈/아날로그변환기(84)의 출력레벨을 제한하기 위한 저역통과필터(85)와, ±V가 인가되며, 상기 저역통과필터(85)의 출력을 버퍼링하기 위한 버퍼(86)와, 상기 버퍼의 출력을 증폭하여 컨버젼 요크로 출력하기위한 증폭기(88)와, 상기 버퍼의 출력을 샘플링 및 홀딩하여 디지탈변환시켜 상기 이상유무 판별 회로부(92)로 전송하기 위한 샘플링/홀더 및 아날로그/디지탈 변환기(91)와, 상기 터퍼에 입력되는 ±V 전압을 비교하여 그 결과를 상기 이상유무 판별회로부(92)로 전송하기 위한 비교기(87)로 구성되며, 상기 디지탈/아날로그 변환기의 출력이 DC OV가 되도록 한다.
여기서 상기 이상유무 판별회로부(92)는 제6도에 도시한 바와 같이 상기 수평동기신호와 동기발생회로부의 위상동기루프 출력을 입력으로 하는 제1플립플롭(93)과, 상기 수직동기신호와 위상동기루프 출력을 입력으로 하는 제2플립플롭(94)과, 상기 재1 및 제2 플립플롭의 출력을 입력으로 하여 상기 제1스위치의 온/오프를 제어하기 위한 마이크로 컴퓨터(95)로 구성되며, 동작은 다음과 같다.
상기 수평동기신호(HBLK)가 입력되지 않을시 상기 동기발생회로부는 주사(raster scan)에 일치하지 않는 데이타를 출력하여 이상파형을 증폭기에 가하거나 또는 수직동기신호(VBLK)가 입력되지 않으면 이상파형은 물론 수직 리트레이스(retrace) 기간에도 컨버젼 보정파형을 출력하게 되므로 화면 전체가 이상하게 되고, 또한 증폭기의 파괴를 가져올 수 있는데, 이를 방지하기 위해 상기 제1 및 제2플립플롭에서 상기 동기발생회로부의 출력을 입력으로하여 각각 수평 및 수직동기신호를 입력으로하여 마이크로 컴퓨터(92)의 인터럽트(intrupt)단자(intr1,intr2)에 연결한다.
만일 상기 동기신호의 입력이 없을때는 상기 재1 및 제2 플립플롭의 출력(Q)이 계속 하이 또는 로우로 유지되고, 동기신호의 입력이 있어도 상기 동기발생회로부(81)가 동작하지 않아 클럭이 없으면 마찬가지로 모두 하이 또는 로우상태를 유지할 것이므로 마이크로 컴퓨터에서는 이를 판별하여 상기 인터럽트 단자가 일정시간이상 하이 또는 로우 상태를 유지하면 클램프 단자(clamp)를 로우로하여상기 제1스위치를 제어함으로써 상기 디지탈/아날로그 변환기의 출력이 OV가 되는 데이타가 입력되도록 한다.
그리고 제7도 및 제8도의 다른 실시예에서는, 디지탈/아날로그 변환기(102)와, 저역통과필터(103) 및 버퍼(104)에 ±V 전압을 인가하여 비교기(107)을 통해 비교하여 그 결과에 따라 마이크로 컴퓨터(108)로 스위치(SW2)를 제어한다.
여기서 상기 비교기(107)는, +와 -전압(V) 사이에 직렬연결된 저항(R1,R2)과, 상기 저항 R1과 R2의 연결점(A)과 트랜지스터(Q1) 사이에 연결된 다이오드(D1)와, 상기 트랜지스터(Q1)와 +V 사이에 연결된 저항(R3)와, 상기 트랜지스터(Q1)의 콜렉터와 마이크로 컴퓨터 사이에 순차적으로 직렬연결된 다이오드(D2) 및 저항(R6)와, 상기 다이오드(D2)와. 저항(R6)의 연결점과 일측이 +V와 연결된 저항(R4) 사이에 역방향으로 연결된 다이오드(D3)와, 상기 저항(R4)와 연결점(A) 사이에 연결된 저항(R5)와, 상기 저항 R4와 R5 사이에 연결된 트랜지스터(Q2)로 구성되며, 동작은 다음과 같다.
먼저 ±V의 전압이 정해진 양만큼 입력되면 A접의 전압은 OV가 되고, 이에따라 상기 트랜지쓰터(Q1,Q2)는 턴오프되고, B점의 전위는 하이가 되며, 만일 TV 전압이 입력되지 않은 경우매는 상기 A점은 -V가 되며, 트랜지스터 Q1은 턴오프되고, B점은 OV가 되며, 반면 -V 전압이 입력되지 않은 경우에는 A점은 +V가 되며, 트랜지스터 Q1은 턴온되고, B점은 OV가 된다.
따라서 비정상기 B점의 전위는 항상 OV가 되므로 마이크로 컴퓨터는 이를 판별하여 클램프 단자를 로우로 출력함으로써 증폭기에 DC OV가 입력되게 한다.
또한 본 발명의 다른 실시예에서는, 제9도에 도시한 바와 같이 버퍼(113)의 출력과 수직동기신호를 입력으로 하는 제1샘플링/홀더(116)와, 상기 버퍼의 출력과 수평동기신호를 입력으로 하는 재2샘플링/홀더(117)와, 상기 제1 샘플링/홀더의 출력을 디지탈화하기 위한 제1 아날로그/디지탈 변환기(118)와, 상기 제2 샘플링/홀더의 출력을 디지탈화하기 위한 제2 아날로그/디지탈 변환기(119)와, 상기 제1 및 제2 아날로그/디지탈 변환기의 출력에 따라 따라 메모리로부터 디지탈/아날로그 변환기(111)로의 데이타 전송을 제어하기 위한 마이크로 컴퓨터(120)를 포함하여 티브이(TV)의 컨버젼 요크(CY) 증폭기 보호회로를 구성한 것으로, 제12도에 도시한 바와 같이 수직동기신호가 하이인 경우, 즉 편향의 리트레이스에 영향을 주지 않게 하기 위해 보통 OV를 증폭기에 입력시키므로, 제11도의 (b)도와 같은 수직동기 기간동안은 상기 증폭기의 입력파형을 제1샘플링 홀더를 이용하여 샘플링하고 재1 아날로그/디지탈 변환기에서 디지탈 값으로 바꾸어 마이크로 컴퓨터로 입력시키고 그 값이 DC OV와 값이 아닐때 오동작하는 것으로 판단하여 클램프 단자를 로우로 함으로써 증폭기 입력을 DC OV가 되도록 한다.
아울러 제11도의 (a)도에 도시한 바와 같은 수평동기기간중에는 메모리에서 기억된 보정 데이타가 출력되어지므로 제2샘플링홀더와 제2아날로그/디지탈 변환기를 이용하여 샘플링하고, 디지탈로 바뀐 데이타가 계속적으로 바뀌지 않을때 오동작하는 것으로 판단하여 상기 제1스위치를 제어함으로써 상기 증폭기에 입력되는 값이 DC OV가 되도록 한다.
한편, 제10도에 도시한 바와 같이 제6도에서 마이크로 컴퓨터가 제1스위치(SW4)를 동작시켜도 증폭기의 입력이 DC OV가 되지 않을때나 보정 파형에 일정 DC 값을 가변시켜 일정한 조정을 할 수 있도록 증폭기(125) 앞단에 DC 클램프(124)를 연결하고 제2스위치(SW5)와 마이크로 컴퓨터에 두개의 클램프단자를 두어 제1 및 제2스위치(SW5)를 제어함으로써 증폭기의 입력을 DC OV로 조정한다.
이상에서와 같이 본 발명에 의하면, 회로전반에 걸져 이상유무를 판별하여 디지탈/아날로그 변환기에 입력되는 메모리의 데이타 및 증폭기의 입력단 파형을 단속하여 고가의 증폭집적회로를 사용하는 상기 증폭기의 파괴를 방지할 수 있는 효과가 있다.

Claims (6)

  1. 수직,수평동기신호와 위상동기루프출력을 입력으로 하여 이상유무를 검출하기 위한 이상유무 판별회로부와, 상기 이상유무 판별회로부 판별결과에 따라 이상동작시 디지탈/아날로그 변환될 메모리의 데이타 전송을 온/오프하여 증폭기에 전혀 부하를 가하지 않는 전압으로 절환하기 위한 스위치를 포함하여 구성된 것을 특징으로 하는 티브이(TV)의 컨버젼 요크(CY) 증폭기 보호회로.
  2. 제1항에 있어서, 상기 이상유무 판별회로부는 상기 수평동기신호와 위상동기루프 출력을 입력으로 하는 제1플립플롭과, 상기 수직동기신호와 위상동기루프 출력을 입력으로 하는 제2플립플롭와, 상기 제1 및 제2 플립플롭의 출력을 입력으로 하여 상기 제1스위치와 온/오프를 제어하기 위한 마이크로 컴퓨터를 포함하여 구성된 것을 특징으로 하는 티브이(TV)의 컨버젼 요크(CY) 증폭기 보호회로.
  3. 제1항에 있어서, 상기 티브이(TV)의 컨버젼 요크(CY) 증폭기 보호회로는, 상기 디지탈/아날로그 변화된 데이타의 출력이 증폭기로 전송되는 것을 온/오프하기 위한 제2스위치와, 상기 이상유무 판별회로부의 출력을 입력으로 하여 제1 및 제2스위치를 제어하여 상기 증폭기의 입력을 DC OV로 조절하기 위한 마이크로 컴퓨터를 더 연결하여 구성된 것을 특징으로 하는 티브이(TV)의_ 컨버젼 요크(CY) 증폭기 보호회로.
  4. 메모리의 데이타를 아날로그화기 위한 디지탈/아날로그 변환기와, 상기 디지탈 아날로그 변환기의 출력 중 소정신호레벨을 제한하기 위한 저역통과필터와, 상기 저역통과필터의 출력을 소정시간 버퍼링하기 위한 버퍼와, 상기 디지탈/아날로그 변환기와, 저역통과필터 및 버퍼에 ±V 전압인가시 출력값을 비교하기 위한 비교기와, 상기 비교기의 비교결과에 따라 상기 메모리로부터 디지탈/아날로그 변환기로의 데이타 전송을 제어하여 증폭기에 전혀 부하를 가하지 않는 전압으로 절환하기 위한 마이크로 컴퓨터를 포함하여 구성된 것을 특징으로 하는 티브이(TV)의 컨버젼 요크(CY) 증폭기 보호회로.
  5. 제4항에 있어서, 상기 비교기는 +와 -전압(V) 사이에 직렬연결된 저항(R1,R2)과, 상기 저항 R1과 R2의 연결점(A)과 트랜지스터(Q1) 사이에 연결된 다이오드(D1)와, 상기 트랜지스터(Q1)와 +V 사이에 연결된 저항(R3)와, 상기 트랜지스터(Q1)의 콜렉터와 마이크로 컴퓨터 사이에 순차적으로 직렬연결된 다이오드(D2) 및 저항(R6)와, 상기 다이오드(D2)와 저항(R6)의 연결점과 일측이 +V와 연결된 저항(R4) 사이에 역방향으로 연결된 다이오드(D3)와, 상기 저항(R4)와 연결접(A) 사이에 연결된 저항(R5)와, 상기 저항 R4와 R5 사이에 연결된 트랜지스터(Q2)를 포함하여 구성된 것을 특징으로 하는 티브이(TV)의 컨버젼 요크(CY) 증폭기 보호회로.
  6. 메모리의 데이타를 아날로그화기 위한 디지탈/아날로그 변환기와, 상기 디지탈/아날로그 변환기의 출력 중 소정신호레벨을 제한하기 위한 저역통과필터와, 상기 저역통과필터의 출력을 소정시간 버퍼링하기 위한 버퍼와, 상기 버퍼의 출력과 수직동기신호를 입력으로 하는 제1샘플링/홀더와, 상기 버퍼의 출력과 수평동기신호를 입력으로 하는 제2샘플링/홀더와, 상기 제1 샘플링/홀더의 출력을 디지탈화하기 위한 제1 아날로그/디지탈 변환기와, 상기 제2 샘플링/홀더의 출력을 디지탈화하기 위한 제2아날로그/디지탈 변환기와, 상기 제1 및 제2 아날로그/디지탈 변환기의 출력에 따라 따라 상기 메모리로부터 디지탈/아날로그 변환기로의 테이타 전송을 제어하여 증폭기에 전혀 부하를 가하지 않는 전압으로 절환하기 위한 마이크로 컴퓨터를 포함하여 구성된 것을 특징으로 하는 티브이(TV)의 컨버젼 요크(CY) 증폭기 보호회로.
KR1019950039599A 1995-11-03 1995-11-03 티브이(tv)의 컨버젼 요크(cy) 증폭기 보호회로 KR0176855B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950039599A KR0176855B1 (ko) 1995-11-03 1995-11-03 티브이(tv)의 컨버젼 요크(cy) 증폭기 보호회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950039599A KR0176855B1 (ko) 1995-11-03 1995-11-03 티브이(tv)의 컨버젼 요크(cy) 증폭기 보호회로

Publications (2)

Publication Number Publication Date
KR970031788A KR970031788A (ko) 1997-06-26
KR0176855B1 true KR0176855B1 (ko) 1999-05-01

Family

ID=19432890

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950039599A KR0176855B1 (ko) 1995-11-03 1995-11-03 티브이(tv)의 컨버젼 요크(cy) 증폭기 보호회로

Country Status (1)

Country Link
KR (1) KR0176855B1 (ko)

Also Published As

Publication number Publication date
KR970031788A (ko) 1997-06-26

Similar Documents

Publication Publication Date Title
US5371552A (en) Clamping circuit with offset compensation for analog-to-digital converters
US5084700A (en) Signal clamp circuitry for analog-to-digital converters
KR20000031319A (ko) 디지털 카메라의 아날로그 신호 처리 장치
KR890000016B1 (ko) 디지탈신호 처리되는 자동 키네스코프 바이어스 제어 시스템
KR0176855B1 (ko) 티브이(tv)의 컨버젼 요크(cy) 증폭기 보호회로
KR970002144B1 (ko) 입력 비디오 신호의 부반송파 대 수평 sync 위상 트랙킹 회로 및 그 방법
US5798802A (en) Video signal clamping circuit
US4742575A (en) Light signal transmission/reception system
EP0185096B1 (en) Apparatus for controlling amplitude of vertically deflecting signals
CA2062600A1 (en) Flicker correcting circuit
KR0138370B1 (ko) 수평블랭킹신호 보정회로
JP3272219B2 (ja) 自動輝度調整装置
US5038204A (en) Multi-level analog composite video signal generating apparatus
JP3538082B2 (ja) 映像信号処理回路
KR19990017139A (ko) 차동 증폭기의 직류 오프셋 조정장치 및 방법
KR200144000Y1 (ko) 가정용 프로젝션 티브이의 디지탈 콘버젼스 보정장치
JP3219655B2 (ja) 信号処理装置
KR970003346Y1 (ko) 다중모드 모니터의 휘도보상회로
KR940008045B1 (ko) 티브이의 특수화면 디스플레이장치
KR0153662B1 (ko) 디스플레이장치에 있어서 오동작 방지회로
KR100279152B1 (ko) 모니터의 내부 핀쿠션 보정장치
KR100223861B1 (ko) 액정표시소자의 크로스토크 보상장치
KR940010431B1 (ko) 아날로그/디지탈 변환장치의 직류레벨 보정회로
US5841487A (en) Circuit arrangement for controlling a picture display tube
JPH0217783A (ja) ディジタルコンバーゼンス補正装置

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20081028

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee