KR200144000Y1 - 가정용 프로젝션 티브이의 디지탈 콘버젼스 보정장치 - Google Patents

가정용 프로젝션 티브이의 디지탈 콘버젼스 보정장치 Download PDF

Info

Publication number
KR200144000Y1
KR200144000Y1 KR2019930007774U KR930007774U KR200144000Y1 KR 200144000 Y1 KR200144000 Y1 KR 200144000Y1 KR 2019930007774 U KR2019930007774 U KR 2019930007774U KR 930007774 U KR930007774 U KR 930007774U KR 200144000 Y1 KR200144000 Y1 KR 200144000Y1
Authority
KR
South Korea
Prior art keywords
convergence correction
field
convergence
data
memory
Prior art date
Application number
KR2019930007774U
Other languages
English (en)
Other versions
KR940027829U (ko
Inventor
박한이
Original Assignee
구자홍
엘지전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 구자홍, 엘지전자주식회사 filed Critical 구자홍
Priority to KR2019930007774U priority Critical patent/KR200144000Y1/ko
Publication of KR940027829U publication Critical patent/KR940027829U/ko
Application granted granted Critical
Publication of KR200144000Y1 publication Critical patent/KR200144000Y1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N9/00—Details of colour television systems
    • H04N9/12—Picture reproducers
    • H04N9/31—Projection devices for colour picture display, e.g. using electronic spatial light modulators [ESLM]
    • H04N9/3141—Constructional details thereof
    • H04N9/317—Convergence or focusing systems
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/20—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits characterised by logic function, e.g. AND, OR, NOR, NOT circuits
    • H03K19/21—EXCLUSIVE-OR circuits, i.e. giving output if input signal exists at only one input; COINCIDENCE circuits, i.e. giving output only if all input signals are identical

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Video Image Reproduction Devices For Color Tv Systems (AREA)

Abstract

본 고안은 가정용 프로젝션 TV의 디지털 콘버젼스의 보정장치에 관한 것으로, 홀수 및 짝수 필드별로 콘버젼스 보정 데이터를 구별하여 발생시켜서 콘버젼스 보정을 정확히 실현할 수 있는 디지털 콘버젼스 보정장치를 제공함에 그 목적이 있다.
본 고안은 상기 목적을 달성하기 위하여 클럭을 발생시키는 PLL부(1), 콘버젼스 보정 데이터를 저장하는 메모리(3), 수평 어드레스를 발생시키는 수평 어드레스 발생부(2), 수직 어드레스를 발생시키는 수직 어드레스 발생부(4), D/A 변환부(5), 저역필터(6), 수직 블랭킹 신호로부터 짝수 및 홀수 필드를 판별하는 필드판별부(8), 상기 필드판별부(8)와 상기 수직 어드레스 발생부(4)의 출력 데이터로 필드판별과 보정위치를 판단하는 베타적 오아게이트(9), 상기 배타적 오아게이트(9)의 출력에 따라 1필드분리 콘버젼스 보정데이터를 가감하여 조정하는 스위치(10)와 저항(R1, R2, R3), 콘버젼스 요크(CY)로 구성함을 특징으로 한다.

Description

가정용 프로젝션 티브이의 디지털 콘버젼스 보정장치
제1도는 종래 기술의 디지털 콘버젼스 보정장치를 나타낸 전체 블럭도.
제2도 및 제3도는 콘버젼스 보정과 주시선의 위치 관계도.
제4도는 본 고안의 실시예를 나타낸 전체 블럭도.
제5도는 프로젝션 TV에서 화면상하에 생기는 실패왜 상태도.
제6도는 콘버젼스 보정 파형도.
제7도는 상기 제4도의 각부 파형도.
* 도면의 주요부분에 대한 부호의 설명
1 : PLL 2 : 수평어드레스 발생부
3 : 메모리 4 : 수직어드레스 발생부
5 : D/A 변환부 6 : 저역필터
7 : 증폭부 CY : 콘버젼스 요크
8 : 필드판별부 9 : 배타적 오아게이트
10 : 스위치 R1, R2, R3: 저항
본 고안은 가정용 프로젝션(Projection) TV의 디지털 콘버젼스(digital conver gence)보정장치에 관한 것으로, 특히 화면에 비월주사를 할 경우에 홀수 및 짝수필드(field)별로 콘버젼스 보정데이터를 구별하여 콘버젼스 보정을 할 수 있도록 한 콘버젼스 보정장치에 관한 것이다.
종래의 디지털 콘버전스 보정장치는 제1도에 나타나있으며 그에 대한 설명은 다음과 같다.
먼저 수평블랭킹(blanking)신호를 PLL(Phase Locked Logo)부(1)가 수신하여 디지털 콘버젼스에 필요한 클럭을 발생시켜 수평어드레스발생부(2)에 출력하면 수평어드레스 발생부(2)에서 메모리(3)에 저장되어 있는 콘버젼스 보정데이터를 억세스(access)하기 위한 수평어드레스를 발생시킨다.
또한 수직 어드레스 발생부(4)에서는 상기 메모리(3)상에 저장되어 있는 콘버젼스 보정데이터를 억세스하기 위한 수직 어드레스를 발생시키게 되는데 상기 수평 및 수직 어드레스 발생부(1, 4)에 의해 억세스되는 메모리(3)에서 리드(raad)된 콘버젼스 보정데이터는 D/A(Digital/Analoge)변환부(5)에서 아날로그 신호로 변환되고 수평조정점간의 보간을 위해 저역필터(6)에서 필터링되며 증폭부(7)에서 증폭된후 콘버젼스 요크(CY)에서 콘버젼스 보정지계를 형성시켜 화면의 콘버젼스를 보정하게 된다.
이때, 제2도에 나타난 바와같이 짝수필드일때는 0, 2, 4, 6, …순으로 주사를 하다가 홀수필드일때는 1, 3, 5, 7 …순으로 편향해서 주사하게 되는데 짝수필드의 주사시 짝수필드의 콘버젼스 보정량(0)을 발생시키고 홀수필드주사시 홀수필드의 콘버젼스 보정량(X)을 발생시켜야만 콘버젼스 보정이 정확히 이루어질 수 있다(제3도(a)).
그러나 상기 메모리(3)내에는 짝수 또는 홀수필드중 한가지 필드분만의 데이터를 가지고 있어 제3도(b)와 같이 짝수필드시의 데이터만을 기억하고 있으면 홀수필드일때는 짝수필드일때의 데이터를 그대로 사용하여야만 하고, 따라서 n번째 홀수필드의 데이터는 (n-1)번째 콘버젼스 보정데이터를 그대로 사용함으로써 n번째 주사선이 (n-1)번째 주사선쪽으로 쉬프트(Shift)되게 된다.
또한 제3도(c)와 같이 홀수필드시의 데이터만을 기억하고 있으면 n번째 홀수필드 데이터는 n+1번째 콘버젼스 보정데이터를 그대로 사용함으로써 n번째 주사선이 (n+1)번째 주사선쪽으로 쉬프트되어 디스플레이 됨으로써 화면 열화의 원인이 되었다.
그리고 상기 문제점을 해결하기 위하여 메모리(3)내에 프레임 분리 용량이 저장되도록 하여 짝수 및 홀수필드의 모든 콘버젼스 보정 데이터를 기억시켜도 되지만 메모리의 용량이 증가되어 비효율적이 되는 문제점이 있었다.
본 고안은 상기 문제점을 해결하기 위하여 안출된 것으로, 홀수 및 짝수 필드별로 콘버젼스 보정 데이터를 구별하여 발생시켜 콘버젼스 보정을 정확히 실현할 수 있는 디지털 콘버젼스 보정장치를 제공함에 그 목적이 있다.
이하, 첨부된 도면을 참조하여 본 고안을 상세히 설명한다.
제4도는 본 고안의 실시예를 나타난 상세블럭도로써, 수직 블랭킹 신호로써 짝수 및 홀수필드를 판별하는 필드 판별부(8), 상기 필드 판별부(8)와 수직 어드레스 발생부(4)의 출력신호로 필드 판별과 보정 위치를 판단하는 배타적 오아게이트(9), 상기 배타적 오아게이트(9)의 출력 신호에 따라 1필드분의 콘버젼스 보정데이터를 가감하여 조정하는 스위치(10) 및 상기 저역필터(6)와 스위치(10)에 각각 직렬로 연결된 저항(R1, R2)에 병렬로 연결된 저항(R3)을 구비하여 구성한다.
제5도는 프로젝션(Projection) TV에서 화면 상하에 발생하는 실패왜를 나타낸 것으로 실패왜를 보정한 상태로 만들기위해 도면에서와 같이 주사선이 상, 하로 이동되도록 콘버젼스 보정데이터를 만들어 주어야 하며 이와같은 파형이 제6도에 나타나 있으며 제6도는 상기 증폭부(7)의 바로 전단의 파형으로써 실선은 짝수 필드의 콘버젼스 보정데이터를 나타내고 점선은 홀수필드 콘버젼스 보정데이터를 나타낸다.
제6도에서 알수있듯이 화면 상단부에서의 짝수필드일때의 콘버젼스 보정데이터는 홀수필드일때보다 단지 진폭만 증가한 상태이고 화면 하단에서의 짝수 필드일 때 홀수필드에 비해 단지 진폭만 줄어든 결과를 가져오고, 따라서 짝수필드일때의 데이터를 사용하여 홀수필드일때의 데이터를 만들어 낼 수 있다.
즉, 메모리(3)에 홀수필드나 짝수필드에 대한 데이터만이 저장되어 있을시 상기 필드판별부(8)에서 짝수 및 홀수필드를 판별하여 짝수필드에서는 로직로우(제7도(a)) 홀수필드일 때 로직하이(제7도(a))를 출력하고, 상기 필드판별부(8)의 출력과 수직 어드레스 발생부(4)의 최상위 비트를(제7도(b))상기 배타적 오아게이트(9)가 배타적 오아 논리 실행을 한후 출력한다(제7도(c)).
따라서, 짝수필드일 때 화면 상단에서는 스위치(10)가 오프되어 메모리(3)에 기억되어 있던 데이터가 D/A 변환부(5)서 변환되고 저역필드(6)를 거친 콘버젼스 보정 파형은의 값이 된다.
화면 하단에서는 스위치(10)가 온되어 상기 저역필드(6)에서 출력한 콘버젼스 보정 파형이이 되어 감소하게 된다.
또한 홀수필드이고 화면의 상단에는 스위치가 온되어 콘버젼스 보정파형은 짝수 필드일 때 보다감소되어 출력되어 제5도(a)와 같은 보정 파형이 발생하게 되고, 홀수필드이고 화면의 하단에서는 스위치(10)가 오프되어 콘버젼스 보정 파형은로 되어 짝수필드일때보다 증가 되어 나타나 제5도(b)와 같은 보정파형이 나타난다.
상기한 바와 같이 본 고안은 메모리의 용량을 늘릴필요없이 짝수 및 홀수필드에 대하여 콘버젼스 보정데이터를 각각 산출해내서 콘버젼스 보정을 실행함으로써 보다 정확한 보정을 행할 수 있어 화면의 해상도를 향상시킬 수 있는 효과가 있다.

Claims (1)

  1. 수평 블랭킹 신호에 등기되어 클럭을 발생시키는 PLL부(1), 1필드의 콘버젼스 보정 데이터를 저장하는 메모리(3), 상기 메모리(3)내의 콘버젼스 보정데이터를 엑세스하기 위한 수평 어드레스를 발생시키는 수평 어드레스 발생부(2), 상기 메모리(3)내의 콘버젼스 보정 데이터를 억세스하기 위한 수직 어드레스를 발생시키는 수직 어드레스 발생부(4), 상기 메모리(3)에서 리드된 콘버젼스 보정 데이터를 아날로그 신호로 변환시키는 D/A 변환부(5), 수평 조정점간의 보간을 위해 상기 D/A 변환부(6)의 출력을 필터링 하는 저역필터(6), 수직 블랭킹 신호로부터 짝수 및 홀수 필드를 판별하는 필드판별부(8), 상기 필드판별부(8)와 상기 수직 어드레스 발생부(4)의 출력데이터로 필드 판별과 보정위치를 판단하는 배타적 오아게이트(9), 상기 배타적 오아게이트(9)의 출력에 따라 1필드 분리 콘버젼스 보정 데이터를 가감하여 조정하는 스위치(10)와 저항(R1, R2, R3), 콘버젼스 보정 자계를 형성시키는 콘버젼스 요크(CY)로 구성함을 특징으로 하는 TV의 디지털 콘버젼스 보정장치.
KR2019930007774U 1993-05-11 1993-05-11 가정용 프로젝션 티브이의 디지탈 콘버젼스 보정장치 KR200144000Y1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR2019930007774U KR200144000Y1 (ko) 1993-05-11 1993-05-11 가정용 프로젝션 티브이의 디지탈 콘버젼스 보정장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR2019930007774U KR200144000Y1 (ko) 1993-05-11 1993-05-11 가정용 프로젝션 티브이의 디지탈 콘버젼스 보정장치

Publications (2)

Publication Number Publication Date
KR940027829U KR940027829U (ko) 1994-12-10
KR200144000Y1 true KR200144000Y1 (ko) 1999-06-15

Family

ID=19355028

Family Applications (1)

Application Number Title Priority Date Filing Date
KR2019930007774U KR200144000Y1 (ko) 1993-05-11 1993-05-11 가정용 프로젝션 티브이의 디지탈 콘버젼스 보정장치

Country Status (1)

Country Link
KR (1) KR200144000Y1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030010808A (ko) * 2001-07-27 2003-02-06 삼성전기주식회사 디지털 컨버젼스 보정 방식 을 사용한 기하왜 보정 방법
KR20030010809A (ko) * 2001-07-27 2003-02-06 삼성전기주식회사 디지털 컨버젼스 보정 방식 을 사용한 기하왜 보정 방법

Also Published As

Publication number Publication date
KR940027829U (ko) 1994-12-10

Similar Documents

Publication Publication Date Title
KR0126658B1 (ko) 비표준 텔레비젼 신호처리를 위한 샘플률 변환장치
US5168362A (en) Apparatus for displaying standard aspect ratio television signal on wide aspect ratio display screen
JPS58156272A (ja) スミア補正回路
US5168199A (en) Horizontal linearity correction circuitry for cathode ray tube display
US5486867A (en) High resolution digital phase detector
US4277797A (en) Color television receiver having an automatic adjustment system and a process for adjusting the receiver
US6020927A (en) Video signal format converter
KR200144000Y1 (ko) 가정용 프로젝션 티브이의 디지탈 콘버젼스 보정장치
US5712532A (en) Scalable CRT display device and phase synchronous circuit for use in display device
US4722007A (en) TV receiver having zoom processing apparatus
US6108054A (en) Method and apparatus for obtaining correction values for video lines of a video frame
KR200150066Y1 (ko) 디지탈 콘버젼스 보정장치
US6148112A (en) Digital image correction device and display device
US5012332A (en) Correcting data reading device in a digital convergence correcting device
US6069673A (en) CRT focus correcting method, CRT focus correcting circuit and display unit
US7209062B1 (en) Apparatus and method for gain adjustment for analog YPbPr signals
KR100279590B1 (ko) 디지탈 콘버젼스회로
KR100212852B1 (ko) 모니터에 있어서 화면 일그러짐을 보정하기 위한 신호를 발생하는 회로
KR100378327B1 (ko) 디지털 컨버전스 보정 장치 및 디스플레이 장치
KR960013549B1 (ko) 디지탈 콘버젼스(convergence) 회로
JP3031961B2 (ja) ディジタルコンバーゼンス補正装置
US4344087A (en) Method of processing video signals for time base correction
WO1999020053A1 (fr) Dispositif numerique de correction de convergence et dispositif d'affichage
JP3242164B2 (ja) 画像信号の走査線数変換装置
KR100255776B1 (ko) 디지탈 컨버젼스 보정장치

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
REGI Registration of establishment
FPAY Annual fee payment

Payment date: 20010926

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee