KR970002144B1 - 입력 비디오 신호의 부반송파 대 수평 sync 위상 트랙킹 회로 및 그 방법 - Google Patents

Abstract

내용없음.

Description

입력 비디오 신호의 부반송파 대 수평 sync 위상 트랙킹 회로 및 그 방법

제1도는 비디오 장치 주변에 있는 본 발명에 따른 SCH 위상 측정 및 트랙킹 회로의 시스템 블럭 다이어그램.

제2도는 제1도에 예시된 SCH 위상 측정 및 트랙킹 회로의 블럭 다이어그램.

제3도는 복합 비디오 신호의 수평 귀선 소거 간격의 파형도.

제4도는 제3도에 예시된 수평 귀선 소거 펄스의 버스트 파형의 파형도.

제5도는 프레임 A와 프레임 B를 포함하는 아날로그 칼라 복합 비디오 신호의 포맷과, 칼라 피일드들(Ⅰ,Ⅱ,Ⅲ,Ⅳ)을 위한 기준 부반송파 위상을 예시하는 일련의 파형도.

제6도는 위상차 7.8kHz 신호를 발생하는 제2도의 리세트 및 2분 회로망 네트워크의 회로도.

제7도는 타이밍 회로, 위상 비교기, 위상 측정 회로, 비교기, 및 제2도의 측정 및 트랙킹 제어 회로 일부의 회로도.

제8도는 가변 펄스폭 발생기, 트랙킹 서어보, 디지탈/아날로그 변환기, 아날로그/디지탈 변환기, 시스템 인터페이스, 및 제2도의 측정/트랙킹 제어 회로 일부의 회로도이다.

* 도면의 주요부분에 대한 부호의 설명

10 : SCH 위상 측정/트랙킹 회로 12 : 비디오 장치

14 : 발진기 16 : 위상 폐쇄 루우프

18,20,38 : 분리기 30 : 리세트 회로

32 : 2분 회로 34,130,292 : 게이트

36 : 타이밍 회로 40 : 가변 펄스폭 발생기

42,36,120 : 변환기 44 : 시스템 인터페이스

48 : 위상 측정 회로 49 : 데이타 버스

50 : 트랙킹 서어보 52 : 측정/트랙킹 제어회로

54 : 비교기 102,126,162 : 쌍안정 회로

108,110,174 : 레지스터 106,168 : 증폭기

164,250 : 단안정 회로 336,338 : 계수기

342 : 래치(latch)

본 발명은 일반적으로 칼라 텔레비젼 신호의 부반송파 대 수평동기 펄스들(subcarrier to horizontal synchronizihg pulse)의 입력 위상을 측정하는 것에 관한 것으로, 더 구체적으로는 측정 작동 모우드에 있을땐 입력 비디오 신호가 표준 신호인지 비표준 신호인지를 지시하고, 트랙킹 작동 모우드에 있을땐 측정된 위상 신호를 사용하여 부반송파 대 수평 펄스들의 입력 위상을 더 트랙킹하는 것에 관한 것이다.

아날로그 칼라 텔레비젼(비디오) 신호는 휘도(輝度) 성분, 색(色) 성분, 부반송파 성분, 버스트(bursr) 성분, 수평 및 수직 귀선 소거 펄스들, 그리고 동기(sync)펄스들을 포함하는 다수의 성분들로 구성되어 있다. NTSC 표준 칼라 비디오 신호의 경우, 수평 선 비율은 대략 3.58MHz의 부반송파 주파수를 지니는 15.75kHz이다. 이것은 부반송파 주파수의 견지에서 보면 수평 선 비율이 455/2의 부반송파 사이클/수평 선임을 의미한다. 비디오 신호의 귀선을 위한 시간 주기를 제공하는 수평 귀선 소거 펄스들은 수평 선 비율로 발생하고, 각 수평 선마다 버스트 성분과 sync 펄스들을 갖는 비디오 신호들로부터 휘도 성분과 색 성분을 갖는 비디오 신호들을 분리한다. 수평 sync 펄스들은 귀선 소거 펄스들 상에 위치되고 귀선 소거 펄스가 시작한 후 일정 시간 주기로 발생한다. 부반송파 주파수에서 다수의 정상(整相)된 비변조 정현파 사이클들을 갖는 칼라 버스트 파형은 귀선 소거 펄스의 백 포치(back porch) 또는 페데스탈(pedestal)에 배치된다.

보통 칼라 버스트 파형은 표준 신호의 경우, 관련 수평 sync 펄스의 상승 구간의 50％ 증폭점과 동상이게 되고, 수평 sync 펄스에 이어 규정된 수의 부반송파 사이클들을 시작하도록 형성되어 있다.

그러나, 예를들어 복합 또는 단일 성분 비디오 신호 파형의 형성에 항상 약간의 오차가 있는 것과 마찬가지로, 버스트 파형도 정확히 sync 펄스들과 동상이게 발생되지 않을 수도 있다. 또한, 복합 또는 단일 성분 비디오 신호들의 다른 비표준 소오스들도 그들 자체의 목적을 위해서 부반송파 버스트를 수평 sync 펄스의 상승 구간으로부터 오프셋할 수 있다. 비표준 소오스에서 비디오 신호를 발생함으로 인해 또는 표준 소오스에서 비디오 신호를 형성할때 생기는 오차들로 인해 이러한 오프셋은 부반송파 사이클율로 측정되고 부반송파 대 수평 동기 펄스 위상, 더 간단하게는 SCH 위상이라고 지칭된다. 이 SCH 위상 측정은 중요한데, 그 이유는 자기 테이프 기록 및 재생 장치와 같은 그러한 비디오 장치와 비디오 타임 베이스 콜렉터들(video time base correctors)에서 이러한 변수가 피일드 및 프레임 정보를 판단하는데 사용될 수 있기 때문이다. 또한, 그 변수는 귀선 소거 펄스후 각 수평 선 동안의 실제 비디오가 정확하게 시작하게 결정하는 수단으로 사용될 수도 있다.

그러한 비디오 장치의 조작자는, 수평 화상 시프트를 일으키지 않으면서 한 비디오 신호를 다른 비디오 신호와 합체시키기 위해 입력 복합 비디오 신호가 표준인지 비표준인지의 여부를 알고자 한다. 가장 널리 보급된 표준들중의 하나인 RS 170A(미국 전자공업회가 보급함)에 의하면, SCH 위상이 수평 sync 펄스를 관련해 ±40°의 일치 범위내에 있으면 비디오 신호는 표준이다. 그러나, 파형들이 고주파수에 있을 때는 SCH 위상을 측정하기가 비교적 어려우며, 위상차는 일 부반송파 사이클과 비교해 볼 때 상대적으로 작을 수 있다. 버스트 신호에 잡음이 있을 수 있고 수평 sync 펄스의 상승구간이 한 반송파 사이클율인 ±1nsec내에 측정되기 어렵기 때문에 측정 문제가 발생한다.

SCH 위상이 RS 170A 표준 신호인지를 결정하기 위하여, 전형적인 종래의 회로들은 부반송파의 위상을 일정기준 전압, 즉 표준에 상응하는 윈도우(window)와 비교하므로써 SCH 위상을 측정한다. 그리고 그 비교 결과들은 전형적인 비디오 테이프 레코더들과 타임 베이스 콜렉터들에 사용되어 조작자에게 입력 비디오 신호가 상기 윈도우내에 있음을 표시하는 시각 디스플레이를 조작장게 제공한다. 예를들어 표준 RS 170A에서, 입력 비디오 신호 SCH 위상이 수평 sync 펄스에 관련해 ±40°의 일치 범위내에 있으면, 그 SCH 위상은 표준 RS 180A 비디오 신호로서 디스플레이된다.

과거에는 동조 회로들과 복잡한 여파 장치들을 포함하는 비교적 복잡한 아날로그 회로들을 사용해 이 변수를 측정하였다. 그러한 아날로그 회로들은 드리프트하는 경향이 있었고 주기적으로 조정되어야만 측정정밀도를 유지했다. 또한, 그러한 회로들은 조작자가 RS 170A 표준치가 아닌 SCH 위상값으로 작동하려면 리세팅을 요구하였는데, 그러한 사실은 비교적 공통 요건으로, 특히 상이한 많은 비디오 장치를 지니는 대형 비디오 설비에서는 더욱 그러하다.

따라서, 미지의 SCH 위상들을 가짐으로 해서 서로 다를 수 있는 비디오 입력들을 믹싱하거나 스위칭 하는 것이 대단히 어렵다는 것을 알 수 있을 것이다. 미지의 SCH 위상들을 지니는 비디오 신호들을 갖는 비디오 시스템의 일예에서는 믹싱될 비디오 신호들이 많은 비디오 카메라들에 의해 발생되는데, 그 비디오 신호를 각각은 무작위한, 따라서 미지이게 되는 SCH 위상 출력을 가질 수도 있다.

또한 SCH 위상을 측정하는 종래의 회로들은 정형적으로, 통상의 한계(예, ±90°)내의 비교적 작은 SCH 위상 드리프트들만을 처리할 수 있다. 따라서, SCH 위상이 한계 가까이 있음으로 해서 작은 드리프트로 인해 SCH위상이 한계를 교차하게 되어 계속해서 프레임 정보를 변화하게 하면 문제가 발생한다. 드리프트는 단지 몇 사이클율에 불과할 수 있으며, 그럼으로 해서 시스템이 한계 이상으로 다시 드리프트하여 프레임 정보를 일으킨다. 타임 베이스 콜렉터에 있어서 이 시프트는 수평이 될 것이고 드리프트에 따라 조건지어질 수 있다. 디지탈 비디오 테이프 레코더에 있어서는, 이 시프트는 테이프상에 기록되고, 수평 시프트가 프레임 정보의 변화때문에 테이프가 재생될 때마다 발생할 것이다.

따라서, 주기적인 동조와 조정이 필요없고, 아날로그 드리프트와 잡음 문제점들 및/또는 ±90° 위상 변화한계 근처에서의 작은 SCH 위상 드리프트에도 영향받지 않는 SCH 위상 측정 시스템을 제공하는 것은 대단히 바람직하게 된다.

요컨대 본 발명은, 칼라 비디오 신호의 SCH 위상을 정확히 측정하면서 입력 비디오 신호의 SCH 위상도 트랙킹하는 방법 및 장치를 제공하므로써 전술된 종래 회로들의 문제점들과 단점들을 극복한다. 이 측정은 디지탈 측정 기술들로 수행되므로 해서 동조 회로들이나 성분 조정이 필요없으며, 측정 정밀도로 성분값들을 에이징(aging)하거나 변화시킨다고 해서 저하되지 않는다.

바람직한 실시예에서, 본 발명은 측정 작동 모우드에서 측정 서어보 루우프를 거쳐 SCH 위상을 측정하고 나서, 신호가 표준 SCH 위상인지 비표준 SCH 위상인지에 관계없이 트랙킹 서어보 루우프를 사용하여 트랙킹 작동 모우드로 전환하여 입력 비디오 신호의 SCH 위상을 트랙킹하는 회로 장치를 포함한다. 어떤 작동 모우드에 있는, SCH 위상 측정치는 이 장치를 이용하는 비디오 기기가 그 값을 저장하고 디스플레이하거나 또한 처리할 수 있도록 디지탈 숫자로 판독될 수도 있다. 측정된 SCH 위상의 표준 RS 170A 범위 윈도우와 비교하고 그 위상이 표준인지 아닌지를 조작자에게 제공하는 수단이 마련되어 있다. 또한 본 발명은, 설비가 비표준 SCH 위상에서 작동하는 비디오 장치를 갖고 있는 때, 같이 작동할 트랙킹 서어보를 위한 다른 교정점을 설정하는 외부 소오스로부터 디지탈 숫자를 제공하기 위한 수단을 포함한다.

트랙킹 모우드에서, 입력 비디오 신호의 측정된 SCH 위상은, 회로가 입력 SCH 위상을(그것이 비표준일지라도) 트랙킹하거나 따르도록 트랙킹 서어보 루우프를 서어보하는 제어 신호를 발생한다. 따라서, 입력 SCH 위상이 표준으로 사용될 수도 있으며, 그러므로해서 제어 신호는 변화하는 입력 위상을 트랙킹하도록 서어보 루우프를 조정한다. 이 모우드에서, 트랙킹 서어보 루우프는 표준 또는 비표준 SCH 위상 윈도우의 중심에 서어보된 후 위상 트랙킹 서어보에 의해 선택된 중심에 유지된다. 비표준에서는 상기 중심이 정중심에서 소정 각도만큼 시프트되어, 관련 설비 비디오 장치의 비표준 SCH 위상을 정합시킨다. 따라서, 종래의 회로들과는 달리 본 발명은 작은 위상 쉬프트들이 한계에 접근하지 못하게 하여 입력 신호 SCH 위상 드리프트 때문에 프레임 정보가 변화할 가능성을 최소화한다. 또한, 관련 디지탈 레코더를 사용할때 이회로가 트랙킹 모우드에 있으면, 재생시 수평 화상 위치는 이동하게 된다. 즉 시프팅 입력 SCH 위상과 함께 비교적 많이 시프트하게 된다. 하지만 이 회로는 어떠한 화상 위치 수평 리세트들도 갖지 않게 된다.

또한, 이 발명은 입력 신호의 SCH 위상이 2개의 부반송파 사이클들과 비슷하게 표준 SCH 위상으로부터 멀리 예컨대 ±360°이상 드리프트하면 그 입력 신호의 SCH 위상을 리세트하는 수단을 제공한다. 그러한 상태가 발생하면, 다른 피일드상에서 한 비표준 위상 카메라로부터 다른 비표준 위상 카메라로 스위칭될 때처럼, 또는 비동기 신호를 수신할 때처럼 프레임 정보는 고정되게 된다.

이하 첨부한 도면들을 참조하여 이 발명을 더욱 상세히 설명하면 다음과 같다.

제1도는 이 발명에 따른, 비디오 장치(12)환경에 있는 SCH 위상 측정/트랙킹 회로(10)를 도시한다. 이 SCH 위상 측정/트랙킹 회로는 비디오 장치(12)으로부터의, 측정/트랙킹 신호에 의해 결정된 바대로 아날로그 그 칼라 비디오 신호의 SCH 위상을 측정하고 및/또는 그 위상을 트랙킹하도록 비디오 장치(12)에 의해 사용된다. 비디오 장치(12)는 디지탈 비디오 테이프 기록 및 재생 장치, 타임 베이스 콜렉터, 특수 효과 프로세서 등일 수도 있다.

여기서는 이 발명이 복합 칼라 비디오 신호를 채용하는 NTSC 칼라 텔레비젼 표준 시스템 분야에서 설명되고 있지만, 이 발명은 PAL과 같은 다른 칼라 텔레비젼 표준 시스템들에도 적용될 수 있고, 후술되는바와 같이 단일 성분 칼라 비디오 신호와도 마찬가지로 사용될 수 있다.

측정 모우드나 트랙킹 모우드중 어느 한 모우드에 있으면, SCH 위상 측정/트랙킹 회로(10)는, 관련 비디오 장치가 차우 영상표시등을 위해 보내는 SCH 위상 판독 신호에 의해 요구될 때 디지탈워드를 시스템 데이타 버스(49)를 거쳐 비디오 장치(12)에 전송할 수 있다. 또한 비디오 장치(12)는 SCH 위상 쓰기 신호에 응답하여 시스템 데이터 버스(49)를 거쳐 SCH 위상 측정/트랙킹 회로(10)에 디지탈워드를 써넣어, 회로를 위한 비표준 기준 위상을 세트할 수 있다. 변환 신호는 비디오 화상을 방해하지 않도록 수직 귀선 소거 간격 동안에만 데이터를 시스템 데이터 버스(49) 안팎으로 클록하기 위해 비디오 장치(12)에서 송신되며, 아래에 더 기술된다.

비디오 장치(12)가 아날로그 칼라 비디오 신호가 칼라 신호가 아니고 흑백 신호임을 판단하면, 그것은 회로(10)의 트랙킹 모우드와 측정 모우드를 디스인에이블하는 SCH 억지 신호를 발생시키는데, 그 이유는 흑백의 비디오 신호는 SCH 위상을 전혀 갖지 않기 때문이다. 비디오 장치는 피일드/프레임 변화가 아날로그 칼라 비디오 신호로 이루어진다고 판단하여 525 수평선 마다 변화하는 타이밍 신호를 제공하기 위해 SCH 위상 측정/트랙킹 회로(10)에 기수/우수 신호를 전송한다. 또한, 회로(10)는 입력 비디오 STD 신호를 제공하는데, 이 STD 신호는 디스플레이되어 입력 아날로그 칼라 비디오 신호가 RS 170A 표준 범위내에 있는, 즉 트랙킹 모우드에서 실제 SCH 위상의 ±40° 윈도우내에 있는지를 표시한다. 마지막으로 회로(10)는 비디오 장치(12)를 위한 비디오 기준 신호를 발생시키는데, 측정 모우드에서의 그 신호는 수평 sync 뒤에 일정 기준 시간 주기로 발생하는 타이밍 신호이며, 트랙킹 모우드의 그것은 SCH 위상 변화에 따르는 가변 기준 신호이다.

SCH 위상 측정/트랙킹 회로(10)에 동기 신호들을 제공하도록 입력 비디오 신호 라인(11)에 공급된 아날로그 복합 비디오 신호에서 3개의 타이밍 신호들이 발생된다. 이 신호들은 수평 sync 비율의 펄스들로, 그중 하나는 HORZ 신호라 하고 나머지 2개는 클록킹 신호(VCO fsc와 VCO 4fsc)라 하는데, 클로킹 신호들은 부반송파 주파수로 공급되고 위상 동기 루우프(16)에 의해 각자 부반송파 주파수의 4배가 된다. HORZ 신호는 비디오 신호를 분리기(18)를 통과시키므로써 아날로그 칼라 비디오 신호로 발생된다. sync 분리기는, 이후 HORZ 신호라 하는 수평 sync 신호를 제공하기 위해 수평 sync 펄스들을 비디오 입력 신호와 분리하는 레벨 검파기이다. 클록킹 신호들(VCO fsc 와 VCO 4fsc)은 위상 동기 루우프(16)에서 회로(10)로 전송되며, 그 위상 동기 루우프(16)은 수정 전압 제어식 3.58MHz 발진기(14)에서 나오는 주파수 fsc의 발진기 신호를 한 입력에서 수신한다.

아날로그 복합 비디오 신호는 또한 입력 라인(11)으로부터 버스트 분리기(20)를 통하여 전송되는데, 그 버스트 분리기는 버스트 파형을 검파하여 그것을 아날로그 복합 신호의 다른 부분들과 분리한다. 그 다름, 버스트 파형은 주파수 fsc가 버스트에 위상 동기되도록 위상 루우프(16)에 대한 위상 기준으로 사용된다. VCO 4fsc 신호는 4배 신호기 회로에 의해 VCO fsc 신호에서 발생디고 fsc 신호와 같은 위상을 유지한다. 이러한 클록킹 신호들(HORZ, VCO fsc와 VCO 4fsc)의 발생은 비디오 장치(12)와 무관할 수도 있고 그 장치안에 들어있는 회로 네트워크에서 일어날 수도 있다. 바람직하게도, 비디오 장치(12)의 많은 회로들이 비슷한 신호들을 사용할 것이기 때문에, 이러한 클록킹 신호들은 일반적인 통상의 방식으로 비디오장치(12)에서 발생된 다음 sync 위상 측정/트랙킹 회로(10)에 전송될 수 있다. 이 신호들은 그들의 출처를 명확히 나타내도록 독립적으로 발생되는 것으로 보여졌다.

제2도에는, SCH 위상 측정/트랙킹 회로(10)의 더 상세한 블럭도가 도시되는데, 여기서 유사한 부품들은 유사한 숫자로 표시된다. 이 회로의 주요 부품은 위상 비교기(38)인데, 이 비교기는 배타 논리합 게이트(34)의 방형파 입력과 가변 펄스폭 발생기(40)의 펄스 입력을 수신한다. 배타 논리합 게이트(34)의 출력은 부반송파 주파수 fsc에서는 방형파이고 2분 회로(32)의 7.8kHz 신호에 의해 정상된다. 2분 회로(32)는 전술된 수평 sync신호인 HORZ를 수신한다. 또한 2분 회로(32)는 리세트 회로(30)의 리세트 신호를 수신하고, 그 리세트 회로에는 제1도에서 전술된 타이밍 신호들(VCO fsc와 VCO 4fsc)과 제어 신호들(SCH 억지 및 기수/우수)이 공급되는데, 이는 아래의 제6도에서 더 설명된다. 신호(VCO fsc)와 조합되고 버스트에 동기되는 정상된 7.8kHz 신호는 배타 논리합 게이트(34)의 출력에 수평적으로 관련된(horizontally related) 부반송파(fsc) 신호로, 이후 더 간단히 H-관련 부반송파신호라 지칭되는 포지티브 상승 구간(33)를 발생한다.

단안정 또는 원셔트(one-shot)회로(제8도)를 포함하는 가변 펄스폭 발생기(40)는 HORZ 신호에 의해 불안정 상태로 트리거된다. 발생기(40)에 있는 가변 바이어스 네트워크는, 수평 sync 펄스의 상승 구간이 공급된 후, 펄스의 폭 또는 시간 지속을 세트하도록 교정될 수 있다. 서어보에 의해 공급된 선택가능한 바이어스로 결정된 펄스폭 지속이 경화한 후, 발생기는 안정 상태로 복귀하고 펄스의 하강 구간을 발생한다. 이 하강 구간은 반전되어 포지티브 상승 구간(35)로서 위상 비교기(38)에 공급된다. 따라서, 구간(35)은 지연된 입력 수평 sync 신호로 이후 더 간단히 가변 H syc 신호라 한다. 다음, 위상 비교기(38)은 두 구간(33,35)을 비교하여 위상 측정 회로(48)에 펄스폭 신호를 전송하는데, 그 신호는 가변 펄스폭 발생기(40)의 가변 Hsync 신호와 배타 논리합 게이트(34)의 H-관련 부반송파 신호 사이의 위상차를 표시한다.

위상 측정 회로(48)는 펄스폭 신호를 수신하여 그 신호를, 비교된 신호들의 위상 또는 시간차에 비례하는 DC 전압 신호로 변환시킨다. 다음, 이 DC 전압 신호는, 측정된 SCH 위상차에 어울리는 가변 바이어스 네트워크를 이루도록 서어보 루우프를 거쳐 가변 펄스폭 발생기(40)의 단안정 회로로 재전송된다. 또한, DC 전압 신호는 비교기(54)에서 한계값과 비교되는데, 이 비교기(54)는 위상차가 ±40°의 RS 170A 표준 윈도우보다 크지 않으면 입력 비디오 STD 신호를 발생한다. 이 신호는 비디오 장치(12)에 전송되어, 입력 신호 위상이 표준인지 비표준인지를 나타내는 시각 표시로서 디스플레이된다. 따라서, 가변 펄스폭 발생기(40)가 수평 sync 와 일치하도록 트랙킹 구간을 발생하면, 출력 라인(55)상의 입력 비디오 STD 신호는 SCH 위상이 ±40％의 RS 170A 표준 한계에 있다는 것을 표시하게 된다. 또한, 트랙킹 모우드를 리세트시킬지를 결정하기 위하여 비교기(54)는 대략 ±360°의 부반송파 사이클 범위를 갖는다. 위상 측정치가 이 범위밖에 있게 되면, 라인(57)상에는 전체 회로와 SCH 위상을 리세트하기 위한 리세트 신호가 발생된다.

시스템이 트랙킹 모우드에 있을때 위상차를 표시하는 위상 측정 회로(48)의 DC 전압 신호는 트랙킹 서어보(50)에서도 사용되, 가변 펄스폭 발생기(40)이 펄스폭과 그에 따른 구간(35)의 타이밍에서의 전술된 변화를 제공하는 신호를 발생한다. 발생기(40)의 펄스 구간(35)이 VCO fsc 포지티브 상승구간(33)보다 지연하면, 펄스폭 발생기(40)는 곧 펄스의 하강 구간을 발생하여 구간(35)을 전진시키도록 바이어스된다. 반대로, 발생기(40)의 구간(35)이 VCO fsc 신호의 포지티브 상승 구간(33)보다 선행하면, 발생기의 바이어스는 하강 구간(35)을 VCO fsc 신호와 정합될때까지 지연시키도록 변화된다. 따라서, 가변 펄스폭 발생기(40) 펄스의 포지티브 상승 구간(35)는 서어보에 의해 VCO fsc 구간(33)을 따르도록 조정되고, 입력 비디오 신호의 부반송파 대 수평 sync 펄스들의 위상을 강제로 트랙킹하게 된다.

가변 펄스폭 발생기(40)의 펄스구간(35)은 또한 비디오 기준 신호를 발생하는 타이밍 회로(36)에 공급된다. 이 비디오 기준 신호는 타이밍 또는 쓰기 신호로, 측정 모우드에서 수평 sync 펄스들의 상승 구간뒤를 일정하게 지속되게 한다. 트랙킹 모우드에서, 본 발명의 회로에 따라, 비디오 기준 신호는 부반송파 및 SCH 위상에 정상되고 수평 sync 펄스들 다음에 가변 지속을 발생한다. 따라서 트랙킹할때, 가변 펄스폭 발생기(40)의 구간(35)이 드리프트 입력 SCH 위상을 따르도록 움직이듯이 비디오 기준 신호는 구간(35)과 함께 움직인다. 비디오 기준 신호는 제1도의 비디오 장치(12)와 같은 관련 비디오 장치에 사용된다. 예를들어, 비디오 기준 신호는 비디오 레코더가 기록 모우드로 작동할 때 수평 선의 실제 비디오 부위의 시작을 확인하는 쓰기 신호로 사용되어 타임 베이스 콜렉터등의 기억장치에 로드시킨다.

위상 측정 회로(48)와 트랙킹 서어보(50)는 측정/트랙킹 제어 회로(52)에 응답하여 측정 모우드와 트랙킹 모우드에서 작동하고 있을때 및/또는 회로 리세트가 필요할 때 개방상태와 폐쇄상태로 선택적으로 스위치된다. 계속해서 회로(52)는 일반적으로 제1도의 비디오 장치(12)에서 출력되는 측정/트랙킹 모우드 신호와 SCH 억지 신호(칼라 또는 흑백)를 수신한다. 통상적으로, 흑백 신호의 경우는 그 안에 부반송파 성분이 전혀 들어있지 않기 때문에 SCH 위상을 트랙킹할 필요가 전혀 없다. 그러므로, SCH 억지 신호는 측정/트랙킹 제어 회로(52)를 측정 모우드로 변환시킨다. 또한 비교기(54)의 라인(57)상의 리세트 신호가 위상 측정 회로(48)와 트랙킹 서어보(50)를 다시 측정 모우드로 전환시키는, 소정시간 지속되는 순서 펄스를 초래하게 되므로, 제로(0) 기준치가 트랙킹 사이클을 시작하는데 사용된다. 따라서 리세트 신호는, 회로가 최초로 턴온(turn-on)될때 이외에도 이 회로(10)가 작동하던중 서어보 루우프가 상실되는 때나 입력 비디오 신호의 SCH 위상이 경계(즉±360°한계)를 넘어 시프트할때도 발생된다.

제2도는 또한 시스템 인터페이스 회로(44), 디지탈/아날로그 변환기 (D/A)(42), 및 아날로그/디지탈 변환기(A/D)(46)를 포함하는데, 이들은 회로(10) 및 관련 비디오 장치(12)내에 협동하는 시스템 데이타 인터페이스를 구성한다. A/D 변환기(46)는 위상 측정 회로(48)에서 출력되는 SCH 위상을 표시하는 DC 전압 신호를 수신하여 이 아날로그 전압을 디지탈 숫자로 변환시킨 후 시스템 인터페이스(44)로 전송한다. 비디오 장치(12)는 변환 신호에 응답하여 그 디지탈값을 데이터 버스(49)에 싣기 위해 제1도의 SCH 위상 판독 신호를 시스템 인터페이스(44)에 공급한다. 그리고 시스템 인터페이스(44)로부터 그 디지탈값은 예를들어 관련 비디오 장치의 적당한 디스플레이 장치에 사용되도록 기억속으로 판독되 들어가게 된다.

반대로, 비디오 장치(12)는 디지탈 값을 데이터 버스(49)에 싣고 제1도의 SCH 위상 쓰기 신호를 발생시키므로써 시스템 인터페이스(44)안에 디지탈값을 써넣어, 변환 신호에 응답하여 디지탈값을 D/A 변환기(42)로 전송할 수 있다. D/A 변환기(42)는 디지탈값을 아날로그 전압으로 변환시키며, 그 전압은 가변 펄스폭 발생기(40) 전술된 바이어스 네트워크를 조정하도록 인가된다. 그런 후, D/A 변환기(42)의 전압이 제어전압으로 사용되어 펄스폭 발생기(40)의 바이어스점을 변화시킴으로써 구간(35)의 위치를 변화시키므로 상이한 고정된 기준값이 발생된다. 이런 식으로, 비표준 SCH 위상을 갖는 비디오 장치가 있는, 대형 설비의 비디오 장치(12)의 조작자는 RS 170A 표준을 유지하기 보다는 임의의 원하는 SCH 위상을 회로에 세트할 수 있다. 다음, 회로는 트랙킹 모우드로 스위치되면 입력 비디오 신호의 비표준 SCH 위상을 트랙킹한다.

제3,4,5도는, 예를들어 NTSC 칼라 텔레비젼 표준 시스템에서의 복합 칼라 비디오 신호를 위한 버스트파형 또는 기준 부반송파의 위상과 관련한 수평 sync 펄스들의 일반적이고 통상적인 관계를 도시한다. 제5도는 복합 칼라 비디오 신호가 2개의 피일드들을 각각 갖는 2개의 프레임들(A,B)로 형성됨을 도시한다. 기수 피일드들(Ⅰ과Ⅲ)은 변조되지 않을 경우 위상이 0°인 기준 부반송파를 포함하고, 짝수 피일드들(Ⅱ와Ⅳ)은앞의 피일드와 180°위상차가 있는 기준 부반송파를 갖는다.

기준 부반송파는 대략 9개의 사이클의 버스트 파형으로 표시되며(이 파형의 주파수는 NTSC 표준의 fsc 주파수 또는 3.58MHz와 대등하다), 제3,4도에 도시되어 있다. 버스트 파형은 수평선마다 시작하는 수평 귀선 소거 펄스의 백포치(back portch)상에 위치된다. 계속해서 수평 귀선 소거 펄스의 백포치는 수평 sync 펄스뒤를 따르며, 진폭이 0 IRE 유닛인 기준 귀선 소거 레벨에 있는데, 이때 백색 레벨은 100 IRE 유닛에 있다.

버스트 신호는 백포치상이 기준 귀선 소거 레벨 또는 페데스탈 값에 중심하여 있는 40 IRE 유닛의 포지티브 및 네가티브 진폭을 갖고 있다. 버스트 파형의 위상은 수평 sync 위상의 상승 구간(50％ 진폭점)으로부터 5.3μsec 지난 후의 최초 제로 크로싱(zero crossing)에서부터 측정된다. 버스트 파형의 시작점은 수평 sync 펄스의 상승 구간 뒤 대략 19 부반송파 사이클이다. 버스트 파형의 시작점은 40 IRE 유닛의 버스트 진폭의 50％이거나 그보다 큰 부반송파의 첫 1/2 사이클을 선행하는 제로 크로싱(포지티브나 네가티브)에 의해 형성된다. 버스트의 최초 제로 크로싱은 한 수평선상에서는 네가티브가 되고 교번 수평 선상에서는 포지티브가 된다.

표준 신호들의 경우, 기준 부반송파의 제로 크로싱들을 보통 모든 수평 sync 펄스들의 상승 구간들의 50％ 지점과 일치한다. RS 170A 표준의 경우에는 sync 펄스들가 부반송파 파형간의 관게가 프로그램 적분에 중요하기 때문에, 그 일치의 공차는 기준 부반송파 위상의 ±40°이다. 그것은 수평 sync 펄스의 상승구간과, 이 발명의 대상인 SCH 위상의 측정치인 부반송파의 제로 크로싱 사이의 위상을 측정한 값이다.

제6도는 예를들어 제1,2도의 SCH 위상 측정/트랙킹 회로(10)에서 전술된 위상차 7.8kHz 신호를 발생하도록 사용되는 회로 네트워크의 실행을 예시하는 전기적 개략도이다. 제6도는 제2도의 리세트 회로(30)와 2분 회로(32)의 회로 네트워크를 포함하고 있다. HORZ 신호는 인버터(120)를 통과한 후 D형 쌍안정 회로(128)용 콜록으로 사용된다. 쌍안정 회로(128)는 D 입력에 접속된 ＊Q 출력(이후 ＊표시는 도면들에 도시된 부정 논리 상태를 표시하는데 사용된다)을 갖고 있어, 15.75kHz 수평 신호를 7.8kHz의 주파수를 갖는 주기적인 방형파 신호로 나눈다. 또한 HORZ 신호는 인버터(120)를 거쳐 콜록 신호로서 D형 쌍안정 회로(138)의 CLK 입력에 공급되는데, 그 쌍안정 회로는 제2도의 2분 회로(32)에 해당한다. 쌍안정 회로(138)는 그의 ＊Q 출력이 D 입력에 접속되어 있으며, HORZ 신호를 7.8kHz 주파수의 신호로 나눈다.

쌍안정 회로(138)는 NAND 게이트(136)의 출력 신호를 거쳐 리세트되는데, 그 게이트의 출력 신호는 3개의 신호가 일치하면 '로우' 논리 레벨로 전이된다. 제1신호는 D형 쌍안정 회로(126)의 Q출력이고, 제2신호는 D형 쌍안정 회로(126)의 Q출력이고, 제2신호는 D형 쌍안정 회로(132)의 Q출력이고, 제3신호는 D형 쌍안정 회로(134)의 ＊Q 출력이다. 쌍안정 회로(126)의 출력은 신호들(기수/우수 신호와 SCH 억지 신호)의 논리 조합이다. SCH 억지 신호는 입력 비디오 신호가 흑백인지 칼라인지에 따라 회로를 인에이블시키고 디스에이블시키는데 사용된다. 회로가 흑백 신호들에 대해서는 사용되지 않으므로, '하이' 논리 레벨의 SCH 억지 신호가 회로를 디스에이블시키는데 사용된다. SCH 억지 신호는 인버터(122)에서 인버트되어 D형 쌍안정 회로(124)의 입력이 된다.

더 구체적으로, 쌍안정 회로(124)는 피이드들(Ⅰ와Ⅲ)(기수)이나 피일드들(Ⅱ와 Ⅳ)(우수)의 존재를 표시하는데 사용되는 기수/우수 신호에 의해 클럭된다. SCH 억지 신호가 칼라 비디오 신호를 표시하는 '로우'논리 레벨이면, 기수/우수 신호에 의한 클록킹에 따라 쌍안정 회로(124)는 쌍안정 회로(126)에 클록되는 Q 출력상에 '하이' 논리 레벨을 발생하게 된다. 그 '하이' 논리 레벨 출력은 NAND 게이트(136)의 입력들중 하나에 인가되어, 쌍안정 회로(138)를 리세트시키는데 필요한 일치의 한 조건을 형성한다. '하이' 논리 레벨은 CLK 입력에 인가된 HORZ 신호에 의해 쌍안정 회로(126)안으로 클록된다. Q 출력이 세트되면 쌍안정 회로(126)의 ＊Q 출력은 쌍안정 회로(124)를 리세트시킨다. 쌍안정 회로(126)의 Q 출력은 프레임 또는 525개의 수평선들마다 한번씩 NAND 게이트(136)에 인에이블 신호를 제공한다. 이 인에이블 신호는 상승 구간이 프레임 변화를 일으키는 선을 위한 수평 sync 펄스와 일치하도록 다시 시간조정된다.

각 수평 선에서 버스트와 동상인 발진기 신호 VCO fsc는 VCO 4fsc 신호에 의해 D형 쌍안정 회로(102)에서 다시 시간조정되어 그 두 신호들을 다시 동기되게 한다. 그 결과 생긴 fsc 신호는 쌍안정 회로(102)에서 쌍안정 회로(104)의 D입력으로 인가되고, 또한 쌍안정 회로(128)의 ＊Q 출력의 7.8kHz 신호에 의해 클록된다. 쌍안정 회로(104)를 정상안된 7.8KHz 신호로 클록킹하므로써, 변조안된 부반송파 신호(fsc)를 쌍안정 회로(104)의 Q 출력에서는 다를 수평 선마다 측정 펄스가 발생된다. 이 '하이' 또는 '로우'출력은 부반송파 신호와 수평 신호 사이의 위상차와 관련되고, 저항(112)를 통하여 쌍안정 회로(104)의 Q 출력에 접속된 캐패시터(1140에서 적분된다. 이 적분은 위상차가 0이나 180°근처에 있을때와 같이 '하이' 논리 레벨과 '로우'논리 레벨에서의 변동들을 보상한다.

캐패시터(114)는 연산 증폭기(106)의 비반전 입력에 전압을 제공하는데, 그 증폭기의 출력은 히스테리시스 저항(116)를 통하여 자신의 비반전 입력에 접속된다. 한계값 네트워크는 양전압원(+V)과 접지 사이에 접속된 레지스터들(108,110)을 포함하며, 이 레지스터들의 접속부는 레지스터(108)와 레지스터(110)의 전압분할에 근거한 전압을 연산 증폭기(106)에 인가하도록 그 증폭기의 반전 입력에 접속된다.

연산 증폭기(106)는 한계값을 갖는 비반전 선형 비교 증폭기로 되어 있는데, 여기서는 캐패시터(114)상의 전압이 반전 입력에 인가된 한계값과 비교된다. 연산 증폭기(106)의 출력은 캐패시터(114)의 전압이 한계값보다 크면 '하이' 논리 레벨이고 캐패시터(114)의 전압이 한계값보다 작으면 '로우' 논리 레벨이다. 쌍안정 회로(104) Q출력은 부반송파(fsc)가 7.8kHz 신호에 비해 선행하면 '하이' 논리 레벨이고 부반송파(fsc)가 7.8kHz 신호보다 지연하면 '로이' 논리 레벨이다. 연산 증폭기(106)는 몇개의 수평 선에 걸쳐 측정한 이러한 측정값들을 평균하고, 그 차이에 기초하여 논리 1 또는 0을 제공한다. 이와 같이 연산 증폭기(106)는 부반송파와 7.8kHz 신호간의 위상차에 대한 평균 네트워크를 제공한다.

연산 증폭기(106)의 출력 논리 레벨은 D형 쌍안정 회로(118)의 입력에 인가되는데, 그 회로 인버터(120)를 거친 H sync 신호(HORZ)에 의해 클록된다. 쌍안정 회로(118)의 Q 출력은 배타적 OR 게이트(130)의 한 입력에 인가되고, 이 게이트(130)의 다른 입력에는 쌍안정 회로(128)의 정상안된 7.8kHz 신호가 수신된다. 배타적 OR 게이트(130)는, 정상안된 7.8kHz 신호와, 부반송파 fsc와 7.8kHz 신호간의 위상차 사이의 위상차를 표시하는 폭을 갖는 펄스를 발생한다.

배타적 OR 게이트(130)의 출력은 쌍안정 회로(132)의 D입력에 인가되고, 그 회로(132)의 Q출력은 쌍안정 회로(134)의 D입력에 인가된다. 그 쌍안정 회로들은 둘다 쌍안정 회로(102)의 부반송파 신호 fsc에 의해 클록된다. 쌍안정 회로(138)를 리세트하는 다른 2개의 일치 신호들은 전술한 쌍안정 회로(132)의 Q출력과 쌍안정 회로(134)의 ＊Q 출력이다. 이 회로는 폭이 한 fsc 클록 사이클인 펄스를 발생하는데, 그 펄스는 배타적 OR 게이트(130)의 전이와 일치하여 '하이' 논리 레벨로 전이하고 한 fsc 클록 사이클 뒤에 '로우' 논리 레벨로 전이한다. 그러므로, 이 회로는 배타적 OR 게이트(130) 출력으로부터의 수평적으로 관련된 관련 신호를 가장 가까운 fsc 클록 사이클로 클록한다. NAND 게이트(136)의 출력은 525개의 비디오 신호 선들마다 게이트되는 리세트 펄스이다.

정상된 7.8kHz 신호는 제7도에 더 상세히 도시된 바와 같이 VCO fsc 신호와의 비교 신호를 제공하는데 사용된다. 이 두 신호들은 제2도에서 전술된 배타적 OR 게이트(34)에서 위상 비교되고, 그 출력은 쌍안정 회로(160)의 D 입력에 인가된다. 쌍안정 회로(160)의 Q출력은 신호가 다시 시간조정되도록 다음의 쌍안정 회로(162)를 통하여 4fsc 비율로 클록된다. 이러한 작용은 정상된 7.8kHz 신호와 VCO fsc 신호의 1/2인 부반송파 사이클간의 위상차를 지연시킨다. 쌍안정 회로(162)의 출력은 제2도의 위상 비교기(38)에 해당하는 쌍안정 회로(164)의 D 입력에 인가된다. 쌍안정 회로(164)의 CLK 입력은 라인(165)을 통해 단안정 회로(250)(제8도)의 출력에 접속되어 있어 더 후술되듯이 입력 신호 SCH 위상에 따라 본 회로의 서어보에 의해 가변되는 H 관련 비율로 클록된다.

단안정 회로(250)의 ＊Q 출력은 또 라인(165)을 통해 쌍안정 회로(156)의 D 입력에 인가되는데, 이 쌍안정 회로(156)의 CLK 입력에는 쌍안정 회로(154)의 Q 출력이 수신된다. 쌍안정 회로(154)의 Q 출력은 쌍안정 회로(152)와 쌍안정 회로(154)를 거쳐 2개의 VCO 4fsc 클록 펄스만큼 지연되었다. 이러한 회로 네트워크는 fsc 사이클 후 배타적 OR 게이트(34)의 출력과 동기하는 펄스를 발생시킨다. 이 펄스는 VCO 4fsc 신호에 의해 클록되는 D형 쌍안정 회로(158)를 통하여 전송되므로써 다음의 VCO 4fsc 클록 펄스와 동기된다. 보이는 바대로, 쌍안정 회로들(152-158)은 제2도의 타이밍 회로(36)를 구성한다. 따라서, 쌍안정 회로(158)의 Q 출력은 제2도에서 전술된 비디오 기준 신호가 되며, 이 신호는 관련 비디오 장치(12)에 전송된다. 이 비디오 기준 신호는 관련 비디오 레코더를 기록 모우드에서 작동시키고 있는 때와 같이 수평 선안의 실제 비디오 시작을 확인하거나, 예를들어 타임 베이스 콜렉터등의 메모리에 데이타를 로드시킬때 제1샘플을 확인하는데 사용된다. 이 비디오 기준 쓰기 신호는 다음의 도면에서 더 설명되는 바와 같이 입력 비디오 신호를 정밀하게 트랙킹한다.

본 발명에 따른 의도는 수평 sync의 가변 하강 구간(35)과 H-관련 부반송파 신호의 포지티브 상승 구간(33)이 일치하여 발생하게끔 회로 서어보를 조정하는 것이다. 이를 위해서 회로가 쌍안정 회로(164)상에 클록되지만, 그 쌍안정 회로는 항상 모호하다. 즉, 그 출력이 항상 모호하다. 한편, 쌍안정 회로(156)의 출력은 모호하지 않는데, 이는 그 출력이 180°만큼 지연된 같은 H-관련 부반송파 신호에 의해 구동되기 때문이다. 그러므로, 회로가 적절히 서어보하면, 쌍안정 회로(164)에 인가된 가변 H sync 신호는 0°위상 부반송파로 해서 모호하게 되고 쌍안정 회로(156)에 입력에서는 모호하지 않게 될 것이다.

쌍안정 회로(164)의 ＊Q 출력은 fsc 신호와 HORZ 신호간의 위상차에 비례한다. 펄스폭은 연산 증폭기(168)와 관련 회로 네트워크로 구성되는 회로에서 적분된다. 연산 증폭기(168)는 양전압원(+V)과 접지 사이에서 접속되는 1쌍의 레지스터들(170,172)의 접속부로부터 비반전 입력에 인가되는 한계값을 갖는다. 쌍안정 회로(164)의 ＊Q 출력은 레지스터(174)를 통하여 연산 증폭기(168)의 반전 입력에 인가된다. 연산 증폭기의 반전 입력은 캐패시터(176)를 통하여 그의 출력에 접속된다. 이러한 형태로, 연산 증폭기는 공칭 TTL 한계 전압 이상이나 그 이하인, 반전 입력에 인가된 신호들을 적분할 것이다. 스위치(166)와 직렬 레지스터(178)는 캐패시터(176) 양단과 그러므로 해서 연산 증폭기(168) 양단에 접속된다. 스위치(166)는 트랙키 모우드와 측정 모우드에서 개방상태에 있다. 그러나 리세트 모우드에서는, 그 스위치는 측정/트랙킹 제어 회로(52)의 신호에 의해 폐쇄되므로써 증폭기(168)로 하여금 회로를 리세트 못하게 한다.

다이오드(180)와 레지스터(182)는 스위치(166)를 보호한다.

제8도를 참조하면, 적분 연산 증폭기(168)의 위상차는 라인(169)과 레지스터(258)를 거쳐 실제로 측정서어보 루우프를 형성하는 단안정 회로(250)의 바이어스 네트워크에 인가된다. 단안정 회로(250)의 주기를 변화시키는데 필요한 출력 전압은 이 예에서는 40°/볼트인 공지의 변압 함수를 갖는다. 위상차를 위한 이러한 변압 함수와 SCH 윈도우의 중심을 잡는데 필요한 전압값이 알려져 있기 때문에, 측정된 위상차와 같은 오프셋 전압을 단안정 회로(150)에 부가하여, 그 회로로 하여금 본 발명에 따르는, 후술되는 트랙키 서어보를 거쳐 입력 신호 SCH 위상을 트랙킹하게 하는 것만이 필요하다.

트랙키 모우드와 관련하여, 위상차도 역시 라인(169)을 거쳐 접속부(273) 및 레지스터들(274,276)을 포함하는 바이어스 네트워크를 통해 트랙킹 서어보 기능을 갖춘 서어보 증폭기(272)(제8도)의 비반전 입력에 인가된다. 레지스터들은 그들의 접속부를 거쳐 증폭기(168) 전압의 일부를 트랙킹 연산 증폭기(272)로 인가하는 분압기로 작용한다. 연산 증폭기(272)의 형태는, 출력과 접지 사이에 연결되어 있는 레지스트(278)와 캐패시터(270)의 접촉부에 반전 입력이 접속된 반전 적분 증폭기이다. 스위치(268)는 레지스터(262)를 거쳐 캐패시터(272) 양단과 그러므로 해서 트랙킹 서어보 연산 증폭기(272)의 양단에 접속되어 있다. 스위치(268)는 트랙킹 모우드에서는 개방되고, 측정 모우드나 리세트 모우드에서는 연산 증폭기(272)를 디스인에이블시키는 측정/트랙킹 제어 회로(52)의 신호에 의해 폐쇄된다. 다이오드(266)와 레지스터(264)는 스위치를 보호한다.

스위치(268)가 개방되고, 트랙킹 서어보 연산 증폭기(272)가 작동하면, 라인(169)과 레지(300)의 접속부(273)에서의 오차 전압은 이 예에서는 공지의 0V 전압인 SCH 윈도우 중심(표준 SCH 위상에서 ±40°)으로 서어보된다. 따라서, 접속부(273)의 전압값에 따라 연산 증폭기(272)의 출력은, 단안정 회로(250)가 표준 SCH 위상이나 비표준 SCH 위상중 어느것에 맞게 교정되든지간에, 단안정 회로(250)를 바이어스하고 SCH 위상 오차를 교정하는데 필요한 어떤 값과 방향으로 구동된다.

따라서, 트랙킹 서어보 전압을 이루는 서어보 증폭기(272)의 구동 전압은 레지스터(260)를 거쳐 전술된 단안정 회로(250)의 바이어스 네트워크에 인가되는데, 그 단안정 회로는 가변 펄스폭 발생기(40)(제2도)를 갖추고 있다. HORZ 신호가 단안정 회로(250)의 T 입력에 인가되어 그 T 입력을 불안정상태로 트리거시키게 된다. 서어보에 의해 바이어스 네트워크에 인가된 전압에 따라 불안정 상태의 하강 구간이 소정 시간 주기 후에 발생하게 된다. 이를 위해 단안정 회로의 바이어스 네트워크는 캐패시터(252), 고정 레지스터(254), 및 가변 레지스터(256)로 구성되는 타이밍 회로 네트워크를 포함한다. 이러한 타이밍 회로 네트워크의 RC 시상수는 회로가 어떠한 SCH 위상 관계이든지(즉 표준이든 비표준이든)받아들이게 하는 사전 세트 가능한 교정을 제공한다. 즉, 바이어스 네트워크의 가변 레지스터(256)는 공장이나 비디오 설비 같은 곳에서의 회로 세팅을 허용하여, 후술되는 서어보 루우프를 임의의 부반송파 대 수평 sync 위상 관계로 중심을 잡히게 한다. 불안정 상태의 단안정 회로(250)의 하강 구간(35)(제2,7도)의 사전 세트 가능한 타이밍은 제2도에서 간단히 설명되었고 이후 더 설명되는 바대로 외부 소오스의 디지탈 숫자를 입력하므로써 교정될 수 있다.

더 구체적으로, 입력 신호 위상 기준이 외부 소오스의 디지탈 숫자를 공급함으로써 결정되는 다른 작동 모우드에서는, 전술한 위상 세트 신호의 전압을 대응하여 변화시키고 제8도에서 더 후술되는 바대로 그 위상 세트 신호를 라인(251)을 거쳐 단안정 회로(250)의 타이밍 회로망에 인가하므로써 구간(35)이 더 교정된다.

변환 선형 전압 증폭기로서 이루어지고, 제2도의 A/D 변환기(46)에 대응하는 회로 네트워크에 대한 입력단을 형성하는 연산 증폭기(304)는 증폭기(168)(제7도)의 출력과 증폭기(272) 출력 사이의 차이에 의해 측정 모우드가 되며, 그 값을 나타내는 전압을 출력 레지스터(306)를 거쳐 접속부(307)에 인가한다. 연산 증폭기(304)는 레지스터(302)를 통하여 접지에 접속된 비반전 입력을 갖고 그의 반전 입력에 레지스터들(300,296)을 같이 접속시키므로써 차동 회로를 형성한다. 2개의 입력 레지스터들(300,296)에 접속된 이득 레지스터(298)는 오차 전압 신호를 개산(scaling)한다. 레지스터(300)가 측정 모우드에서 증폭기(304)를 구동하는 반면 레지스터(296)는 트랙킹 모우드에서 증폭기(304)를 구동한다.

제8도는 A/D 변환기(46)의 특정 실시예를 예로서만 도시한다. 양전압원(+V)에 접속된 레지스터(308)에 의해 풀업되는 접속부(307)의 전압은 두 작동 모우드들에서 0으로 서어보되고 1세트의 레인지(range) 증폭기들(322,324,326)의 입력들에 인가된다. 이 전압은 증폭기(322)의 반전 입력과 연산 증폭기들(324,326)의 비반전 입력들에 인가된다. 일련의 한계 전압들이 양전압원(+V)과 접지 사이에 레지스터들(314,316,318,320)을 직렬 접속하므로써 연산 증폭기들(322,324,326)의 다른 입력용으로 발생된다.

레지스터들(318,320)의 접속부 사이에서 발생된 한계 전압은 연산 증폭기(326)의 반전 입력에 인가되는 반면, 레지스터들(316,318) 사이에서 발생된 한계 전압은 연산 증폭기(324)의 반전 입력에 인가된다. 유사하게, 레지스터들(314,316)의 접속부에 발생된 한계 전압은 연산 증폭기(322)의 비반전 입력에 인가된다. 증폭기들(322,326)의 출력들은 레지스터(328)와 +V에 의해 풀업되고, 증폭기(324)의 출력은 레지스터(330)와 +V에 의해 풀업된다. 전술된 바와 같이 배열되면, 연산 증폭기들(322,324,326)은 2개의 계수기들(336,338)을 제어하기 위한 논리 레벨들을 제공하는 디지탈 비교기들로서 작동한다. 접속부(307)의 출력 전압이 증폭기(326)와 증폭기(322)를 위한 한계 전압에 의해 설명되는 범위밖에 있으면, 증폭기들은 쌍안정 회로(322)의 D 입력을 '로우' 논리 레벨로 끌어내리게 된다. 그 '로우' 논리 레벨은 쌍안정 회로를 통하여 클록되어, 계수기(336)로 하여금 쌍안정 회로(332)의 CLK 입력에 인가된 일 HORZ 신호 펄스를 계수할 수 있게 한다.

쌍안정 회로(332)의 Q 입력이 '로우' 논리 레벨인 한 계수기(336)는 수평 선 비율로 계수한다.

계수기(336)는 그의 실행 출력(CR)에 의해 계수기(338)의 클록 인에이블 입력(CE)에 접속된다. 계수기들(336,338)은 쌍안정 회로(332)가 '로우'인 한 클록 펄스들을 누산하는 8-비트 계수기를 형성한다. 계수기들(336,338)이 계수하는 방향은 HORZ신호에 의해 클록되어 비교기(324)의 출력에서 제공된 논리 레벨에 의해 세트되거나 리세트되는 D형 쌍안정 회로(334)의 출력에 의해 결정된다. 비교기(324)는 그의 한계 전압을 통해 접속부(307)의 전압이 비교기들(322,326)의 한계 범위의 중간점보다 높거나 낮은지를 결정한다. 계수기들(336,338)의 출력들은 D/A 변환기들(340)의 D0-D7 입력들에 인가되고, 이 변환기의 Vout 출력은 전압종속체(follower)로서 형태진 연산 증폭기(310)의 비반전 입력에 인가된다. 연산 증폭기(310)는 자신의 출력에 접속된 반전 입력과 레지스터(312)를 거쳐 +V 전압에 접속된 비반전 입력을 가지며, 비반전 입력에 인가된 전압에 기초하여 접속부(307)에 가변량의 전류를 제공한다.

이런 식으로 D/A 변환기(340)와 연산 증폭기(310)의 출력은 접속부(307)의 전압을 0이나, 적어도 그 전압을 증폭기들(322,326)의 2개의 한계값들 사이의 범위에 있게 한다. 평형을 이루는 동안, 계수기들은 평형을 이루는데 필요한 전압을 나타내는 디지탈 계수를 누산한다. 즉 수평 신호와 부반송파 신호간의 위상차를 디지탈 숫자로 바꾼다. 비교기들(322-326) 쌍안정 회로들(332,334), 계수기들(336,338), D/A 변환기(340), 및 작동 증폭계(310)의 조합은 제2도의 A/D 변환기(46)에 해당하는 아날로그/디지탈 변환기(단지 예시예임)의 특정 실시예를 형성함을 알 수 있다. 분명히 이 부품들의 조합은 일반적으로 구입가능한 적당한 A/D 변환기 칩으로 교체될 수도 있다.

한 유익한 특징에서, 수평 신호와 부반송파 신호들간의 위상차를 나타내는, 계수기들(336,338)에 의해 발생된 디지탈 숫자는 D0-D7의 입력들이 두 계수기들(336,338)의 Q0-Q3 출력들에 접속된 래치(324)에 클록될 수 있다. 제2도에 전술된 시스템 데이터 버스(49)는 SCH 위상 판독 신호를 래치(342)의 출력 인에이블 입력(^＊OE)에 인가하므로써 래치(342)의 출력들(Q0-Q7)을 판독하는데 사용된다. 래치(342)는 타이밍 제어 변환신호에 의해 수직 비율로 비디오 신호로 클록되어 수직 귀선 소거 간격중에만 수평 sync 대 부반송파 위상 관계의 측정을 갱신한다.

또한, 전술된 바대로 단안정 회로(250)의 레지스터(256)의 사전세트된 교정만큼 제공되는 것 이상으로 다른 위상 중심이 바람직하면, 시스템 데이터 버스(29)는 해당 8-비트 디지탈 숫자를 래치(344)에 써넣는데 사용된다. 이 숫자는 비디오 장치(12)에서 시스템 버스로 전송되어 래치(344)의 CLK 입력에 공급된 SCH 위상 쓰기 신호에 의해 래치(344)안으로 래치된다. 이로 인해 디지탈 숫자 입력이 컴퓨터 장치에서와 같이 입력 비디오 신호에 비동기적으로 발생하게 된다. 시스템의 수직 귀선 소거 간격중, 변환 신호에 의해 표시되듯이 버스(49)의 디지탈 제어 워드는 다른 래치(346)에 클록된다. 제2도의 D/A 변환기(42)에 대응하는 D/A 변환기(348)의 D0-D7 입력들에 공급된다. D/A 변환기(340)의 출력은 레지스터들(350,352)에 의해 풀업되어 제2도에 전술된 위상 세트 신호로 사용된다. 래치(346)에 쓰여진 디지탈 워드에 상응하는 전압인 위상 세트 신호는 라인(251)을 거쳐 단안정 회로(250)의 타이밍 회로망에 인가되어 단안정 회로(250)의 바이어스를 변화시키고 그에 따라 위상 세트점의 중심 또는 기준이 변화된다. 그러므로, 표준 시스템에서와 같이 0°기준 중심에서 작동하는 대신, 그 기준 중심은 소정 각도만큼 시프트되어 서어보가 트랙킹하는 새로운 기준 중심이 된다. 이 새로운 위상 기준점은 변환 신호를 통해 래치(346)를 클록킹하므로써 필요한대로 수직 비율로 갱신된다.

전술된 바와 같이 리세트 신호, SCH 억지 신호, 또는 측정 신호가 공급되는 때를 제외하고 회로는 입력 위상을 트랙킹하거나 그 입력 위상으로 서어보한다. 트랙킹 작동, 측정 모우드로의 스위칭, 또는 리세트 모우드로의 스위칭의 억지는 두 스위치들(166,268)에 의해 선택적으로 실행된다. 그리고 이 스위치들(166,268)은 제7,8도의 레지스터들(178,262)과 각각 직렬 접속된다. 레지스터들이 분로되므로 스위치들이 폐쇄될 때 트랙킹 증폭기들(168,272)의 캐패시터들(176,270)은 각기 방전한다. 스위치들은 측정 모우드에서 폐쇄되는 반면, 트랙킹 모우드에서는 제7,8도에 도시된 바와 같이 개방된다.

스위치(166)(제7도)는 NAND 게이트(226)의 출력에 의해 제어되고, 이 NAND 게이트는 제2도의 측정/트랙킹 제어 회로(52)의 부분을 형성한다. NAND 게이트가 로우 레벨 출력을 발생하면 스위치(166)가 개방되고 시스템이 트랙킹하는 반면, 게이트(226)의 하이 출력은 스위치(166)를 폐쇄하고 트랙킹 과정을 억지한다. NAND 게이트(226)의 입력들은 부진리(negative true)이므로 그 게이트는 부진리 입력 OR 게이트로서 실행하게 된다. 따라서, ＊SCH 억지 신호는 D형 쌍안정 회로(220)의 ＊Q 출력이 그러하듯이 스위치(166)를 폐쇄하게 된다. 따라서, ＊SCH 억지 신호는 또한 쌍안정 회로(220)를 리세트하는데 사용된다. 쌍안정 회로(220)를 세트시키고 그러므로 해서 스위치(166)를 폐쇄시키는 신호는 NAND HORZ 신호와 일치하는 게이트(212) 출력인 하이 레벨 리세트 신호이다. 이러한 일치는 쌍안정 회로(220)의 D 입력에 펄스를 발생시키는 단안정 회로(218)를 트리거시키는 NAND 게이트(216)에서 검출된다. 이 신호는 쌍안정 회로(220)의 Q 출력이 SCH 리세트 신호가 되도록 HORZ 신호와 일치하게 클록된다. ＊SCH 억지 신호와 쌍안정 회로(220)의 ＊Q 출력이 조합하여 스위치(166)를 폐쇄한다.

NAND 게이트(212)의 출력은 예를들어 +360°범위의 경계들을 상당히 벗어날 것으로 여겨지는 부반송파와 수평 sync 펄스들과의 위상차를 나타내는 논리 레벨로, 그 결과 서어보 트랙킹 시스템은 리세트되어야 한다. 이러한 리세트 기능은 쌍안정 회로(220)와 라인(281)을 거쳐 단안정 회로(282)(제8도)에 SCH 리세트 신호로서 인가되는데, 그 단안정 회로(282)는 제2도의 측정/트랙킹 제어 회로(52)의 부분을 이룬다. 단안정회로(282)의 ＊Q 펄스는 NAND 게이트(294)가 인에이블된 경우 그 게이트를 통과한다. SCH 리세트 펄스는 스위치(268)를 폐쇄하여 레지스터(262)를 통해 캐패시터(270)를 방전하므로써 트랙킹 서어보(50)를 리세트한다. 계속해서 NAND 게이트(294)는 두 신호들중 한 신호에 의해 인에이블된다. 인버터(290)와 게이트(292)를 거쳐 게이트(294)에 접속된 부진리 논리 신호(측정/트랙킹 신호)가 없는 때와 마찬가지로, SCH억지 신호는 AND 게이트(292)를 거쳐 게이트(294)를 인에이블시키므로써 스위치(268)를 폐쇄시킨다.

측정 모우드에서, 연산 증폭기(168)의 출력은 수평 sync 펄스들과 부반송파 신호간, 즉 발생기(40)의 가변 H sync 신호와 배타적 OR 게이트(34)의 정상된 부반송파 신호간의 위상차에 대한 측정치이다. 그 전압의 비례 부분은 비교기(54)에 인가되고, 여기에 보여지듯이 레지스터들(184,186)을 포함하는 분압기들을 통하여 연산 증폭기들(188,190,192,194)을 포함하는 대응 비교기들의 입력들을 공급하는데 사용된다. 이 전압은 연산 증폭기들(188,190)의 반전 입력들과 연산 증폭기들(192,194)의 비반전 입력들에 인가된다. 일련의 한계 전압들은 양전압원(+V)과 접지 사이에 레지스터들(196,198,200,202,204)을 직렬 접속하므로써 발생된다. 레지스터들(196,198) 사이에 발생된 한계 전압은 연산 증폭기(188)의 비반전 입력에 인가되고, 레지스터들(198,200) 사이에 발생된 한계 전압은 연산 증폭기(190)의 비반전 입력에 인가되고, 레지스터들(200,202)사이에 발생된 한계 전압은 연산 증폭기(194)의 반전 입력에 인가된다.

연산 증폭기들(190,192)의 출력들은 풀업 레지스터(208)에 서로 접속되는데, 이 레지스터의 다른 단자는 양전압원(4V)에 접속되어 있다. 연산 증폭기들(190,192)은 위상차 전압이 ±40°범위내에 있지 않으면 '하이'레벨의 출력 신호를 제공하는 비교기들을 형성한다. 이 출력 신호는 입력 비디오 신호가 흑백 신호이면 ＊SCH 억지 신호에 의해 NAND 게이트(214)에서 억지될 수도 있다. NAND 게이트(214)의 논리 레벨은, 시스템이 측정 모우드에 있을때 신호 입력이 RS 170A 사양내에 있는지를 조작자에게 지시해주는데 사용된다. 비교기들(188,194)과 그의 출력들은 레지스터(206)와 +V, 및 레지스터(210)와 +V 에 의해 각기 풀업되고, 더 큰 범위를 갖으며, 측정 모우드에 있을땐 신호가 예를들어 ±360°위상 범위내에 있는지를 결정한다. 신호가 한계밖에 있으면, NAND 게이트(212)는 리세트 신호에 상응하는 '로우' 논리 신호를 제공한다.

본 발명의 한 바람직한 실시예가 예시되었지만, 첨부된 특허청구 범위에 형성된 바와 같이 본 발명의 정신을 벗어나지 않고 여기에 여러 변경들과 변화들이 가해질 수도 있음을 이 분야에 기술자에게는 분명할 것이다. 예컨대, 이 발명은, 2개의 비간섭 신호들이 있고 한 신호가 다른 신호를 트랙킹하는 것이 바람직한 어떤 시스템에 사용될 수도 있다. 그러한 상황에서는 ±360°의 넓은 범위의 리세트는 회로가 신호들을 서어보하도록 제거된다.

이 발명은 또한, 합성 신호의 피일드 1을 위치고정시키고, 관련 비디오 장치에 있는 비디오 레코더들, 타임 베이스 콜렉터들, 또는 콤퍼넌트 시스템들의 부호기들에 필요한 타이밍 신호들을 발생시키는 콤퍼넌트 텔레비젼 신호 시스템에 사용될 수도 있다.

Claims (12)

1. 수평 sync 신호를 갖는 입력 비디오 신호의 부반송파 대 수평 sync 위상을 트랙킹하는 회로로서, 입력 비디오 신호로부터, 위상이 선(line)마다 같은 수평 sync-관련 부반송파를 제공하는 수단; 입력 비디오 신호로부터, 수평 sync신호에서의 시간 변동을 보상하는 제어가능한 시간 지연 부분을 지니는 수평 펄스를 발생하는 수단; 수평 sync-관련 부반송파 제공수단과 수평 펄스 발생 수단에 응답하여 일정한 위상의 sync-관련 부반송파 신호와 제어가능한 시간 지연 부분을 지니는 수평 펄스의 사이의 위상차를 나타내는 서어보 전압을 공급하는 수단; 및 서어보 전압 공급 수단을 수평 펄스 발생 수단에 결합시켜, 상기 위상차를 0으로 감소시키고 부반송파 대 수평 sync 위상을 트랙킹하게 본 회로를 서어보시키기 위해 서어보 전압에 응답하여 수평 펄스의 제어가능한 시간 지연 부분을 변화시키는 루우프 수단으로 이루어지는, 입력 비디오 신호의 부반송파 대 수평 sync 펄스 트랙킹 회로.
2. 입력 비디오 신호의 부반송파 대 수평 sync 위상을 트랙킹하는 회로로서, 입력 비디오 신호로부터 수평적으로 관련된 부반송파 신호를 제공하는 수단; 입력 비디오 신호로부터 가변 수평 sync 신호를 나타내는 선택가능한 지연 부분을 지니는 수평 펄스를 발생하는 수단; 부반송파 신호 제공수단과 수평 펄스 발생수단에 응답하여 부반송파 신호와 선택가능한 지연 부분을 지니는 수평 펄스 사이의 위상차를 나타내는 서어보 전압을 공급하는 수단으로서, 부반송파 펄스와 수평 펄스를 수신하도록 결합되 위상차를 나타내는 위상차 신호를 공급하는 위상 비교기 수단과 위상차 신호에 응답하여 선택된 전달함수로 서어보 전압을 발생하는 위상 측정 수단을 구비하는 상기 서어보 전압 공급 수단; 및 상기 위상차를 0으로 감소시키고 부반송파 대 수평 sync 위상을 트랙킹하게 본 회로를 서어보시키기 위해 서어보 전압에 응답하여 수평 펄스의 선택가능한 지연부분을 변화시키는 루우프 수단으로 이루어지는, 입력 비디오 신호의 부반송파 대 수평 sync 위상 트랙킹 회로.
3. 제2항에 있어서, 상기 수평 펄스 발생 수단이, 루우프 수단에 결합되어 서어보 전압에 응답해 선택가능하는 지연부분을 나타내는 수평 펄스의 가변 하강 구간을 발생하는 가변 펄스폭 발생기 수단을 포함하는 것을 특징으로 하는 입력 비디오 신호의 부반송파 대 수평 sync 위상 트랙킹 회로.
4. 제3항에 있어서, 상기 루우프 수단이, 위상 측정 수단에 결합되 위상차 신호에 응답하여 바이어스 수단에 공급되는 서어보 전압을 선택적으로 변화시키는 트랙킹 서어보 수단을 포함하는 것을 특징으로 하는 입력 비디오 신호의 부반송파 대 수평 sync 위상 트랙킹 회로.
5. 제3항에 있어서, 상기 위상 비교기 수단을 쌍안정 회로이고; 상기 위상 측정 수단은 연산 증폭기이며; 상기 가변 펄스폭 발생기 수단을 바이어스 수단에 응답하는 단안정 회로를 포함하는 것을 특징으로 하는 입력 비디오 신호의 부반송파 대 수평 sync 위상 트랙킹 회로.
6. 제3항에 있어서, 상기 측정 수단에 결합되고 서어보 전압에 응답하여 위상차가 표준 부반송파 대 수평 sync 위상보다 작거나 큰지를 나타내는 입력 비디오 표준 신호를 제공하고, 위상차가 선택된 부반송파 대 수평 sync 위상의 비표준 최대 한계치보다 큰 경우 리세트 신호를 제공하는 전압 비교기 수단을 더 포함하는 것을 특징으로 하는 입력 비디오 신호의 부반송파 대 수평 sync 위상 트랙킹 회로.
7. 제3항에 있어서, 수평적으로 관련된 부반송파 신호를 반전시키는 수단; 과 반전 수단으로부터의, 반전된 수평적으로 관련된 부반송파 신호와 수평 펄스 발생 수단으로부터의 수평 펄스의 가변 하강 구간을 수신함에 응답해 비디오 기준 신호를 공급하는 타이밍 회로 수단을 더 포함하는 것을 특징으로 하는 입력 비디오 신호의 부반송파 대 수평 sync 위상 트랙킹 회로.
8. 제3항에 있어서, 상기 루우프 수단은 바이어스 수단에 서어보 전압을 공급하는 트랙킹 서어보 수단을 포함하고; 상기 바이어스 수단은 자신의 바이어스를 미리 세팅시키는 수단을 포함하며; 상기 트랙킹 서어보 수단은 가변 하강 구간을 부반송파 펄스와 일치되게 조정하고 본 회로로 하여금 입력 비디오 신호의 부반송파 대 수평 sync 위상을 트랙킹하게 하기 위해 서어보 전압에 응답해 바이어스를 변화시키는 것을 특징으로 하는 입력 비디오 신호의 부반송파 대 수평 sync 위상 트랙킹 호로.
9. 부반송파 성분과 수평 sync 신호를 포함하는 입력 비디오 신호의 편류하는(drifting) 부반송파 대 수평 sync 위상을 트랙킹하는 방법으로서, 수평 sync와 관련해 선마다 같은 위상을 갖는 수평 sync-관련 부반송파 신호를 제공하는 단계; 상기 편류하는 부반송파 대 수평 sync 위상을 나타내는 제어가능한 지연 부분을 지니는 수평 신호를 발생하는 단계; 수평 sync -관련 부반송파 신호와 수평 신호 사이의 위상차를 나타내는 전압 신호를 공급하는 단계; 및 수평 신호가 발생하는 때를 수평 sync-관련 부반송파 신호가 발생하는 때와 일치되게 하기 위해 전압 신호에 응답하여 수평 신호의 제어가능한 시간 지연 부분을 변화시키는 단계로 이루어지는 입력 비디오 신호의 편류하는 부반송파 대 수평 sync 위상 트랙킹 방법.
10. 제9항에 있어서, 상기 전압 신호 공급 단계가, 수평적으로 관련된 부반송파 신호의 위상을 수평 sync 신호의 위상과 비교하는 단계; 그 두 신호간의 위상차를 측정하는 단계; 및 위상차 측정치에 응답해 전압 신호를 공급하는 단계로 이루어지는 것을 특징으로 하는 입력 비디오 신호의 편류하는 부반송파 대수평 sync 위상 트랙킹 방법.
11. 제10항에 있어서, 수평 sync- 관련 부반송파 신호와 수평 sync 신호 사이의 위상차가 선택된 표준 타임 윈도우(time window)내에 있는지, 그것을 넘는지를 지시하는 단계를 더 포함하는 것을 특징으로 하는 입력 비디오 신호의 편류하는 부반송파 대 수평 sync 위상 트랙킹 방법.
12. 제10항에 있어서, 상기 제어가능한 시간 지연 부분을 변화 단계는, 수평 sync 신호 타이밍을 나타내는 시간에 따라 변화가능한 구간을 발생하는 단계; 와 상기 두 신호간의 위상차가 0이 될때까지 전압 신호에 응답하여 시간에 따라 변화가능한 구간이 발생하는 시간을 변화시키는 단계를 포함하는 것을 특징으로 하는 입력 비디오 신호의 편류하는 부반송파 대 수평 sync 위상 트랙킹 방법.

Images