KR0175373B1 - Time-varying cross filter with reduced chip area - Google Patents

Time-varying cross filter with reduced chip area Download PDF

Info

Publication number
KR0175373B1
KR0175373B1 KR1019950032444A KR19950032444A KR0175373B1 KR 0175373 B1 KR0175373 B1 KR 0175373B1 KR 1019950032444 A KR1019950032444 A KR 1019950032444A KR 19950032444 A KR19950032444 A KR 19950032444A KR 0175373 B1 KR0175373 B1 KR 0175373B1
Authority
KR
South Korea
Prior art keywords
data
filter
time
chip area
data output
Prior art date
Application number
KR1019950032444A
Other languages
Korean (ko)
Other versions
KR970019013A (en
Inventor
윤병휘
Original Assignee
김광호
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자주식회사 filed Critical 김광호
Priority to KR1019950032444A priority Critical patent/KR0175373B1/en
Publication of KR970019013A publication Critical patent/KR970019013A/en
Application granted granted Critical
Publication of KR0175373B1 publication Critical patent/KR0175373B1/en

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H17/00—Networks using digital techniques
    • H03H17/02—Frequency selective networks
    • H03H17/0223—Computation saving measures; Accelerating measures
    • H03H17/0227—Measures concerning the coefficients
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H17/00—Networks using digital techniques
    • H03H17/02—Frequency selective networks
    • H03H17/0223—Computation saving measures; Accelerating measures
    • H03H17/0238—Measures concerning the arithmetic used
    • H03H17/0241—Distributed arithmetic

Landscapes

  • Engineering & Computer Science (AREA)
  • Computing Systems (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Mathematical Physics (AREA)
  • Filters That Use Time-Delay Elements (AREA)
  • Complex Calculations (AREA)

Abstract

이 발명은 칩 면적을 줄인 시변 교차 필터에 관한 것으로, 입력신호를 지연시켜 입력받기 위한 데이타 입력부와; 프로그램으로부터 제어신호를 입력받아, 상기데이타 입력부로부터 출력되는 데이타를 조합하기 위한 데이타 조합부와; 상기 데이타 조합부로부터 출력되는 데이타에 계수를 곱하기 위한 계수 연산기와; 프로그램으로부터 제어신호를 입력받아, 상기 계수 연산기에서 출력되는 각각의 데이타를 선택적으로 출력하기 위한 선택기와; 상기 선택기에서 출력되는 데이타를 덧셈연산하여 출력하기 위한 연산기를 포함하여 구성되어, 입력신호의 신호 대역을 구분하여 4개의 필터로 8개의 필터의 효과를 얻음으로써, 가능한 많은 회로를 공유할 수 있도록 계수를 선택하게 하여 칩 면적을 줄인 시변 교차 필터에 관한 것이다.The present invention relates to a time-varying crossover filter with a reduced chip area, comprising: a data input unit for receiving input by delaying an input signal; A data combiner for receiving a control signal from a program and combining data output from the data input unit; A coefficient calculator for multiplying coefficients by data output from the data combination unit; A selector for receiving a control signal from a program and selectively outputting respective data output from the coefficient calculator; Comprising a calculator for adding and outputting the data output from the selector, by dividing the signal band of the input signal to obtain the effect of eight filters with four filters, so as to share as many circuits as possible It relates to a time-varying crossover filter with a reduced chip area.

Description

칩 면적을 줄인 시변 교차 필터Time-varying cross filter with reduced chip area

제1도는 종래의 시변 교차 필터의 구성도.1 is a block diagram of a conventional time-varying cross filter.

제2도는 이 발명의 실시예에 따른 칩 면적을 줄인 시변 교차 필터의 구성도.2 is a block diagram of a time-varying cross filter with reduced chip area according to an embodiment of the present invention.

제3도는 이 발명의 실시예에 따른 칩 면적을 줄인 시변 교차 필터의 데이타 조합부 내의 크로스 바의 상세도.3 is a detailed view of cross bars in the data combination portion of a time varying cross filter with reduced chip area according to an embodiment of the invention.

* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings

21 : 데이타 입력부 22 : 데이타 조합부21: data input section 22: data combination section

23 : 계수 연산기 24 : 선택기23: coefficient calculator 24: selector

25 : 연산기25: calculator

이 발명은 칩 면적을 줄인 시변 교차 필터에 관한 것으로 더욱 상세하게 말하자면, 집적회로디지탈 필터 설계에 있어서 특성 및 칩 면적의 연관관계에 있어서 보다 효율적인 회로의 사용으로 인한 칩 면적을 크게 줄일 수 있는 시변 교차 필터(Time Varing Transfer Filter)에 관한 것이다.The present invention relates to a time-varying crossover filter with a reduced chip area, and more specifically, a time-varying crossover that can significantly reduce the chip area due to the use of a more efficient circuit in the relationship between characteristics and chip area in an integrated circuit digital filter design. It relates to a filter (Time Varing Transfer Filter).

요즈음 기술의 발전 추세에 기인하여 영상 시스템(Video System) 회로 설계기법이 아날로그 회로에서 급격하게 디지탈 회로 설계 기법을 사용한 회로로 변화하고 있는 가운데, 그 중에 아날로그 회로 중에서 비교적 회로 구현이 힘들었던 필터 디자인(Filter Design)의 설계가 칩 면적을 과감히 손실을 보면서까지 디지탈 필터로 대체하여 회로를 구현하고 있는 추세이다.Recently, due to the development of technology, the video system circuit design technique is rapidly changing from the analog circuit to the circuit using the digital circuit design technique. Design's design is replacing circuits with digital filters until the chip area is drastically lost.

종래에는 디지탈 필터 설계에서 많이 사용되어지는 복잡한 계수의 차수를 갖지 않고 비교적 단순한 차수를 이용하여 복수의 필터 특성을 갖는 계수 표(Look-up Table)를 만들어, 입력신호에 대하여 시간에 따라서 변화하는 적합한 필터특성을 갖도록 시스템을 구현하였다.Conventionally, a look-up table having a plurality of filter characteristics is created by using a relatively simple order without complex coefficient orders commonly used in digital filter design, and suitable for changing over time with respect to an input signal. The system is implemented to have filter characteristics.

그러나, 종래의 시변 교차 필터는 요구되는 필터 특성에 대하여 상당한 칩면적을 필요로 한다.However, conventional time varying cross filters require significant chip area for the desired filter characteristics.

이하, 첨부된 도면을 참조로 하여 종래의 시변 교차 필터에 관하여 설명하기로 한다.Hereinafter, a conventional time-varying cross filter will be described with reference to the accompanying drawings.

제1도는 종래의 시변 교차 필터의 구성도이다.1 is a block diagram of a conventional time-varying cross filter.

제1도에 도시되어 있듯이, 종래의 시변 교차 필터의 구성은, 입력신호를 지연시켜 입력받기 위한 데이타 입력부(1)와; 상기 데이타 입력부(1)로부터의 데이타를 입력받아 계수를 곱하기 위한 계수기(2)와; 상기 계수기(2)에서 출력되는 각각의 데이타를 연산하여 출력하기 위한 연산기(3)로 이루어진다.As shown in FIG. 1, the conventional time-varying crossover filter includes a data input unit 1 for delaying an input signal and receiving the input signal; A counter (2) for receiving the data from the data input section (1) and multiplying the coefficients; Comprising a calculator (3) for calculating and outputting each data output from the counter (2).

상기 구성에 의한 종래의 시변 교차 필터의 동작은 다음과 같다.The operation of the conventional time varying cross filter by the above configuration is as follows.

먼저 사용자에 의해 전원이 인가되면, 종래의 시변 교차 필터의 동작이 시작된다.When power is first applied by the user, the operation of the conventional time varying cross filter is started.

동작이 시작되면, 디지탈 신호인 입력신호가 데이타 입력부(1)로 입력되어 지연기(4,5,6)에서 지연되어 4비트 각각 위치한다.When the operation is started, an input signal, which is a digital signal, is input to the data input unit 1, delayed by the delays 4, 5, 6, and positioned 4 bits each.

다음, 각각의 4비트의 데이타가 계수기(2)로 입력되면, 그 각각의 데이타에 대해 각기 다른 계수를 곱해준다.Next, when four bits of data are input to the counter 2, the respective coefficients are multiplied by different coefficients.

다음, 연산기(3)에서 상기 계수기(2)에서 출력되는 4개의 데이타를 모두 더하여 그 결과를 출력한다.Next, the calculator 3 adds all four data output from the counter 2 and outputs the result.

상기한 동작과정에서는 4비트 만을 나타내었지만 다른 크기의 필터도 동작은 같다.In the above operation process, only 4 bits are shown, but the filter of other size is the same.

그러나, 종래의 시변 교차 필터에서는 입력신호에 따라 각각의 필터계수에 해당하는 회로구현을 하여 상당한 칩 면적을 차지하게 되는 단점이 있다.However, in the conventional time-varying cross filter, a circuit implementation corresponding to each filter coefficient is performed according to an input signal, thereby taking up a considerable chip area.

그러므로 본 발명의 목적은 종래의 단점을 해결하기 위한 것으로, 입력신호의 신호 대역을 구분항 다양한 필터 계수를 조합하여, 가능한 많은 회로를 공유할 수 있도록 계수를 선택하게 하여 칩 면적을 줄인 시변 교차 필터를 제공하고자 하는 것이다.Therefore, an object of the present invention is to solve the disadvantages of the prior art, by combining the various filter coefficients to distinguish the signal band of the input signal, time-varying crossover filter to reduce the chip area by selecting the coefficient to share as many circuits as possible Is to provide.

상기 목적을 달성하고자 하는 이 발명의 구성은, 입력신호를 지연시켜 입력받기 위한 데이타 입력부와; 프로그램으로부터 제어신호를 입력받아, 상기 데이타 입력부로부터 출력되는 데이타를 조합하기 위한 데이타 조합부와; 상기 데이타 조합부로부터 출력되는 데이타에 계수를 곱하기 위한 계수 연산기와; 프로그램으로부터 제어신호를 입력받아, 상기 계수 연산기에서 출력되는 각각의 데이타를 선택적으로 출력하기 위한 선택기와; 상기 선택기에서 출력되는 데이타를 덧셈연산하여 출력하기 위한 연산기를 포함하여 이루어진다.The configuration of the present invention to achieve the above object, and a data input unit for receiving the input delayed input; A data combiner for receiving a control signal from a program and combining data output from the data input unit; A coefficient calculator for multiplying coefficients by data output from the data combination unit; A selector for receiving a control signal from a program and selectively outputting respective data output from the coefficient calculator; And an operator for adding and outputting data output from the selector.

상기 구성에 이 발명을 실시할 수 있는 가장 바람직한 실시예를 첨부된 도면을 참조로 하여 설명하면 다음과 같다.Referring to the accompanying drawings, the most preferred embodiment in which the present invention can be implemented in the above configuration is as follows.

그러나, 종래의 시변 교차 필터에서는 입력신호에 따라 각각의 필터계수에 해당하는 회로 구현을 하여 상당한 칩 면적을 차지하게 되는 단점이 있다.However, the conventional time-varying cross filter has a disadvantage in that it takes up a considerable chip area by implementing a circuit corresponding to each filter coefficient according to the input signal.

그러므로 본 발명의 목적은 종래의 단점을 해결하기 위한 것으로, 입력신호의 신호 대역을 구분하여 다양한 필터 계수를 조합하여, 가능한 많은 회로를 공유할 수 있도록 계수를 선택하게 하여 칩 면적을 줄인 시변 교차 필터를 제공하고자 하는 것이다.Therefore, an object of the present invention is to solve the disadvantages of the prior art, by varying the signal band of the input signal by combining various filter coefficients, time-varying crossover filter to reduce the chip area by selecting coefficients to share as many circuits as possible Is to provide.

상기 목적을 달성하고자 하는 이 발명의 구성은, 입력신호를 지연시켜 입력받기 위한 데이타 입력부와; 프로그램으로부터 제어신호를 입력받아, 상기 데이타 입력부로부터 출력되는 데이타를 조합하기 위한 데이타 조합부와; 상기 데이타 조합부로부터 출력되는 데이타에 계수를 곱하기 위한 계수 연산기와; 프로그램으로부터 제어신호를 입력받아, 상기 계수 연산기에서 출력되는 각각의 데이타를 선택적으로 출력하기 위한 선택기와; 상기 선택기에서 출력되는 데이타를 덧셈연산하여 출력하기 위한 연산기를 포함하여 이루어진다.The configuration of the present invention to achieve the above object, and a data input unit for receiving the input delayed input; A data combiner for receiving a control signal from a program and combining data output from the data input unit; A coefficient calculator for multiplying coefficients by data output from the data combination unit; A selector for receiving a control signal from a program and selectively outputting respective data output from the coefficient calculator; And an operator for adding and outputting data output from the selector.

상기 구성에 위하여 이 발명을 실시할 수 있는 가장 바람직한 실시예를 첨부된 도면을 참조로 하여 설명하면 다음과 같다.When described with reference to the accompanying drawings the most preferred embodiment that can implement this invention for the above configuration as follows.

제2도는 이 발명의 실시에에 따른 칩 면적을 줄인 시변 교차 필터의 구성도이고, 제3도는 이 발명의 실시예에 따른 칩 면적을 줄인 시변 교차 필터의 데이타 조합부 내의 크로스 바의 상세도이다.2 is a block diagram of a time-varying cross filter with a reduced chip area according to an embodiment of the present invention, and FIG. 3 is a detailed view of a cross bar in a data combination portion of a time-varying cross filter with a reduced chip area according to an embodiment of the present invention. .

제2도에 도시되어 있듯이, 이 발명의 실시예에 따른 칩 면적을 줄인 시변 교차 필터의 구성은, 입력신호를 지연시켜 입력받기 위한 데이타 입력부(1)와; 프로그램으로부터 제어신호(EXC)를 입력받아, 상기 데이타 입력부(21)로부터 출력되는 데이타를 크로스 바를 이용하여 조합하기 위한 데이타 조합부(22)와; 상기 데이타 조합부(22)로부터 출력되는 데이타에 매트릭스로 표시되는 계수를 곱하기 위한 계수 연산기(23)와; 프로그램으로부터 제어신호(SEL)를 입력받아, 상기 계수 연산기에서 출력되는 각각의 데이타를 선택적으로 출력하기 위한 4개의 다중선택기로 구성된 선택기(24)와; 상기 선택기(24)에서 출력되는 데이타를 덧셈연산하여 출력하기 위한 연산기(25)로 이루어진다.As shown in FIG. 2, the configuration of a time-varying crossover filter with reduced chip area according to an embodiment of the present invention includes: a data input unit 1 for delaying an input signal and receiving the input signal; A data combining section 22 for receiving a control signal EXC from a program and combining the data output from the data input section 21 using a cross bar; A coefficient calculator 23 for multiplying the data output from the data combination section 22 with coefficients expressed in a matrix; A selector (24) comprising four multi-selectors for receiving a control signal (SEL) from a program and selectively outputting respective data output from the coefficient calculator; Comprising an operation unit 25 for adding and outputting the data output from the selector 24.

상기 구성에 의한 이 발명의 실시예에 따른 칩 면적을 줄인 시변 교차 필터의 작용은 다음과 같다.The action of the time-varying cross filter which reduces the chip area according to the embodiment of the present invention by the above configuration is as follows.

먼저 간단하게 원리를 설명하기로 한다.First, the principle will be explained briefly.

일반적으로 디지탈 필터 디자인을 할 경우에 이론적인 퍼포먼스(Performance)와 실제 회로 구현이 가능하고, 칩 면적을 효율적으로 사용하여 설계자가 의도한 성능을 얻을 수 있는가는 중요한 문제이다.In general, it is important to perform theoretical filter and actual circuit implementation in digital filter design, and to use the chip area efficiently to get designer's intended performance.

제2도에 도시된 바와 같은 본 발명에서 데이타 입력부(1)는 4개의 데이타를 저장하도록 되어 있다.In the present invention as shown in FIG. 2, the data input unit 1 is configured to store four data.

또한 계수연산기(23)의 계수는 매트릭스형태이며, 다음과 같다.The coefficients of the coefficient operator 23 are in the form of a matrix and are as follows.

이상과 같이, 필터의 계수는 0열에서 3열은 C0, C1, C2, C3를 역순으로 표시하면 7열에서 4열까지와 정확히 일치한다.As described above, the coefficients of the filter are exactly the same as the 7th column to the 4th column when the columns 0 to 3 are expressed in reverse order of C0, C1, C2 and C3.

따라서 필터는 0열에서 3열까지만 구현하여, 순서를 역순으로 하게 되면 나머지 7열에서 4열까지도 구현한 결과가 된다.Therefore, the filter implements only columns 0 through 3, and if the order is reversed, the result of implementing the remaining columns 7 through 4 is also the result.

이하, 이 발명의 실시예에 따른 칩 면적을 줄인 시변 교차 필터의 동작을 설명하기로 한다.Hereinafter, the operation of the time-varying cross filter which reduces the chip area according to the embodiment of the present invention will be described.

먼저 사용자에 의해 전원이 인가되면, 본 발명에 따른 시변 교차 필터의 동작이 시작된다.First, when power is applied by the user, the operation of the time varying cross filter according to the present invention is started.

일단, 사용자는 미리 원하는 필터성분을 결정하도록 제어프로그램을 이용하여 제어신호를 본 발명에 입력시켜야 한다.First, the user must input a control signal into the present invention using a control program to determine a desired filter component in advance.

동작이 시작되면, 디지탈 신호인 4개의 데이타를 가진 입력신호가 데이타 입력 부(21)로 입력되어 지연기에서 지연된다.When the operation starts, an input signal having four data, which are digital signals, is input to the data input section 21 and delayed in the delay unit.

다음, 각각의 데이타가 데이타 조합부(22)로 입력된다.Next, each data is input to the data combination section 22.

데이타 조합부(22)로 입력된 4개의 데이타는 프로그램으로부터의 제어신호 (EXC)에 따라서 그대로 또는 역순으로 출력된다.The four data input to the data combination section 22 are output as they are or in reverse order in accordance with the control signal EXC from the program.

즉, 0열에서 3열까지의 필터계수를 사용할때는 데이타가 그대로 출력이 되며, 7열에서 4열까지의 필터계수를 사용하고자 할 때는 데이타가 역순으로 출력이 된다.In other words, when using filter coefficients from column 0 to 3, the data is output as it is. When using filter coefficients from column 7 to 4, the data is output in reverse order.

다음, 상기 데이타 조합부(22)로부터 출력되는 데이타가 계수 연산기(23)로 입력되면, 그 각각의 데이타에 대해 각기 다른 계수를 곱해준다.Next, when the data output from the data combination unit 22 is input to the coefficient calculator 23, the respective coefficients are multiplied by different coefficients.

다음, 계수 연산기(23)에서 출력되는 계수가 곱해진 데이타는 선택기(24)로 입력이 된다.Next, the data multiplied by the coefficient output from the coefficient calculator 23 is input to the selector 24.

그러면, 프로그램의 제어신호(SEL)에 따라 사용자가 원하는 필터계수를 데이타에 곱한 값이 출력된다.Then, according to the control signal SEL of the program, a value obtained by multiplying the data by the filter coefficient desired by the user is output.

상기한 필터의 계수는 4개를 기준으로 하였지만 다른 갯수의 계수로 하여도 동작은 마찬가지로 구현할 수 있다.The coefficients of the above filter are based on four, but the operation can be implemented similarly with other coefficients.

이상에서와 같이, 이 발명의 실시예에서 입력신호의 신호 대역을 구분하여 4개의 필터로 8개의 필터의 효과를 얻음으로써, 가능한 많은 회로를 공유할 수 있도록 계수를 선택하게 하여 칩 면적을 줄인 시변 교차 필터를 제공할 수 있다.As described above, in the embodiment of the present invention, by dividing the signal band of the input signal to obtain the effects of eight filters with four filters, time-varying chip area is reduced by selecting coefficients to share as many circuits as possible. A cross filter can be provided.

Claims (3)

입력신호를 일정시간 지연시켜 일정수의 데이타를 출력하기 위한 데이타 입력부와; 프로그램으로부터 제어신호에 따라 상기 데이타 입력부로부터 출력되는 일정수의 데이타를 그대로 또는 역순으로 출력하는 데이타 조합부와; 상기 데이타 조합부로부터 출력되는 데이타에 매트릭스상의 계수를 곱하기 위한 계수 연산기와; 프로그램으로부터의 선택신호에 따라 상기 계수 연산기에서 출력되는 데이타를 출력하기 위한 선택기와; 상기 선택기에서 출력되는 데이타를 덧셈연산하여 출력하기 위한 연산기를 포함하여 구성되어 짐을 특징으로 하는 칩 면적을 줄인 시변 교차 필터.A data input unit for outputting a predetermined number of data by delaying the input signal for a predetermined time; A data combination unit for outputting a predetermined number of data output from the data input unit as it is or in reverse order according to a control signal from a program; A coefficient calculator for multiplying the coefficients in the matrix by the data output from the data combination unit; A selector for outputting data output from said coefficient calculator in accordance with a selection signal from a program; And a computing unit for adding and outputting data output from the selector. 제1항에 있어서, 상기한 데이타 조합부는 크로스 바로 구성되는 것을 출력하는 것을 특징으로 하는 칩 면적을 줄인 시변 교차 필터.The time varying cross filter of claim 1, wherein the data combination unit outputs a cross bar. 제1항에 있어서, 상기한 선택기는 멀티플렉서로 이루어져 사용자에 의해 미리 프로그램된 제어 신호에 따라 출력되는 필터성분이 결정되는 것을 특징으로 하는 칩 면적을 줄인 시변 교차 필터.The time-varying cross filter of claim 1, wherein the selector comprises a multiplexer to determine a filter component output according to a control signal pre-programmed by a user.
KR1019950032444A 1995-09-28 1995-09-28 Time-varying cross filter with reduced chip area KR0175373B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950032444A KR0175373B1 (en) 1995-09-28 1995-09-28 Time-varying cross filter with reduced chip area

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950032444A KR0175373B1 (en) 1995-09-28 1995-09-28 Time-varying cross filter with reduced chip area

Publications (2)

Publication Number Publication Date
KR970019013A KR970019013A (en) 1997-04-30
KR0175373B1 true KR0175373B1 (en) 1999-04-01

Family

ID=19428221

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950032444A KR0175373B1 (en) 1995-09-28 1995-09-28 Time-varying cross filter with reduced chip area

Country Status (1)

Country Link
KR (1) KR0175373B1 (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190091254A (en) * 2019-07-30 2019-08-05 주식회사 부영일렉트로닉스 method of manufacturing printed circuit board for dial switch
KR20190091251A (en) * 2019-07-30 2019-08-05 주식회사 부영일렉트로닉스 method of manufacturing printed circuit board for dial switch
KR20190091250A (en) * 2019-07-30 2019-08-05 주식회사 부영일렉트로닉스 method of manufacturing printed circuit board for dial switch

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114442996A (en) * 2020-10-30 2022-05-06 深圳比特微电子科技有限公司 Computing chip, computing force plate and digital currency mining machine

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190091254A (en) * 2019-07-30 2019-08-05 주식회사 부영일렉트로닉스 method of manufacturing printed circuit board for dial switch
KR20190091251A (en) * 2019-07-30 2019-08-05 주식회사 부영일렉트로닉스 method of manufacturing printed circuit board for dial switch
KR20190091250A (en) * 2019-07-30 2019-08-05 주식회사 부영일렉트로닉스 method of manufacturing printed circuit board for dial switch

Also Published As

Publication number Publication date
KR970019013A (en) 1997-04-30

Similar Documents

Publication Publication Date Title
DE60226222T2 (en) ACCUMULATOR WITH EXTENDED PRECISION
US8543635B2 (en) Digital signal processing block with preadder stage
JPS5750049A (en) Shifting circuit
WO2010088017A1 (en) Digital signal processing block with preadder stage
US20020118739A1 (en) Digital filter and method for performing a multiplication based on a look-up table
US5034907A (en) Dynamically configurable signal processor and processor arrangement
KR0175373B1 (en) Time-varying cross filter with reduced chip area
US4336600A (en) Binary word processing method using a high-speed sequential adder
US5029121A (en) Digital filter processing device
CA1249376A (en) Parallel image processor
US5928314A (en) Digital filter having a substantially equal number of negative and positive weighting factors
JPH07112146B2 (en) Variable delay circuit
Yamazaki et al. A 1-GOPS CMOS programmable video signal processor
JP3139137B2 (en) Digital signal processing circuit that performs filter operation of digital filter processing
JPS6015769A (en) Processing circuit of digital signal
JP2800820B2 (en) Filter device
KR100235537B1 (en) Variable tap of digital filter and multiplier circuit thereof
JPS61125275A (en) Picture signal processing device
JP3243831B2 (en) FIR type filter
JPS60160720A (en) Semiconductor device
CA2147314A1 (en) A configurable vector processor
JP2617591B2 (en) Serial operation circuit
KR100222122B1 (en) Convolution filter used for single accumulated circuit
JP2511262Y2 (en) Digital signal processor
JPH06152330A (en) Digital filter

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20051007

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee