KR0175267B1 - 회전운동을 하는 픽업 툴을 구비하는 다이 본딩 장치 - Google Patents

회전운동을 하는 픽업 툴을 구비하는 다이 본딩 장치 Download PDF

Info

Publication number
KR0175267B1
KR0175267B1 KR1019950033329A KR19950033329A KR0175267B1 KR 0175267 B1 KR0175267 B1 KR 0175267B1 KR 1019950033329 A KR1019950033329 A KR 1019950033329A KR 19950033329 A KR19950033329 A KR 19950033329A KR 0175267 B1 KR0175267 B1 KR 0175267B1
Authority
KR
South Korea
Prior art keywords
semiconductor chip
tool
lead frame
die bonding
pick
Prior art date
Application number
KR1019950033329A
Other languages
English (en)
Other versions
KR970018297A (ko
Inventor
진호태
홍성북
노재기
최희국
Original Assignee
김광호
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자주식회사 filed Critical 김광호
Priority to KR1019950033329A priority Critical patent/KR0175267B1/ko
Priority to JP7339646A priority patent/JP2735820B2/ja
Priority to US08/723,859 priority patent/US5765277A/en
Publication of KR970018297A publication Critical patent/KR970018297A/ko
Application granted granted Critical
Publication of KR0175267B1 publication Critical patent/KR0175267B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67144—Apparatus for mounting on conductive members, e.g. leadframes or conductors on insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48257—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S29/00—Metal working
    • Y10S29/044—Vacuum
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S414/00—Material or article handling
    • Y10S414/135—Associated with semiconductor wafer handling
    • Y10S414/141—Associated with semiconductor wafer handling includes means for gripping wafer
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49121—Beam lead frame or beam lead device
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/53—Means to assemble or disassemble
    • Y10T29/5313—Means to assemble electrical device
    • Y10T29/53174—Means to fasten electrical component to wiring board, base, or substrate
    • Y10T29/53178—Chip component
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/53—Means to assemble or disassemble
    • Y10T29/5313—Means to assemble electrical device
    • Y10T29/53191—Means to apply vacuum directly to position or hold work part

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Die Bonding (AREA)

Abstract

본 발명은 패키지의 구조에 상관없이 다이 본딩이 이루어지게 하여 패키지의 생산성을 향상시키기 위한 것으로서, 전기적 특성 검사를 마친 복수의 반도체 칩을 갖는 웨이퍼에서 반도체 칩을 분리하여 리드 프레임에 접착시키는 다이 본딩 장치로서, 웨이퍼에서 분리된 반도체 칩을 리드 프레임쪽으로 이송하는 칩 이송부와, 칩 이송부에 의해 이송된 반도체 칩이 놓여지는 스테이지와, 스테이지에 놓여 있는 반도체 칩과 리드 프레임에 동시에 열과 압력을 가하여 반도체 칩을 리드 프레임에 붙이는 본드 헤드를 구비하는 다이 본딩 장치에 있어서, 칩 이송부는 반도체 칩을 웨이퍼에서 분리하여 집어 올리며 직선운동을 하는 제1픽업 툴과, 반도체 칩을 웨이퍼에서 분리하여 집어 올리며 회전운동을 하는 제2픽업 툴을 구비함으로써 LOC 구조의 패키지에 적용되는 다이 본딩 장치를 사용하면서도 COL 구조의 패키지와 리드 프레임 패드를 갖는 패키지에 대해서도 다이 본딩을 할 수 있는 다이 본딩 장치를 제공한다.

Description

회전운동을 하는 픽업 툴을 구비하는 다이 본딩 장치
제1도는 리드 온 칩 패키지에 적용되는 다이 본딩 과정을 설명하기 위해 리드 프레임과 반도체 칩 및 접착제를 나타내는 사시도.
제2도는 COL (Chip On Lead) 패키지에 적용되는 다이 본딩을 설명하기 위해 리드 프레임과 반도체 칩 및 접착제를 나타내는 부분 상세도.
제3도는 리드 프레임 패드를 사용하여 다이 본딩을 하는 반도체 패키지의 부분 상세도.
제4도는 LOC (Lead On Chip) 다이 본딩 공정에 사용되는 종래의 다이 본딩 장치의 개략도.
제5도는 본 발명에 따른 다이 본딩 장치의 개략도.
제6도는 본 발명에 따른 다이 본딩 장치에 사용되는 제2픽업 툴의 일실시예의 부분 상세도.
제7a도 내지 제7d도는 본 발명에 따른 다이 본딩 장치에 사용되는 제2픽업 툴을 사용하여 웨이퍼로부터 반도체 칩을 분리하여 다이 본딩용 스테이지로 이송하는 전과정을 설명하기 위한 도시도.
* 도면의 주요부분에 대한 부호의 설명
2, 12, 22 : 리드 프레임 4, 14, 24 : 접착 테이프
6, 16, 26 : 반도체 칩 18, 28 : 본딩 와이어
40, 50 : 웨이퍼 41, 51 : 반도체 칩 이송부
42, 52 : 스테이지(stage) 43, 53 : 본드 헤드
44, 54 : 리드 프레임 이송부 45, 55 : 리드 프레임
46, 56 : 위치 보정 카메라 47, 57 : 반도체 칩
48 : 제1픽업 툴 49 : 이송홈
58 : 제2픽업 툴 60 : 전동기
62 : 기아 64 : 아암
66 : 스프링 68 : 콜렛
[산업상 이용분야]
본 발명은 반도체 칩 패키지의 제조에 사용되는 다이 본딩 장치에 관한 것으로서, 웨이퍼에서 분리된 반도체 칩을 리드 프레임으로 이송하기 전에 반도체 칩의 면을 회전시킬 수 있는 제2픽업 툴을 구비하여 LOC 구조의 패캐지, COL 구조의 패키지 및 리드 프레임 패드를 사용하는 패키지 구조에 모두 다이 본딩 공정을 적용할 수 있는 다이 본딩 장치에 관한 것이다.
[종래기술]
일반적으로 반도체 패키지 제조공정에 있어서 다이 본딩이라 함은 웨이퍼에 포함되어 있는 반도체 칩 중에서 EDS (Electrical Die Sorting) 검사를 거쳐 전기적으로 양호한 칩만을 선별한 다음 이것들을 웨이퍼로부터 떼어 내고 접착제를 사용하여 리드 프레임에 접착시키는 것을 말한다. 웨이퍼에서 분리된 개별 반도체 칩을 다이(die)라고 하기 때문에 다이 본딩 또는 다이 어태치 (die attach)라고도 한다.
반도체 칩을 리드 프레임에 접착시키는 방법은 에폭시와 은을 일정한 비율로 섞어 만든 은-에폭시 (Ag Epoxy)를 이용하여 칩을 리드 프레임에 접착시킨 후 약 100℃에서 300℃ 정도의 열을 가해서 경화시키는 방법과 금(Au)과 유리(glass)를 이용하여 다이 본딩하는 유테틱 (eutetic) 방식과 트랜지스터와 같은 소자에 사용되는 솔더링(soldering) 방식이 있다.
이러한 다이 접착 방법 이외에 접착 테이프를 이용하여 칩과 리드 프레임을 접착하는 방법이 있는데 이것을 이용한 패키지에는 리드-온-칩 (Lead On Chip, 이하 LOC라 함) 패키지와 칩-온-리드 (Chip On Lead, 이하 COL이라 함) 패키지가 있다.
제1도는 LOC 패키지에 적용되는 다이 본딩 과정을 설명하기 위해 리드 프레임과 반도체 칩 및 접착제를 나타내는 사시도이다. 리드 프레임(2)의 일정 부분에 폴리이미드 테이프(4)를 붙인 다음에 반도체 칩(6)을 테이프(4)에 접착시킨다. 반도체 칩(6)의 원하는 회로 소자가 형성되어 있는 면이 테이프(4)와 직접 접착되어 있고 반도체 칩(6)이 리드 프레임(2)의 밑에 위치하는 구조를 가지고 있다.
한편, 제2도는 COL 패키지에 적용되는 다이 본딩을 설명하기 위해 리드 프레임과 반도체 칩 및 접착제를 나타내는 부분 상세도이다. 리드 프레임(12)에 폴리이미드 테이프(14)를 붙인 다음에 반도체 칩(16)을 테이프(14)와 접착시키는 것은 제1도의 LOC 패키지와 동일하지만 회로 소자가 형성되어 있는 면의 반대쪽 면에 테이프(14)가 부착된다는 것이 다르다. 다이 본딩이 끝나면 리드 프레임(12)과 반도체 칩(16)은 와이어(18)에 의해 전기적으로 연결된다.
제1도와 제2도에서 설명한 LOC, COL 패키지에 사용되는 접착 테이프는 폴리이미드 테이프로서 양면에 접착물질 (adhesive)을 발라서 한쪽면은 리드 프레임을 붙일 때 사용하고 다른 쪽은 반도체 칩을 붙일 때 사용한다. 접착물질의 종류에는 열경화성 수지 (thermo-setting resin)와 열가소성 수지 (thermo-plastic resin)가 있으며, 열경화성 수지는 약 100℃ 에서 300℃의 온도와 약 0.1㎏에서 2㎏까지의 압력하에서 접착이 가능하며 접착 후에는 100℃에서 300℃의 온도로 추가로 경화를 하여 외부의 스트레스에 견딜 수 있는 접착강도를 유지시킨다. 반면 열가소성 수지는 350℃ 이상의 고온과 1㎏ 이상의 고압에서 작업이 가능하며 다이 본딩 후 추가적인 경화를 하지 않아도 되는 특징이 있다. LOC와 COL이외에 리드 프레임 패드에 접착 테이프를 붙여 다이 본딩하는 패키지도 있다.
제3도는 리드 프레임 패드를 사용하여 다이 본딩을 하는 반도체 패키지의 부분 상세도이다. 앞에서 설명한 LOC나 COL와는 달리 반도체 칩(26)은 리드 프레임의 패드(23)위에 접착 테이프(24)에 의해 실장된다. 반도체 칩(26)과 리드 프레임의 내부 리드(22)와의 전기적인 연결은 와이어(28)에 의해 이루어진다.
이러한 여러 유형의 패키지의 다이 본딩 중에서 LOC 패키지의 다이 본딩 공정에 사용되는 종래의 장치는 제4도에 도시되어 있다. 제4도를 참조하면 종래의 다이 본딩 장치는 웨이퍼(40)에 반도체 칩(47)을 집어 올리고 본딩하고자 하는 리드 프레임의 위치로 이송하는 칩 이송부 (41)와, 다이 본딩 시 반도체 칩과 리드 프레임을 받쳐 주는 받침대의 역할을 하는 스테이지 (42)와, 다이 본딩에 필요한 하중을 가해서 리드 프레임(45)과 반도체 칩(47)을 붙여 주는 본드 헤드 (bond head ; 43) 및 리드 프레임(45)을 원하는 위치로 이동시키는 리드 프레임 이송부(44)를 구비하고 있다. 칩 이송부(41)는 진공 등의 힘에 의해 반도체 칩을 집어 올리는 픽업 툴 (pick tool ; 48)과 이것의 이동을 위한 홈(49)으로 구성되어 있다.
열경화성 테이프나 열가소성 테이프가 붙어 있는 리드 프레임(45)이 리드 프레임 이송부(44)에 의해 본드 헤드(43) 아래까지 이동하고, 칩 이송부(41)가 반도체 칩(47)을 스테이지(42)에 올려 놓는다. 이때 반도체 칩이 접착되는 리드 프레임의 위치 정렬을 맞추는 것이 중요하기 때문에 위치 수정 카메라(46)를 사용하여 칩의 위치를 정확하게 맞춘 다음 스테이지(42)가 반도체 칩(47)을 본드 헤드(43)까지 이동한 리드 프레임의 아래까지 이동시켜 준다. 본드 헤드(43) 아래까지 이동된 리드 프레임과 리드 프레임의 아래까지 이동한 반도체 칩(47)은 본드 헤드의 압력과 접착 온도에 의해 리드 프레임(45)과 접착되어 다이 본딩 공정이 완료된다.
그런데 이러한 구조를 갖는 LOC 패키지용 다이 본딩 장치는 제2도에 도시한 COL 패키지나 제3도에 도시한 리드 프레임 패드에 반도체 칩을 접착시키는 패키지의 제조 공정에서는 적용할 수가 없다는 단점이 있다. 왜냐 하면, LOC 패키지는 반도체 칩이 리드 프레임 아래에 위치하는 구조이지만 COL 패키지나 리드 프레임의 패드에 테이프를 붙여서 반도체 칩과 접착시키는 패키지에서는 리드 프레임 위에 반도체 칩이 위치하는 구조로 되어 있다. 따라서 제4도에 도시한 바와 같은 종래의 다이 본딩 장치에서는 칩 이송부(41)의 픽업 툴(48)이 반도체 칩을 웨이퍼로부터 떼어낼 때 반도체 칩의 회로 소자가 형성된 면이 위로 향하도록 떼어내기 때문에 LOC 구조에서는 작업이 가능하지만 COL이나 리드 프레임 패드에 테이프를 붙여 반도체 칩과 접착시키는 구조에서는 작업이 불가능하다.
이와 같이 LOC 다이 본딩 장치는 LOC 패키지에만 적용가능하기 때문에 설비의 효율이 떨어지고, 각각의 구조를 갖는 패키지에 대해 별도의 다이 본딩 장치를 사용하여야 하므로 생산비용이 높아지게 된다.
[발명이 해결하고자 하는 과제]
따라서 본 발명은 상기와 같은 문제점을 해결하기 위한 것으로서 본 발명의 목적은 패키지의 구조에 관계없이 적용될 수 있는 새로운 형태의 다이 본딩 장치를 제공함으로써 반도체 패키지의 생산성을 향상시키고 생산비용을 절감하기 위한 것이다.
[과제를 해결하기 위한 수단]
이러한 목적을 달성하기 위해서 본 발명에 따른 다이 본딩 장치는 반도체 칩을 웨이퍼로부터 분리하기 위한 2개의 픽업 툴을 구비하는 반도체 칩 이송부를 갖는데, 2개의 픽업 툴 중에서 하나는 반도체 칩을 집어 올리고 다이 본딩용 스테이지로 이동시키기 위한 수직운동과 수평운동을 하며, 나머지 픽업 툴은 반도체 칩을 집어 올리기 위한 수직운동과 분리된 반도체 칩의 면의 방향을 반대로 하기 위한 회전운동을 하는 것을 특징으로 한다.
분리된 반도체 칩의 면의 방향을 바꾸지 않아도 되는 경우, 예컨대 LOC 구조의 패키지에서는 하나의 픽업 툴만 사용해서 반도체 칩의 분리 및 이송이 이루어지고, 면의 방향을 바꾸어야 하는 경우, 예컨대 COL 구조의 패키지와 리드 프레임 패드를 이용하는 패키지에서는 회전운동을 할 수 있는 픽업 툴을 사용하여 반도체 칩을 분리한 다음에 직선운동을 하는 픽업 툴에 분리된 반도체 칩을 전달하여 다이 본딩용 스테이지로 이송한다.
[실시예]
이하 도면 제5도에서 제7도를 참조하여 본 발명을 상세하게 설명한다.
제5도는 본 발명에 따른 다이 본딩 장치의 개략도이다. 본 발명에 따른 다이 본딩 장치는 웨이퍼(50)에 반도체 칩(57)을 집어 올리고 본딩하고자 하는 리드 프레임의 위치로 이송하는 칩 이송부(51)와, 다이 본딩 시 반도체 칩과 리드 프레임을 받쳐 주는 받침대의 역할을 하는 스테이지(52)와, 다이 본딩에 필요한 하중을 가해서 리드 프레임(55)과 반도체 칩(57)을 붙여 주는 본드 헤드(53) 및 리드 프레임(55)을 원하는 위치로 이동시키는 리드 프레임 이송부(54)를 구비하고 있다. 칩 이송부(51)는 웨이퍼에서 반도체 칩을 집어 올리는 제2픽업 툴(58)과 제2픽업 툴로부터 반도체 칩을 전달받아서 스테이지(52)로 이동시키는 제1픽업 툴(48) 및 제2픽업 툴(58)과 제1픽업 툴(48)의 위치정렬에 사용되는 스토퍼(stopper ; 59)를 구비하고 있다. 여기서 제1픽업 툴(48)은 제4도를 참조로 설명한 종래 다이 본딩 장치의 픽업 툴과 동일하기 때문에 동일한 도면 부호를 사용하였다.
종래의 다이 본딩 장치에서 픽업 툴(48)은 반도체 칩을 웨이퍼로부터 분리하기 위한 수직운동과 분리된 반도체 칩을 이동시키기 위한 직선운동을 하였지만, 본 발명의 제2픽업 툴(58)은 180°나 360°등의 회전운동을 할 수 있다. LOC 패키지와 COL 패키지에서 다이 본딩되는 반도체 칩면은 서로 반대이므로 이렇게 회전운동을 할 수 있는 픽업 툴을 사용하여 반도체 칩을 리드 프레임으로 이동시키게 되면, LOC 패키지와 COL 패키지에 모두 적용할 수 있는 다이 본딩 장치의 구현이 가능하게 된다.
제6도는 본 발명에 따라 다이 본딩 장치에 사용되는 제2픽업 툴의 일 실시예의 부분 상세도이다. 제2픽업 툴은 회전운동을 가능하게 하는 전동기(60)와, 전동기의 운동을 전달하고 회전 각도를 조절할 수 있는 캠(cam) 또는 기아(gear ; 62)와, 텅스텐(tungsten)이나 알루미늄 재질의 아암(arm ; 64)과, 진공력 등에 의해 웨이퍼에서 반도체 칩을 들어올리는 콜렛(collet ; 68)을 구비하고 있다. 그리고 웨이퍼로부터 반도체 칩을 떼어낼 때 반도체 칩에 주는 충격을 줄이기 위하여 콜렛(68)의 윗부분에 약 5 내지 30 gf 정도의 스프링(66)을 설치하여서 제2픽업 툴이 반도체 칩을 잡을 때 손상을 줄이도록 한다. 이러한 칩의 손상 감소를 위한 스프링은 제1픽업 툴(제5도의 48)에도 적용할 수 있다.
제7a도 내지 제7d도는 본 발명에 따른 제2픽업 툴을 사용하여 웨이퍼로부터 반도체 칩을 분리하여 다이 본딩용 스테이지로 이송하는 전 과정을 설명하기 위한 도면이다. 여기서는 이해의 편리를 위해서 제5,6도와 동일한 구성요소에 대해서는 동일한 도면부호를 병기하였다.
먼저 제7a도를 참조하면, EDS 검사를 거쳐서 전기적 특성이 불량인 칩들은 잉크 등으로 표시를 하고 표시가 되어 있지 않은 양품 반도체 칩을 제2픽업 툴(58)의 콜렛(68)이 집어올린다. 이때 반도체 칩(57)의 회로소자가 형성되어 있는 면 (active surface)는 도면상에서 위쪽을 향하고 있다. 모터의 회전운동에 의해 아암(64)이 회전하게 되면 반도체 칩(57)을 집고 있는 콜렛(68)은 아암(64)과 직각으로 연결되어 있기 때문에 180°회전하게 되어 제7b도에 도시한 바와 같이 반도체 칩의 회로소자가 형성되어 있지 않은 밑면 (inactive surface)가 위쪽을 향하게 된다.
제7c도에서 스토퍼(59)는 회전 운동을 하는 제2픽업 툴(58)이 정확하게 원하는 각도만큼만 (여기서는 180°) 회전하고 더 이상 회전하지 못하게 하여 제1픽업 툴과의 위치 정렬이 이루어지게 하는 것이다. 제1픽업 툴 (48)과 제2픽업 툴(58)을 정렬시킨 다음에 제2픽업 툴에 가해졌던 진공을 끊어주고 제1픽업 툴(48)에 진공을 연결하여 반도체 칩(57)을 제2픽업 툴(58)에서 제1픽업 툴(48)로 전달한다. 반도체 칩을 전달받은 제1픽업 툴(48)은 제7d도에 도시한 바와 같이 칩 이송기의 홈(49)을 타고 다이 본딩용 스테이지(52)로 이동시킨다.
제7a도 내지 제7d도에서 설명하고 있는 것은 기존의 LOC 패키지의 다이 본딩 장치를 개량하여 COL 패키지의 다이 본딩 공정 및 리드 프레임 패드를 사용하는 다이 본딩 공정을 적용한 경우를 설명하고 있다. 앞에서 얘기한 바와 같이 COL 패키지에서는 반도체 칩의 밑면이 리드 프레임과 접착되어야 하므로 제7도에서처럼 반도체 칩을 180°회전시킨 다음에 스테이지로 이송하면 된다. 여기서 한가지 주목하여야 할 것은 COL 구조의 패키지를 다이 본딩할 때에는 반도체 칩을 회전시켜야 할 뿐만 아니라 리드 프레임 자체도 기존에 LOC 패키지를 적용할 때와 반대방향으로 리드 프레임 이송부(제4도의 44)에 실장하여야 한다는 것이다.
본 발명에 따른 다이 본딩 장치를 사용하여 LOC 패키지의 다이 본딩 공정에서는 제7도에 도시한 바와 같이 제2픽업 툴을 사용할 필요없이 기존의 제1픽업 툴을 그대로 사용할 수 있다는 것은 당업자라면 쉽게 이해할 수 있을 것이다.
또한 본 발명에 따른 구조를 갖는 제2픽업 툴은 반도체 칩에 형성되는 회로소자의 용량이나 기능에 따라서 그 크기나 모양이 변하더라도 이에 적합한 콜렛만 교환하면되므로 여러 반도체 칩에 대해 적용할 수 있는 호환성이 뛰어나다.
[효과]
이상 설명한 것처럼, 본 발명에 따른 다이 본딩 장치의 반도체 칩 이송부에서는 직선운동을 하는 픽업 툴과 회전운동을 하는 또 다른 픽업 툴을 구비하고 있어서 리드 프레임에 접착되는 반도체 칩 면의 방향을 자유롭게 조절할 수 있으므로 동일한 다이 본딩 장치를 사용하면서도 LOC나 COL 또는 리드 프레임 패드에 테이프를 붙여서 반도체 칩을 접착하는 패키지에 모두 적용될 수 있고, 반도체 칩 패키지의 생산성 향상과 제조 비용 절감에 큰 효과를 얻을 수가 있다.

Claims (10)

  1. 전기적 특성 검사를 마친 복수의 반도체 칩을 갖는 웨이퍼에서 반도체 칩을 분리하여 리드 프레임에 접착시키는 다이 본딩 장치로서, 상기 분리된 반도체 칩을 리드 프레임 쪽으로 이송하는 칩 이송부와, 상기 칩 이송부에 의해 이송된 반도체 칩이 놓여지는 스테이지와, 상기 스테이지에 놓여 있는 반도체 칩과 리드 프레임에 동시에 열과 압력을 가하여 상기 반도체 칩을 상기 리드 프레임에 붙이는 본드 헤드를 구비하는 다이 본딩 장치에 있어서, 상기 칩 이송부는 반도체 칩을 집어 올리며 직선운동을 하는 제1픽업 툴과, 반도체 칩을 집어 올리며 상기 분리된 반도체 칩의 면을 반대방향으로 하기 위한 회전운동을 하는 제2픽업 툴을 구비하는 것을 특징으로 하는 다이 본딩 장치.
  2. 제1항에 있어서, 상기 제1픽업 툴과 제2픽업 툴은 연직방향으로 일직선이 되게 정렬될 수 있으며, 상기 제2픽업 툴의 회전각도는 180도인 것을 특징으로 하는 다이 본딩 장치.
  3. 제1항에 있어서, 상기 칩 이송부는 스토퍼를 더 구비하고 있으며, 상기 스토퍼는 상기 제2픽업 툴의 회전운동을 한 다음 상기 제1픽업 툴과 연직방향으로 일직선이 되는 위치에 구비되어 있는 것을 특징으로 하는 다이 본딩 장치.
  4. 제1항에 있어서, 상기 칩 이송부는 이송홈을 더 구비하고 있으며, 상기 제1픽업 툴은 상기 이송홈에 끼워져서 이동하는 것을 특징으로 하는 다이 본딩 장치.
  5. 제1항에 있어서, 상기 제2픽업 툴은 회전운동을 하는 전동기와, 상기 반도체 칩이 직접 부착되는 콜렛과, 상기 콜렛과 연결되어 있는 아암과, 상기 전동기의 회전운동을 상기 아암에 전달하기 위해서 상기 전동기와 상기 아암 사이에 연결되어 있는 기아를 구비하는 것을 특징으로 하는 다이 본딩 장치.
  6. 제5항에 있어서, 상기 아암과 상기 콜렛 사이에는 탄성 스프링이 더 구비되어 있는 것을 특징으로 하는 다이 본딩 장치.
  7. 제1항에 있어서, 상기 리드 프레임은 LOC 패키지용 리드 프레임이며, 상기 반도체 칩의 분리와 분리된 반도체 칩의 이송은 상기 제1픽업 툴에 의해 이루어지는 것을 특징으로 하는 다이 본딩 장치.
  8. 제1항에 있어서, 상기 리드 프레임은 COL 패키지용 리드 프레임이고, 상기 반도체 칩의 분리는 상기 제2픽업 툴에 의해 이루어지고 상기 분리된 반도체 칩의 이송은 상기 제1픽업 툴에 의해 이루어지며, 분리될 때의 반도체 칩의 면의 방향과 이송될 때의 반도체 칩의 면의 방향은 서로 반대인 것을 특징으로 하는 다이 본딩 장치.
  9. 제1항에 있어서, 상기 리드 프레임은 반도체 칩이 실장되는 리드 프레임 패드를 갖는 리드 프레임이고, 상기 반도체 칩의 분리는 상기 제2픽업 툴에 의해 이루어지고 상기 분리된 반도체 칩의 이송은 상기 제1픽업 툴에 의해 이루어지며, 분리될 때의 반도체 칩의 면의 방향과 이송될 때의 반도체 칩의 면의 방향은 반대인 것을 특징으로 하는 다이 본딩 장치.
  10. 제5항에 있어서, 상기 제2픽업 툴의 콜렛은 상기 아암과 분리가 가능한 것을 특징으로 하는 다이 본딩 장치.
KR1019950033329A 1995-09-30 1995-09-30 회전운동을 하는 픽업 툴을 구비하는 다이 본딩 장치 KR0175267B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1019950033329A KR0175267B1 (ko) 1995-09-30 1995-09-30 회전운동을 하는 픽업 툴을 구비하는 다이 본딩 장치
JP7339646A JP2735820B2 (ja) 1995-09-30 1995-12-26 回転運動をするピックアップツールを備えたダイボンディング装置およびダイボンディング方法
US08/723,859 US5765277A (en) 1995-09-30 1996-09-30 Die bonding apparatus with a revolving pick-up tool

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950033329A KR0175267B1 (ko) 1995-09-30 1995-09-30 회전운동을 하는 픽업 툴을 구비하는 다이 본딩 장치

Publications (2)

Publication Number Publication Date
KR970018297A KR970018297A (ko) 1997-04-30
KR0175267B1 true KR0175267B1 (ko) 1999-04-01

Family

ID=19428805

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950033329A KR0175267B1 (ko) 1995-09-30 1995-09-30 회전운동을 하는 픽업 툴을 구비하는 다이 본딩 장치

Country Status (3)

Country Link
US (1) US5765277A (ko)
JP (1) JP2735820B2 (ko)
KR (1) KR0175267B1 (ko)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100451760B1 (ko) * 1998-12-29 2004-12-17 주식회사 하이닉스반도체 테이프캐리어패키지제조공정용인너리드본딩장치의구조
KR100481527B1 (ko) * 1998-04-02 2005-06-08 삼성전자주식회사 다이 본딩 장치
KR100545374B1 (ko) * 1999-12-22 2006-01-24 삼성전자주식회사 시에스피 다이 본더 장치
KR101217505B1 (ko) * 2011-02-14 2013-01-02 주식회사 프로텍 다이 본딩 장비 및 이를 이용한 반도체 칩의 본딩 방법
KR20210000438A (ko) * 2019-06-25 2021-01-05 세메스 주식회사 반도체 소자들을 픽업하기 위한 장치 및 방법

Families Citing this family (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2924760B2 (ja) * 1996-02-20 1999-07-26 日本電気株式会社 ダイボンディング装置
DE69832337T2 (de) 1997-07-28 2006-08-03 Matsushita Electric Industrial Co., Ltd., Kadoma Bauteilzuführer und Vorrichtung zur Bestückung
KR100254323B1 (ko) * 1997-08-01 2000-05-01 윤종용 집적회로 납땜 장치 및 방법
KR100236487B1 (ko) * 1997-10-22 2000-01-15 윤종용 정전기 방전 불량을 방지하기 위한 분할형 칩 흡착수단을구비하는 칩 접착 장치
US6574858B1 (en) * 1998-02-13 2003-06-10 Micron Technology, Inc. Method of manufacturing a chip package
WO1999043192A1 (de) * 1998-02-17 1999-08-26 Datacon Semiconductor Equipment Gmbh Einrichtung zum positionieren von auf einer folie angeordneten elktronischen schaltungen
JP4079515B2 (ja) * 1998-06-15 2008-04-23 松下電器産業株式会社 電子部品実装方法
JP2000068296A (ja) * 1998-08-19 2000-03-03 Nichiden Mach Ltd ダイボンダ
KR100317648B1 (ko) * 1998-08-26 2002-02-19 윤종용 절연접착테이프에의하여다이접착되는반도체소자및다이접착방법그리고그장치
US6202292B1 (en) 1998-08-26 2001-03-20 Micron Technology, Inc. Apparatus for removing carrier film from a semiconductor die
DE19840210A1 (de) * 1998-09-03 2000-03-09 Fraunhofer Ges Forschung Verfahren zur Handhabung einer Mehrzahl von Schaltungschips
US6820792B2 (en) * 1998-09-30 2004-11-23 Samsung Electronics Co., Ltd. Die bonding equipment
US6602736B1 (en) * 1999-03-03 2003-08-05 Hitachi, Ltd. Method and apparatus for separating semiconductor chips
CN100402246C (zh) * 2001-03-29 2008-07-16 日石三菱株式会社 机器人手部件及其制造方法
US6387733B1 (en) 2001-05-22 2002-05-14 Rf Micro Devices, Inc. Time-based semiconductor material attachment
US6731353B1 (en) * 2001-08-17 2004-05-04 Alien Technology Corporation Method and apparatus for transferring blocks
US7218527B1 (en) * 2001-08-17 2007-05-15 Alien Technology Corporation Apparatuses and methods for forming smart labels
JP2003100781A (ja) * 2001-09-25 2003-04-04 Mitsubishi Electric Corp 半導体製造装置、半導体装置の製造方法及び半導体装置
JP3636127B2 (ja) * 2001-10-12 2005-04-06 松下電器産業株式会社 電子部品実装装置および電子部品実装方法
US7169685B2 (en) 2002-02-25 2007-01-30 Micron Technology, Inc. Wafer back side coating to balance stress from passivation layer on front of wafer and be used as die attach adhesive
JP2003273136A (ja) * 2002-03-12 2003-09-26 Seiko Epson Corp ピックアップ装置、ピックアップ方法及び半導体装置の製造方法
US20050161814A1 (en) * 2002-12-27 2005-07-28 Fujitsu Limited Method for forming bumps, semiconductor device and method for manufacturing same, substrate processing apparatus, and semiconductor manufacturing apparatus
SG137651A1 (en) * 2003-03-14 2007-12-28 Micron Technology Inc Microelectronic devices and methods for packaging microelectronic devices
KR100541395B1 (ko) * 2003-09-09 2006-01-11 삼성전자주식회사 반도체칩 적층장치, 이것을 이용한 반도체 패키지의제조방법, 그리고 이러한 방법에 의하여 제조된 반도체패키지
US20050095744A1 (en) * 2003-10-20 2005-05-05 Song-Hua Shi System to couple integrated circuit die to substrate
US7910385B2 (en) * 2006-05-12 2011-03-22 Micron Technology, Inc. Method of fabricating microelectronic devices
SG147353A1 (en) * 2007-05-07 2008-11-28 Mfg Integration Technology Ltd Apparatus for object processing
FR2927441B1 (fr) * 2008-02-13 2011-06-17 Yannick Grasset Objet sans contact a circuit integre connecte aux bornes d'un circuit par couplage capacitif
FR2936096B1 (fr) * 2008-09-12 2011-01-28 Yannick Grasset Procede de fabrication d'objets portatifs sans contact
KR20100033200A (ko) * 2008-09-19 2010-03-29 삼성전자주식회사 반도체 패키지 제조 장치 및 방법
US20100122456A1 (en) * 2008-11-17 2010-05-20 Chen-Hua Yu Integrated Alignment and Bonding System
US8633089B2 (en) * 2011-03-28 2014-01-21 Asm Assembly Automation Ltd Die bonding method utilizing rotary wafer table
CH705802B1 (de) * 2011-11-25 2016-04-15 Esec Ag Einrichtung für die Montage von Halbleiterchips.
KR20130066234A (ko) * 2011-12-12 2013-06-20 삼성전자주식회사 반도체 장치의 제조 방법 및 이에 사용되는 반도체 장치의 픽업 장치
KR101685910B1 (ko) * 2015-03-26 2016-12-14 (주) 예스티 반도체 패키지 제조 방법
CN108886002B (zh) * 2016-03-14 2022-07-01 华封科技有限公司 芯片封装设备及其方法
CN108710231A (zh) * 2018-07-04 2018-10-26 中电科风华信息装备股份有限公司 一种邦定机的精准旋转对位预压执行机构

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
BE757111A (fr) * 1969-10-07 1971-03-16 Western Electric Co Procede pour manipuler des dispositifs a micropoutres a un poste d'essai
JPS5935177B2 (ja) * 1980-10-15 1984-08-27 株式会社新川 ダイボンデイング装置
JPS6381937A (ja) * 1986-09-26 1988-04-12 Hitachi Ltd ボンデイング装置
JPS6461027A (en) * 1987-08-31 1989-03-08 Mitsubishi Electric Corp Device for mounting chip
JPH0193137A (ja) * 1987-10-02 1989-04-12 Mitsubishi Electric Corp チップマウント装置
US5197650A (en) * 1990-09-18 1993-03-30 Sharp Kabushiki Kaisha Die bonding apparatus
JP3005786B2 (ja) * 1993-07-26 2000-02-07 株式会社新川 チップボンデイング方法及び装置
KR0163366B1 (ko) * 1993-11-26 1999-02-01 오쿠라 고이치 펠레트 본딩장치

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100481527B1 (ko) * 1998-04-02 2005-06-08 삼성전자주식회사 다이 본딩 장치
KR100451760B1 (ko) * 1998-12-29 2004-12-17 주식회사 하이닉스반도체 테이프캐리어패키지제조공정용인너리드본딩장치의구조
KR100545374B1 (ko) * 1999-12-22 2006-01-24 삼성전자주식회사 시에스피 다이 본더 장치
KR101217505B1 (ko) * 2011-02-14 2013-01-02 주식회사 프로텍 다이 본딩 장비 및 이를 이용한 반도체 칩의 본딩 방법
KR20210000438A (ko) * 2019-06-25 2021-01-05 세메스 주식회사 반도체 소자들을 픽업하기 위한 장치 및 방법

Also Published As

Publication number Publication date
US5765277A (en) 1998-06-16
KR970018297A (ko) 1997-04-30
JPH0997805A (ja) 1997-04-08
JP2735820B2 (ja) 1998-04-02

Similar Documents

Publication Publication Date Title
KR0175267B1 (ko) 회전운동을 하는 픽업 툴을 구비하는 다이 본딩 장치
US6499213B2 (en) Assembling a stacked die package
US6700178B2 (en) Package of a chip with beveled edges
US7482695B2 (en) Stack MCP and manufacturing method thereof
CN1221028C (zh) 半导体装置及其制造方法和安装方法
TWI284960B (en) Manufacturing method of semiconductor device
US20070184583A1 (en) Method for fabricating semiconductor package
JP2003060154A (ja) 半導体装置およびその製造方法
US5270260A (en) Method and apparatus for connecting a semiconductor chip to a carrier system
JP2001338932A (ja) 半導体装置及び半導体装置の製造方法
JP4057875B2 (ja) 半導体装置の製造方法
US20050133241A1 (en) Chip orientation and attachment method
KR0167457B1 (ko) 다이 부착과 동시에 와이어 본딩이 이루어지는 와이어 본딩 장치
KR20100020772A (ko) 반도체 패키지
JP2000091403A (ja) ダイピックアップ方法およびそれを用いた半導体製造装置ならびに半導体装置の製造方法
KR19990016052A (ko) 칩 접착 장치 및 그를 이용한 칩 접착 방법
JP2004172356A (ja) 半導体装置の製造方法
JP2005129912A (ja) 受動素子の供給方法および半導体パッケージ製造用受動素子ならびに受動素子
JP2004140139A (ja) 半導体装置の製造方法
KR19980016215A (ko) 비지에이(bga)형 반도체 패키지 및 그 제조방법
KR20030057200A (ko) 리드온칩 패키지
KR19990059029A (ko) 반도체패키지의 제조 방법
KR19980015062A (ko) 웨이퍼 상면 접착용 마운트 테이프
KR980012216A (ko) 빈2칩 분류장치를 구비한 칩 접착 장치
JP2004140140A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20071101

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee