KR0174777B1 - 건식에칭방법 - Google Patents

건식에칭방법 Download PDF

Info

Publication number
KR0174777B1
KR0174777B1 KR1019950014670A KR19950014670A KR0174777B1 KR 0174777 B1 KR0174777 B1 KR 0174777B1 KR 1019950014670 A KR1019950014670 A KR 1019950014670A KR 19950014670 A KR19950014670 A KR 19950014670A KR 0174777 B1 KR0174777 B1 KR 0174777B1
Authority
KR
South Korea
Prior art keywords
gas
etching
oxygen
reaction
etched
Prior art date
Application number
KR1019950014670A
Other languages
English (en)
Other versions
KR960002624A (ko
Inventor
마사아키 사토
요시노부 아리다
마사히로 오가사와라
히데노리 사토
히로미쓰 간바라
Original Assignee
고지마 마사시
닛폰 덴신덴와 가부시키가이샤
이노우에 아키라
동경엘렉트론주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 고지마 마사시, 닛폰 덴신덴와 가부시키가이샤, 이노우에 아키라, 동경엘렉트론주식회사 filed Critical 고지마 마사시
Publication of KR960002624A publication Critical patent/KR960002624A/ko
Application granted granted Critical
Publication of KR0174777B1 publication Critical patent/KR0174777B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23F—NON-MECHANICAL REMOVAL OF METALLIC MATERIAL FROM SURFACE; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL; MULTI-STEP PROCESSES FOR SURFACE TREATMENT OF METALLIC MATERIAL INVOLVING AT LEAST ONE PROCESS PROVIDED FOR IN CLASS C23 AND AT LEAST ONE PROCESS COVERED BY SUBCLASS C21D OR C22F OR CLASS C25
    • C23F4/00—Processes for removing metallic material from surfaces, not provided for in group C23F1/00 or C23F3/00
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/909—Controlled atmosphere

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Plasma & Fusion (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Drying Of Semiconductors (AREA)
  • ing And Chemical Polishing (AREA)

Abstract

처리될 물체는 저압증기상 처리실내에 장입되고, 그런뒤 산소 첨가가스 또는 적어도 산소를 함유한 첨가가스의 소량을 에칭에 사용될 반응가스에 첨가함에 의해 얻어진 에칭가스가 저압증기 처리실의 벽과 반응가스 사이의 반응을 억제하기 위해 저압 증기상 처리실에 공급된다. 이 상태에서, 에칭될 물체는 에칭가스로 건식에칭된다.

Description

건식 에칭방법
제1도는 본 발명의 한 실시예에 의한 반응성 이온 에칭 장치의 배열도이며,
제2도는 저온 정제/충전 방법의 설명도이며,
제3도는 처리일수와 에칭된 물체의 개수사이의 관계 및 처리일수와 에칭속도의 규일도 사이의 관계를 나타내는 그래프이며,
제4a도 내지 4d도는 에칭된 물체의 형상을 보여주는 단면도이고,
제5도는 처리된 측벽이 수직형상일때 오제 전자 분광법에 의해 인도핑된 폴리실리콘 패턴의 측벽을 검사하여 얻은 결과를 보여주는 스펙트럼 차트이며,
제6도는 처리된 측벽이 테이퍼진 형상일때 오제 전자 분광법에 의해 인도핑된 폴리실리콘 패턴의 측벽을 검사하여 얻은 결과를 보여주는 스펙트럼 차트이며,
제7도는 첨가하려는 산소의 유량과 에칭속도사이의 관계 및 첨가하려는 산소의 유속과 에칭속도의 균일도 사이의 관계를 보여주는 그래프이며,
제8도는 비정상적 측방향 에칭이 일어난 에칭된 물체의 형상을 보여주는 단면도이다.
* 도면의 주요부분에 대한 부호의 설명
1 : 물체 2 : 음극전극
3 : 진공실 4 : 정전 척 전극
7 : 열 교환기 8 : RF전원
9 : 정합 장치 10 : 영구자석
14 : 산소원 15 : 염소원
16 : 진공펌프 18 : 로드락챔버
21 : 운반 로보트
본 발명은 반도체 장치(소자)의 제조공정에 있어 기능성 재료로 사용되는 실리콘 또는 그의 화합물, 배선재료로 사용되는 금속 등이 증기상에서 반응하게 하여 그것을 제거시키는 건식 에칭방법에 관한 것이다.
산수용액 또는 알칼리 용액을 사용하여 산화 환원반응 또는 용해반응이 일어나게 하여 에칭을 행하는 습식 에칭방법이 금속 또는 그 화합물의 에칭방법으로서 알려져 있다.
이 방법에 의하면, 산과 알칼리의 종류 및 이들 물질의 농도의 조합을 선택함으로써 거의 모든 금속 및 그 화합물을 에칭할 수 있다.
그러나 마스크의 사용에 의한 선택 에칭에 있어서는, 습식 에칭은 에칭 지향성을 갖지 않기 때문에, 마스크의 하단부가 바람직하지 않게 에칭된다. 즉 언더커트(하부절결)가 일어난다.
언더 커트가 발생하는 조건하에서는, 목표물체의 재료두께의 2배이상의 폭을 가진 패턴을 형성하기는 대단히 어렵다.
이 문제를 해결하기 위해, 에칭지향성을 가진 건식 에칭으로서 반응성 이온 에칭방법이 제안되었다.
이것은, 에칭하려는 물체에 투사되는 이온의 방향이 증기상내의 지향성을 가진 이온과 플라즈마에 의해 분해 여기된 가스사이의 상호작용에 의한 이방성에 의해 주어지는 방법이다.
예컨대 단결정 실리콘, 폴리실리콘, 산화실리콘, 및 질화 실리콘과 같은 실리콘계 물질, 알루미늄, 티탄, 텅스텐, 몰리브덴, 및 구리와 같은 금속, 및 CuAl, GaAs, InP, 규화 텅스텐, 및 규화 티탄과 같은 금속 화합물은 할로겐 원소 가스 또는 할로겐 원소 함유 가스를 사용함으로써 이방적으로 에칭될 수 있다.
그런 에칭을 수행하기 위한 건식 에칭 장치에서는, 처리를 행하기 위한 에칭실은 처리환경을 진공으로 유지하기 위한 진공용기의 역할 및 플라즈마 발생 및 이온 가속을 위해 사용되는 RF(고주파)방전 전극의 역할을 한다. 이런 이유 때문에, 금속용기 및 특히 스테인레스 스틸 및 알루미늄 용기가 주로 에칭실로서 사용된다.
최근에 있어, 처리하려는 반도체 장치가 중금속 오염이 되면 반도체 장치의 성능이 크게 저하하기 때문에 오염을 최소화 할 수 있는 용기의 개발이 중요해졌다. 이런 요구를 만족시키는 용기로서, 그 표면이 알루마이트 처리된(양극처리된) 알루미늄으로 형성된 에칭실이 가끔 사용되어 왔다. 이 에칭실에서는, 설사 알루미늄이 반도체 장치위에 퇴적(부착)된다 하더라도, 그 퇴적물은 비교적 용이하게 습식 에칭방법에 의해 제거될 수 있다. 그위에, 알루미늄이 반도체 장치내로 침투한다하더라도, 이것으로 인해 반도체 장치의 성능이 열화되는 일은 거의 없다.
에칭가스로 사용되는 염소 또는 브롬과 알루미늄 사이의 반응은 알루미늄의 표면을 양극처리하여 알루미나를 얻음으로써 방지될 수 있는 것으로 일반적으로 생각되고 있다.
상기한 통상적 건식 에칭에 있어서는, 에칭에 사용되는 가스는 충전되어 있는 가스 실린더로부터 공급된다. 그러나, 그런 가스 실린더의 경우 다음의 문제점들이 있다.
통상적으로 이용되는 가스 실린더에 있어서는, 불순물 및 특히 산소 및 수분이 가스중에 다량 함유되어 있다. 가스중에 함유된 불순물의 양은 가스의 사용중 가스실린더에 있는 가스양의 감소에 따라 변한다. 이런 이유때문에, 에칭 특성이 시간에 따라 변하게 된다. 중금속 오염이 되게 하고 가스에 함유되어 있는 물질이 에칭하려는 물체에 퇴적되어 상기한 에칭실에서 처럼 처리하려는 반도체 장치의 성능을 열화시킨다.
이들 문제를 해결하고, 에칭반응의 제어성을 향상시키고, 반도체 장치에의 중금속 오염을 방지하기 위해서, 가스 자체가 고도로 정제되도록 개발이 이루어졌다.
그위에, 고순도 공급 가스를 얻기 위해, 가스를 수용하는 용기 및 가스 파이프와 밸브와 같은 기소의 내부표면을 연마한다. 이런 조작으로, 불순가스 흡착량은 급격히 감소된다.
오늘날은, 가스가 이런 방식으로 세정되기 때문에, 에칭시 에칭실에 공급되는 가스중에 있어 산소 또는 수분을 함유하는 가스의 양은 ppm수준 또는 그 이하의 극소량으로 제어될 수 있다.
에칭실로부터 에칭가스를 배출하는 진공펌프에 관해서는, 가스배출 성능을 현저히 개선할 수 있게 터오보 분자펌프(turbo-molecular pump)가 도입되었다. 장치자동화의 개발로, 에칭실의 내부를 외부공기에 노출되게 하지 않고도 에칭하려는 물체를 다른 물체와 교환할 수 있는 로드 락 시스템(load lock system; 장입물 격리 시스템)이 대체로 사용된다.
상기와 같은 배열로, 에칭을 위해 공급된 가스이외에 에칭실의 가스중의 잔류가스 성분은 에칭시 현격히 저감될 수 있다. 이런 방식으로, 에칭의 제어성 및 재현성은 그런 고순도 대기중에서의 에칭 작업에 의해 더욱 개선된다.
그러나, 에칭가스의 고순도화는 다음과 같은 새로운 문제를 야기한다는 것이 밝혀졌다. 즉, 산소 또는 수분을 함유한 가스가 크게 감소되어 있는 에칭가스를 사용하면, 염소와 같은 할로겐 원소가 양극처리된 알루미늄실과 반응하기 시작하는데, 이 반응은 통상적으로는 일어나지 않는 것으로 생각되었다. 이 반응으로 에칭실의 표면은 열화된다. 그위에 처리하려는 물체위에 반응 생성물이 퇴적하면 오염농도가 노파지고 에칭 속도와 처리된 형상의 불균일과 같은 처리성의 열화가 수반된다.
본 발명은 상기 문제점들을 해결하기 위해 이루어진 것으로, 에칭실을 구성하는 금속 또는 금속 화합물이 에칭 특성을 열화시킴 없이 보호될 수 있고 에칭실로부터 금속오염이 생기지 않는 건식 에칭방법을 제공하는 것을 그 목적으로 한다.
본 발명의 제1양태에 의하면, 에칭하려는 물체를 저압 증기상 처리실에 장입하는 단계; 산소 첨가가스 또는 적어도 산소를 함유하는 첨가가스의 소량을 에칭에 사용되는 반응가스에 가함으로써 얻어진 에칭가스를 저압 증기상 처리실에 공급하는 단계; 및 에칭가스로 목표 물체를 건식 에칭하는 단계로 되어 있는 건식 에칭방법이 제공된다.
본 발명의 제2양태에 의하면, 에칭하려는 물체를 저압 증기상 처리실에 장입하는 단계; 저압 증기상 처리실의 벽과 반응가스사이의 반응을 억제하기 위해 산소 첨가가스 또는 적어도 산소를 함유하는 첨가가스의 소량을 에칭에 사용되는 반응가스에 가함으로써 얻어진 에칭가스를 저압 증기상 처리실에 공급하는 단계; 및 에칭가스로 에칭할 물체를 건식 에칭하는 단계로 되어 있는 건식 에칭방법이 제공된다.
본 발명의 추가 목적 및 이점은 다음의 설명에 명시될 것이고, 부분적으로는 설명으로부터 자명일것이고, 또는 본 발명의 실시에 의해 알게 될 것이다. 본 발명의 목적 및 이점은 첨부된 특허청구의 범위에 특히 지적된 수단 및 조합에 의해 실현 및 획득될 것이다.
본 명세서에 통합되어 그 일부를 일는 첨부도면은 본 발명에 있어 현재 바람직한 실시예를 예시하며, 상기한 전반적 설명 및 하기하는 바람직한 실시예의 상세한 설명과 함께 본 발명의 원리를 설명하는 역할을 할 것이다.
본 발명에 의한 건식 에칭방법은 극소량의 산소의 존재 부존재가 금속 산화물과 반응가스 역할을 하는 할로겐 원소가스 또는 할로겐 원소 함유가스 사이의 반응에 크게 영향을 미치는 작용을 이용한다.
알루미나와 같은 금속 산화물은 많은 경우 산소의 존재 부존재에 관계없이 염소가스 등과 자발적으로 반응하지 않는다. 이것은 또한 반응 평형상수를 계산해 보아도 명백하다.
예로서, 염소와, 알루미늄 표면을 양극처리하여 얻어진 표면에 형성된 알루미나 사이의 반응을 다음에 설명하겠다. 이 반응의 평형 상수는 다음의 식(1)에 의해 표시된다:
6Cl2[g]+2Al2O3[s]→2Al2Cl[g]+3O2[g]……(1)
25℃에서 이 반응식의 평형상수는 아주 작은 1.7×10-127이다. 이것은 염소와 알루미나는 상호간에 실질적으로 자발 반응하지 않는다는 것을 나타낸다.
그러나 염화물과 알루미나 사이의 반응에서는 상황이 다르다.
예컨대, 염화붕소(BCl3)와 알루미나 사이의 반응에서는, 평형상태는 다음의 식(2)로 표시된다.
4BCl2[g]+2Al2O3[s]→2Al2Cl[g]+2B2O2[g]……(2)
25℃에서 이 반응식의 평형상수는 1.2×1015이고 자발반응이 일어날 수 있다.
염화물과 알루미나 사이의 반응계의 평형상수는 염화물의 종류에 따라 1이하일 수 있지만, 이 평형상수는 염소와 알루미나 사이의 반응계의 상수보다는 훨씬 더 크다. 이 경우에도, 반응 가능성은 충분히 높다.
건식 에칭에 있어서는, 가스는 흔히 플라즈마 또는 광으로 여기되어 대체로 반응은 가속된다. 이 경우, 여기된 가스는 분해하여 래디칼을 생성한다. 이 래디칼은 화학적으로 활성이 대단히 높고 다른 래디칼 또는 안정한 분자와 즉시 반응하여 다른 상태로 변하기 쉽다. 즉, 이것도 또한 평형상수를 계산해 보면 쉽게 알 수 있다.
염소 래디칼(Cl·)과 알루미나 사이의 반응을 예로 들겠다. 평형상태는 다음과 같이 식(3)으로 표시된다:
12Cl·[g]+2Al2O3[s]→2Al2Cl6[g]+3O2[s]……(3)
25℃에서 이 반응식의 평형상수는 대단히 큰 2.7×1095이다. 이것은 염소 래디칼이 알루미나와 반응할 것 같다는 것을 나타낸다.
다음의 현상이 플라즈마 내에서 일어나는 것으로 알려져 있다. 에칭실의 벽 가까이에 이온각(ion sheath)이 형성되고, 이온각내에 있어 발생된 플라즈마에 의해 형성된 이온들은 가속되고 벽 표면에 충돌된다. 이런 이유때문에 반응은 이 부차적 이온 효과에 의해 가속된다.
산소가 에칭가스에 존재할때는, 산소는 플라즈마 또는 광에 의해 산소 래디칼로 변환된다. 이 래디칼이 가스에 존재하는 계에 있어서의 평형상수의 계산은 매우 흥미로운 결과를 도출한다.
보다 상세하게 설명하면, 위의 경우에서처럼 산소 래디칼의 존재하의 염소 래디칼과 알루미나 사이의 반응을 예를들면, 평형상태는 아래의 식(4)로 표시된다:
12Cl·[g]+2Al2O3[s]→2Al2Cl6[g]+60·[g]……(4)
25℃에서 이 식의 평형상수는 대단히 작은 6.8×10-149이다.
즉, 식(3)과 비교하면, 반응방향은 완전히 반대이다. 가스계에 산소 래디칼이 존재하면, 염소 래디칼과 알루미나 사이의 반응은 크게 억제된다.
이 억제 효과는 가스속에 OH래디칼이 존재하는 경우에도 큰 것이 밝혀졌다. 이 경우 평형상태는 식(5)로 표시되고, 25℃에서 이 식의 평형상수는 1.5×10-217로서 훨씬 작아진다:
6H2O[g]+12Cl·[g]+2Al2O3[s]→2Al2Cl6[g]+12OH·[g]……(5)
상기와 같이, 염소가스 또는 염소함유가스가 반응가스로 사용되고 산소가 반응가스에 가해지지 않을때는, 반응가스는 플라즈마 또는 광으로 분해되고 여기된다. 여기된 반응가스는 양극처리된 알루미늄으로 구성된 에칭실과 반응하고 그리하여 에칭실을 부식시킨다. 따라서 에칭하려는 물체는 발생하는 반응생성물로 오염된다.
이와는 반대로, 산소가스 또는 산소 또는 수분을 함유하는 가스소량을 반응가스에 첨가하여 얻어진 에칭가스를 사용하면 산소 래디칼 또는 OH래디칼의 발생을 일으켜 상기 반응을 억제하게 된다.
이경우, 다음에 설명할 실시예로부터 알 수 있게 되겠지만, 산소가스 또는 산소 또는 수분을 함유하는 가스의 혼합유량(유속)은 유량기준으로는 반응가스의 총 유량의 1% 이하 정도로 대단히 적다. 즉, 양극처리된 알루미늄 에칭실과 반응가스 사이의 반응이 반응가스의 총 유량의 1% 이하의 유량이 되는 산소가스 또는 산소 또는 수분 함유가스의 사용에 의해 효율적으로 억제될 수 있다.
본 발명의 메카니즘을, 표면이 양극처리된 알루미늄으로 구성된 에칭실을 예로들어 알루미나의 염소 래디칼 사이의 반응에 기초하여 설명했다. 본 발명에 의하면, 에칭실과 반응가스 사이의 반응은, 에칭실이 다른 재료로 구성되어 있다하더라도, 상기와 거의 같은 메카니즘으로 억제될 수 있다.
예컨대, 에칭실이 스테인레스 스틸로 만들어져 있으면, 에칭실의 표면은 정상적으로는 주로 산화크롬으로 덮혀있다.
염소 래디칼과 표면을 덮고 있는 산화크롬사이의 반응이 평형상태는 상기한 식(3)과 유사한 식(6)으로 표시된다:
12Cl·[g]+2Cr2O3[s]→4CrCl3[g]+3O2[g]……(6)
이 식의 평형상수는 25℃에서 7.6×1070이다. 이것은 염화크롬(CrCl3)을 발생시키는 반응이 알루미나의 반응에서처럼 촉진될 것이란 것을 나타낸다.
이와는 대조적으로, 반응계에 산소 래디칼이 존재하면 평형상태는 다음과 같이 식(7)로 표시된다:
12Cl·[g]+2Cr2O3[s]→4CrCl3[g]+6O·[g]……(7)
이 식의 25℃에서의 평형상수는 1.9×10-173이다. 이것은 산소 래디칼이 상기한 알루미나의 반응에서처럼 염화크롬 발생반응을 억제한다는 것을 나타낸다.
이와 유사하게, 염소 래디칼과 산화 실리콘사이의 반응은, 설사 에칭실의 재료가 석영과 같은 산화 실리콘이더라도, 산소가스 또는 산소 또는 수분 함유가스를 반응가스와 혼합시킴으로써 억제될 수 있다.
위의 설명에 있어서는, 염소가스 또는 염소 함유가스가 반응가스로 사용되었다. 브롬 가스 또는 브롬 함유가스가 반응가스로 사용된다면, 에칭실 표면위의 금속 산화물과의 반응이 산소 또는 수분을 혼합함으로써 억제될 수 있다.
예로서, 반응가스와, 스테인레스 스틸 에칭실의 표면위의 산화크롬사이의 반응을 설명하겠다. 산소 래디칼이 존재하지 않으면, 평형상태는 다음의 식(8)에 의해 표시될 수 있다:
16Br·[g]+2Cr2O3[g]→4CrBr4[g]+3O2[g]……(8)
25℃에서 이 식의 평형상수는 1.4×1060이다. 이것은 염소의 경우에서 처럼 우측으로의 반응 즉 브롬화 크롬(CrBr4)을 생성시키는 반응이 촉진된다는 것을 나타낸다.
그와는 반대로, 산소 래디칼이 이 반응계에 존재하는 경우에는, 평형상태는 다음과 같이 식(9)에 의해 표시된다:
16Br·[g]+2Cr2O3[g]→4CrBr4[g]+6O·[g]……(9)
이 반응식의 25℃에서의 평형상수는 3.6×10-184이다. 브롬화크롬을 발생시키는 반응은 거의 진행하지 않고 산소 래디칼이 존재하면 상기한 염소 래디칼의 경우에서처럼 브롬래디칼과 산화크롬사이의 반응은 억제될 수 있다.
염소와 브롬에 추가하여, 플루오르 가스 또는 플루오르 함유가스의 경우에도, 에칭실을 구성하는 금속과의 반응은 산소가스를 혼합함으로써 억제될 수 없다.
예로서, 산화 제2철과 플루오르 래디칼 사이의 반응에서 산소(산소 래디칼)가 존재하지 않을때는, 평형상태는 다음과 같이 식(10)에 의해 표시된다:
BR·[g]+2Fe2O3[s]→4FeF2[g]+3O2[g]……(10)
이 반응식의 25℃에서의 평형상수는 1.1×10107이다. 이것은 플루오르화 제2철(FeF2)의 생성이 산화 제2철과 플루오르 래디칼 사이의 반응시에 진행한다는 것을 나타낸다.
이와 대조적으로, 이 반응계에 산소 래디칼이 존재할 때에는, 평형상태는 식(11)에 의해 표시된다:
8F·[g]+2Fe2O3[s]→4FeF2[g]+6O·[g]……(11)
이 평형의 25℃에서의 평형상수는 2.8×10-137이다. 이것은 산소 래디칼이 존재하면 다른 할로겐 원소의 경우에서처럼 플루오르화 제2철의 생성이 억제된다는 것을 의미한다.
상기와 같이, 할로겐 래디칼은 일반적으로 에칭실의 벽재료로 사용되는 금속 또는 금속 산화물로 대표되는 금속 화합물과 높은 반응성을 나타내어 금속 할로겐화물을 형성한다.
이 금속 할로겐화물이 휘발성이면, 그것은 반응시에 쉽게 증발하고 에칭실의 벽은 에칭된다.
그러나, 산소 래디칼이 존재할때에는, 통상의 금속은 산화될 경향을 가지며 산화반응은 할로겐화 반응보다 더 용이하게 일어난다. 따라서, 극소량으로도 산소 래디칼이 존재하면 할로겐래디칼과 각종 금속이나 금속 화합물 사이의 반응은 억제될 수 있다.
그런 효과는 산 할로겐화물이, 생성된 것이고 대단히 휘발성인 금속으로 구성될 때에는 기대될 수 없는 것이란 점을 유의해야 할 것이다.
본 발명에 따른 건식 에칭방법의 바람직한 실시예를 아래에 첨부도면을 참고하여 설명하겠다.
제1도는 본 발명을 실시하기 위한 반응성 이온 에칭장치의 배치를 보여주는 약시도이다.
음극전극(2)은 전극지지 베이스(기대)(2a)에 지지되어 진공실(3)내에 배치되어 있다. 에칭할 물체(1)는 음극전극(2)위에 놓여 있다. 진공실(3)은 양극 전극 역할을 하며 표면이 알루마이트처리된(양극처리된) 알루미늄으로 구성되어 있다.
음극전극(2)은 그 중심부에 하측부분으로부터 상향으로 뻗는, 헬륨가스 공급통로(5)를 갖고 있고 그 통로를 통해 헬륨가스는 헬륨가스원(표시안됨)으로부터 물체(1)의 하면에 공급될 수 있다. 이 헬륨가스는 음극전극(2)과 물체(1) 사이의 열접촉을 향상시킨다.
정전 척 전극(4)이 음극전극(2)내에 매설되어 있고 절연체가 정전 척 전극(4)을 덮고 있다. 에칭시에는 고압전원(6)이 DC전압을 정전 척 전극(4)에 인가하여 물체(1)를 정전 척 전극(4)에 흡인한다. 이 배열도 또한 물체(1)와 음극전극(2) 사이의 열 접촉을 향상시킬 수 있다.
음극전극(2)은 냉각제가 열교환기(7)에 의해 순환되는 구조를 갖고 있다. 즉, 냉각제는 열교환기(7)로부터 냉각제 파이프(23)를 통해 냉각제 통로(22)로 흐른다. 음극전극(2)과 물체(1) 사이의 열접촉이 상기와 같이 향상되기 때문에, 물체(1)는 음극전극(2)에 냉각제가 흐름으로서 냉각될 수 있다. 냉각제는 열교환기(7)에 의해 온도조정되고 음극전극(2)을 일정한 온도에 유지하기 위해 음극전극(2)내로 순환한다. 이 실시예는 냉각제로 플루오르화 탄소계 액체를 사용하는데, 이 냉각제는 음극전극(2)을 -30℃ 내지 20℃ 범위내의 일정온도로 냉각시킬 수 있다.
RF전원(8)이 정합장치(9)를 거쳐 음극전극(2)에 연결되어 있고, RF전력은 RF전원(8)으로부터 음극전극(2)으로 공급된다. 여러형의 RF주파수가 공급될 수 있으나, 이 실시예는 13.56MHz를 사용한다.
고밀도 플라즈마를 발생시키고 고속 에칭을 실현시키기 위해, 이 장치에 있는 진공실(3) 바로위에 영구자석(10)이 배치되어 있다. 음극전극(2)과 양극전극으로서의 에칭실(3)사이의 방전발생은 영구자석(10)에 의해 발생된 자장으로 인해 마그네트론 형의 것이다. 에칭시에는, 영구자석(10)이 자장의 균일화를 증진시키기 위해 회전된다.
산소원(14)과 염소원(15)이 가스공급장치(11)와 파이프(24)를 거쳐 진공실(3)에 연결되어 있다. 산소가스 및 염소가스는 이들 공급원으로부터 진공실(3)에 공급될 수 있다. 이때의 가스 유량은 가스공급장치(11)에 있는 질량류 조절기(12)에 의해 조절된다.
가스를 진공실(3)에 공급하려면, 가스공급밸브(13)를 열고 그러면 가스는 가스통로(25)와 상부에 있는 복수개의 홀(26)을 거쳐 진공실(3)에 공급된다.
진공실(3)의 내부는 진공펌프(16)에 의해 배기파이프(27)를 거쳐 배기된다. 이때, 진공실(3)의 가스압(진공도)은 배기파이프(27)에 있는 드로틀 밸브(17)의 개방도를 조정함으로써 소정된 설정치에 유지될 수 있다.
또한, 로드락 챔퍼(18)가 이 실시예의 장치에 설치되어 있어 물체(1)의 교환중 진공실의 진공도를 감소시키지 않을 수 있다. 로드락 챔퍼(18)는 게이트 밸브(19)를 거쳐 진공실(3)에 연결되고 게이트 밸브(20)를 거쳐 외기에 연결될 수 있다. 운반 로보트(21)는 물체(1)를 자동운반하기 위한 것으로 로드락 챔퍼(18)내에 배치된다.
상기 배열을 가진 제1도에 도시된 반응성 이온 에칭 장치의 에칭 동작을 이하에 설명하겠다. 본 발명의 예로서, 패턴형성된 유기 레지스트 필름을 마스크로 사용하고 인 도핑된 폴리실리콘막으로 구성된 게이트 전극을 에칭하는 경우를 예시한다.
먼저, 진공실(3)의 내부를 진공펌프(16)에 의해 10-3Pa 이하로 배기시킨다. 음극전극(2)을 열교환기(7)에 의해 냉각시켜 -30℃에 유지시킨다.
로드락 챔퍼(18)를 대기압에 설정한 뒤, 게이트 밸브(20)를 열고 물체(1)를 운반 로보트(21)에 의해 로드락 챔퍼(18)내로 운반한다. 그런뒤, 게이트 밸브(20)를 닫고 로드락 챔퍼(18)의 내부를 배기시킨다.
그런다음, 게이트 밸브(19)를 열고 물체(1)를 음극전극(2)의 정전 척 전극(4)위에 재치시키고 게이트 밸브(19)를 잠근다.
이 동작으로, 진공실(3)의 내부는 물체(1)의 장입 전후에 있어 진공도가 거의 변경되지 않고 고진공도에 유지될 수 있다.
물체(1)는 레지스트 패턴이 다음과 같이 형성된 샘플이다. 즉 반도체 소자를 형성하려는 실리콘 웨이퍼위에 산화실리콘 절연막을 형성하고 그위에 인 도핑된 폴리실리콘을 퇴적하고 유기 레지스트 막을 피복한다. 그런뒤, 유기 레지스트 막을 노출/현상단계에서 부분적으로 제거하여 잔류 레지스트를 가진 레지스트 패턴을 형성한다.
반응가스로서 염소가스만을 사용하여 에칭을 한다고 가정한다. 물체(1)를 음극전극(2)에 재치한 뒤, 가스공급장치(11)와 진공실(3)사이의 가스공급밸브(13)를 열어 에칭용 반응가스로서 염소가스를 염소원(15)으로부터 공급되게 한다. 이때 가스유량을 질량류 조절기(12)에 의해 가스를 유량 100sccm에 조절한다.
진공실(3)의 압력은, 영구자석(10)이 회전되는 가운데 드로틀 밸브(17)를 조정함으로써 예컨대 12Pa에 조절되게 한다.
그런다음, 고압전원(6)이 예컨대 1000V를 정전 척 전극(4)에 인가한다. RF인가와 동시에, 헬륨가스 공급통로(5)를 통해 물체(1)의 하면에 헬륨가스를 공급한다.
이 상태에서, RF전력이 RF전원으로부터 음극전극(2)에 인가된다. 이 RF전력을 인가할때 진공실(3)에는 글로우 방전이 일어난다. 이로 인해 에칭가스는 분해, 이온화되고, 이온은 가속되며, 반응성 래디칼은 물체(1)에 도달하여 물체(1)위의 노출된 폴리실리콘막을 에칭시킨다.
에칭을 한뒤에는, 진공도를 유지하기 위해 장입시와는 반대 순서로 물체(1)를 외부 대기로 인출한다.
모든 동작은 마이크로프로세서의 제어하에 자동적으로 행해진다는 것에 유의해야할 것이다.
이 실시예에 사용된 염소가스는 제2도에 표시된 것과 같은 저온 정제 충전법에 의해 얻어진다. 이 정제 충전법에 의하면, 염소는 염소 응고물(32)로부터 가스화되고 수분과 유기물질과 같은 불순물 및 가스내의 입자는 불순물 흡착 실린더(33) 및 필터(34)를 통해 제거된다. 그런뒤, 얻어진 가스는 액화되며, 냉각 파이프(35)에 의해 냉각되고 연마된 내표면을 가진 스테인레스 스틸 실린더(37)에 충전된다. 염소가스는 순도 99.999%를 갖는다.
이 충전법의 특징은 잔류 수분함량이 통상적 가스보다 대단히 낮다는 점이다. 가스내에 있어 수분 및 산소의 잔류량을 실제 분석해 보았더니 각각 1ppm이하 및 2ppm이하였다. 제2도에서 참고번호 36는 과잉 가스등을 배출하기 위한 배기라인을 표시한다는 것을 알아야 할 것이다.
이 염소가스를 사용하여 상기 에칭 처리를 수회 행하여 에칭속도의 면내 균일도가 점차적으로 악화되는 현상을 관찰하였다. 이 현상은 제3도에 표시되어 있다.
제3도는 처리일수와 에칭된 목표물의 수 사이의 관계 및 처리일수와 에칭속도의 균일도사이의 관계를 나타내는 그래프로서, 횡축은 처리일수를 나타내고 종축은 에칭된 물체의 수 및 에칭속도의 균일도를 나타낸다. 이 그래프에서 정방형 표시는 에칭속도의 균일도를 나타내고 중실원표시는 에칭된 물체의 수를 나타낸다.
제3도에 표시된 것처럼, 균일도는 에칭된 물체의 수의 증가와 함께 점(c)에서 현저히 열화했다. 이 열화는 물체(1)의 주변부에 있어 에칭속도의 점차적 감소에 기인했다.
처리했을때의 폴리실리콘의 형상을 주사전자 현미경으로 검사했다. 제4a도 내지 4d도는 그때의 처리된 형상을 보여주는 단면도이다.
이들 도면중, 제4a 및 4b도는 각각 제3도의 시점(a)에 있어 물체의 중심부 및 주변부에 있어 처리된 형상을 나타낸다. 산화 실리콘 절연막(42)을 가진 실리콘 웨이퍼(41)위에, 레지스트 패턴(44)을 마스크로 사용함에 의해 형성되어 있는 인도핑된 폴리실리콘 패턴(43)의 각각은 수직 측벽을 갖고 있다. 중심부와 주변부 사이에는 처리된 형상에 있어 별차이가 없다.
여기에 비하여, 제4c도에 표시된 것처럼, 목표물체의 중심부에서의 처리된 형상은 제3도의 시점(b)에 있어서는 테이퍼진 인도핑된 폴리실리콘 패턴(43a)이다. 인도핑된 폴리실리콘 패턴(43a)의 측벽위에는 퇴적물(45)이 제4d도에 표시된 것처럼 특히 주변부에서 관찰되었다.
이 인도핑된 폴리실리콘 패턴이 MOS반도체 장치의 게이트 전극으로 사용되면, 이 테이퍼진 형상 그리고 특히 중앙부와 주변부사이의 형상차이가 반도체 장치의 특성의 변동 범위를 증가시킨다. 이로인해 반도체 장치의 성능은 크게 열화된다.
상기 토적물(45)의 성분을 오제 전자 분광법으로 검사했다. 제5도 및 제6도는 오제 전자 분광법에 의해 상기 인도핑된 폴리실리콘 패턴의 측벽을 검사하여 얻은 결과를 보여주는 스펙트럼 차트이다.
제5도는, 에칭된 물체가 수직 형상을 가진 시점 즉 제3도의 시점(a)에서의 샘플의 분석결과를 보여준다. 실리콘, 산소 및 탄소가 주로 검출되었으며, 분석결과와 정상적 결과 사이에 차이가 없다.
그와는 반대로, 제6도는 에칭된 물체가 테이퍼진 형상을 가진 시점 즉 제3도의 시점(b)에서의 샘플의 분석결과를 나타낸다. 이 경우에는, 정상적으로는 검출되지 않았던 알루미늄이 검출되었으며, 테이퍼 형상의 원인이 물체가 알루미늄으로 오염되었기 때문이란 것이 확인되었다.
장치에 있어 진공실(3)은 상기와 같이 알루미늄으로 구성되었다. 진공실(3)의 표면은 알루미늄을 양극처리하여 얻은 알루미늄으로 형성되었다. 이 표면은 염소 래디칼과 반응하여 염화 알루미늄을 생성하고 그것이 냉각된 물체(1)의 표면위에 퇴적되어 오염을 발생시킨 것으로 추측된다.
제3도에 도시된 것처럼, 이 오염은 점차적으로 진행한다. 이로부터 판단할때, 가스계 파이프의 벽에 흡착된 수분 및 산소가 가스의 이용과 더불어 점차 소진되어 진공실에 공급되는 가스의 실제 순도를 점차적으로 증가시키는 것으로 생각된다.
염소원(15)을, 저온 정제 충전을 받지 않은 철실린더로 대치했을때, 에칭속도의 균일도는 제3도의 시점(c)로부터 점차 개선되었다.
이들 결과로부터, 염소가스중에 있는 잔류산소 및 수분이 알루미늄 오염을 예방하는데 대단히 효과적임을 알 수 있다. 이런 이유 때문에, 에칭가스중에 산소를 적극적으로 첨가시키려고 시도했다.
에칭가스로는, 스테인레스 스틸 실린더에 수용된 저온 정제된 가스를 다시 사용했다.
이 경우 에칭절차는 상기와 같았다. 이 절차에 의하면, 가스공급장치(11)의 밸브들은 염소원(15)의 라인에서 뿐아니라 산소원(14)의 라인에서도 개방되게 하였고, 염소가스 중으로의 산소가스의 혼합량을 질량류 조절기(12)에 의해 정확히 조절했다.
이 예에서는, 염소가스를 일정유량 100sccm으로 고정하고 산소가스는 극소량으로 염소가스에 첨가되게 하였다.
이 경우, 산소 질량류 조절기(12)는 최대유량 1sccm을 가졌다. 다른 조건들은 위의 예에서와 같았다.
제7도는 첨가되는 산소의 유량과 에칭속도 사이의 관계 및 첨가되는 유량과 에칭속도의 균일도 사이의 관계를 보여주는 그래프이다. 제7도에 있어, 에칭속도는 에칭하려는 물체의 중심부 및 주변부에 있어 에칭속도의 평균치를 나타낸다.
제7도에 도시된 것처럼, 에칭속도는 산소 유량의 증가와 더불어 증가한다. 산소가 공급되지 않을때에는 주변부에서의 에칭속도가 중심부에서 보다 낮았는데, 산소가 공급되었을때에는 주변부에서의 에칭속도는 산소 함량증가와 더불어 상승하여 에칭속도의 균일도가 향상되었다.
그러나, 산소의 유량을 0.3sccm에 설정했을 때에는, 주변부에서의 에칭속도가 더 높아 균일도가 바람직하지 않게 열화되었다.
상기한 산소 유량 의존성은 다음과 같이 설명할 수 있을 것이다.
보다 상세히 설명하면, 산소가 존재하지 않을때는 진공실(3)의 벽표면에 형성된 알루미나는 염소 래디칼과 반응하여 에칭된다. 특히, 마그네트론 방전에 의한 부유전자가 영구자석(10)의 회전때마다 진공실(3)의 측벽과 충돌한다. 진공실(3)의 측벽은 고밀도 플라즈마와 접촉하고 래디칼 밀도와 이온충격량 모두가 이때는 커진다. 따라서 알루미나의 손실은 커진다.
따라서, 주로 염화 알루미나를 함유하는 대부분의 반응생성물이 진공실의 주변부로부터 물체(1)에 도달하여 그 위에 퇴적된다. 반응 생성물들은 물체(1)위에 퇴적됨으로써 특히 물체(1)의 주변부에 있어 에칭속도가 감소된다.
이것과는 반대로, 산소를 첨가하면, 염소 래디칼과 알루마이트(알루미나)사이의 반응이 억제된다. 반응생성물의 양은 감소하고 따라서 반응생성물이 물체(1)위에 퇴적하는 양도 감소된다. 따라서, 물체(1)의 주변부에서의 에칭속도는 정상적 속도까지 증가되고 그에 따라 에칭속도의 균일도는 향상한다.
일단 산소가 진공실(3)에 공급되면, 산소를 에칭가스에 첨가하지 않더라도 얼마동안은 진공실(3)의 내부에 흡착된 산소등이 염소 래디칼과 양극처리된 알루미나 사이의 반응을 억제한다는 것을 유의해야 할 것이다.
이로부터 판단할때, 제3도에 표시된 것처럼 다음 것을 확인 할 수 있다. 즉, 에칭속도의 균일도 열화의 원인인, 가스계 파이프에 흡착된 수분 및 산소는 가스의 이용과 더불어 점점 소진된다. 따라서, 진공실(3)에 공급되는 가스의 실제 순도는 점차 증가한다.
인도핑된 폴리실리콘의 처리된 형상에 대한 산소 첨가 효과를 확인함으로써 다음의 결론을 얻었다. 즉, 산소를 첨가하지 않거나 또는 산소를 0.1sccm의 율로 첨가할때에는 제4d도에 도시된 퇴적물(45)이 물체(1)의 주변부에 있어 형성된 패턴의 측벽에서 관찰되었고 측벽의 형상은 테이퍼졌다. 산소를 0.2sccm의 율로 혼합할 했을때는, 형성된 패턴의 측벽에 퇴적물이 관찰되지 않았고 측벽은 제4a도에 도시된 것처럼 거의 수직 형상을 가졌다. 이 경우, 물체(1)의 중심부와 주변부 사이의 형상차이는 실제적으로 무시될 수 있었다.
이것은, 진공실 표면위에서 염소 래디칼과 알루미나 사이의 반응을 방지하기 위해서는 산소는 반응가스의 유량의 0.2% 이상으로 첨가해야 한다는 것을 밝히는 것이다.
0.3sccm에서의 산소처리후의 처리된 형상을 검사해봤더니 측벽에 퇴적물이 관찰되지 않았다. 그러나 제8도에 도시된 것처럼, 대단히 좁은 공간을 사이에 두고 서로 마주보는 인도핑된 폴리실리콘 패턴(43)의 측벽들은 서로 반대로 테이퍼져 있다. 또한 제8도에 도시된 것처럼, 비정상적인 측방향 에칭(81)이 인도핑된 폴리실리콘 패턴(43)과 산화 실리콘 절연막(42)사이의 경계붕에 발생했다.
이 건식 에칭에 있어서는, 일반적으로 마스크로서의 레지스트 패턴(44)은 조금만 에칭된다. 이 에칭에 의해 발생된 생성물들은 형성된 패턴의 측벽에 퇴적되어 형성된 패턴의 측벽부의 에칭을 억제하고 측방향 에칭을 방지한다. 이 때문에, 수직으로 처리된 측벽이 얻어질 수 있다.
그러나, 산소를 과다하게 첨가하면, 형성된 패턴의 측벽부위의 유기 퇴적막도 또한 제거되어 측방향 에칭이 방지될 수 없었다. 따라서, 상기의 비정상적 측방향 에칭(81)이 일어났다.
산소함량을 더욱 증가시켰을때에는, 넓은 공간을 가진 패턴위에 역으로 테이퍼진 형상 및 비정상적 측방향 에칭이 관찰되었다.
이것은, 염소 래디칼과 알루마이트(알루미나) 사이의 반응을 억제하는데 요구되는 최소량으로 억제하지 않고 산소를 함부로 첨가하면 산소는 패턴 처리에 대한 다른 특성에 나쁜 영향을 미치는 경우가 있을 수 있다는 것을 나타낸다. 상기예에서는, 0.2sccm의 율로 산소를 첨가하는 것, 즉 반응가스의 총량의 약 0.2%의 율로 산소를 혼합하는 것이 최적이다.
저온 정제 충전을 받지 않은 상기한 철 실린더는 이 실린더의 잔류 수분 및 산소로 인해 산소 혼합물에서와 같은 효과를 갖는다. 잔류량은 에칭속도, 에칭속도의 균일도 및 폴리실리콘의 처리된 형상으로부터 추정할때 산소로 환산하여 약 0.03sccm이다. 이 양에 의해, 염소 래디칼과 알루마이트(알루미나)사이의 반응은 억제될 수 있다.
가스내에 있어, 수분과 같은 불순물의 함량은 이런 방식으로 세정되지 않은 실린더에 있는 잔류가스양에 따라 변한다는 것이 알려져 있다. 특히 수분은 잔류가스량이 감소하면 증가하며 실린더내에 잔류가스양이 거의 없을 때는 수분의 함량은 최초의 양의 수배에 달한다는 것이 보고되어 있다.
이런 변화의 결과로 에칭속도의 균일도가 변하고 처리된 형상이 변하기 때문에, 그것은 제작하려는 반도체 장치의 성능 및 수율에 변경을 미치는 중요한 인자가 된다.
따라서 본 발명의 효과를 극대화 하기 위해서는, 가급적 높은 순도를 갖고 내표면이 가스를 거의 흡착하지 않는 실린더에 충전된 가스를 사용하고 그 유량을 조절함으로써 극소량의 산소함유 가스를 혼합시키는 것이 바람직하다.
이 실시예는 염소 래디칼과 알루마이트(알루미나)사이의 반응을 방지시키기 위해 산소를 이용한다. 말할 필요도 없이, 산소함유 복합가스 또는 산소와 다른 가스와의 가스 혼합물을 첨가하더라도 같은 효과를 얻을 수 있다.
예컨대, 상기 실시예에서 산소대신에 공기를 사용할 때에도 같은 효과가 얻어질 수 있다. 이때에 공기첨량은 0.7sccm이 최적했다.
이 양은 산소 변환에 있어 총 유량의 0.14%에 해당한다.
수분을 첨가하는 경우, 보다 적은 유량비에서 같은 효과를 얻을 수 있다. 그러나, 수분은 에칭실에 크게 흡수되어 제어성을 악화시키기 때문에 적합하지 않다.
제어성을 향상시키기 위해서는, 산소를 희유가스로 희석시키는 것이 가장 효과적이다. 예컨대 상기 실시예에서, 10% 산소가 첨가된 가스를 헬륨과 혼합할 경우에는, 산소를 2sccm으로 첨가하는 것이 최적하다.
혼합될 다른 가스종으로서는, 가스의 제어성 및 용이한 취급성의 견지에서 이산화탄소와 N2O가 적당하다.
이런 방식으로, 산소 함유가스의 충분한 첨가량은 산소양으로 환산하여 반응가스의 총 유량의 1% 이하이다.
상기 실시예는 염소 래디칼과 알루미나 사이의 반응을 방지하기 위한 산소 첨가 효과를 예시한다. 다른 실시예로서는, 산화크롬으로 피복된 스테인레스 스틸 챔버를 구비하는 ECR에칭장치에 의해 폴리실리콘막을 에칭하는 것을 고려할 수 있다.
이 경우는 일반적으로 에칭가스로 브롬화 수소를 이용한다. 고순도의 브롬화 수소를 사용하여 에칭을 행할때에는, 에칭될 물체의 표면은 고농도 크롬으로 오염되어 이것을 사용하는 반도체 장치의 특성은 크게 열화된다.
전반사 형광 X선 장치를 사용하여 물체의 표면위의 크롬농도를 측정함으로써 오염양이 2×1012cm-1인 것을 알았다.
상기 실시예와 같이, 0.3sccm 산소를 40sccm가스에 첨가하여 얻은 가스를 사용하여 에칭을 행했다. 결과로서, 산화크롬과 브롬 래디칼 사이의 반응을 억제하여 크롬오염농도를 1×1011cm-1이하로 억제할 수 있었다.
그위에, 양극처리된 알루미늄 에칭실과 염화붕소나 브롬화 수소와의 조합, 및 스테인레스 스틸 에칭실과 염소나 플루오르화 수소와의 조합의 경우, 산소첨가는 에칭실을 구성하는 금속 또는 금속 화합물과 할로겐 래디칼 사이의 반응에 기인된 오염을 방지하는데 큰 효과를 갖는다.
상술한 바와 같이, 본 발명에 의하면, 소량의 산소가스 또는 산소 함유가스를 고순도 반응가스에 가한다. 이 산소처리의 덕택으로 종래의 제어되지 않은 상태에서 야기되는, 시간에 따른 에칭속도 및 에칭의 균일도의 변화가 방지될 수 있다. 또한 에칭실의 구성재료의 금속오염 및 처리목표인 기판표면위에 있어 처리된 형상의 변화도 또한 방지될 수 있다.
따라서, 본 발명을 이용하면 제조공정의 부분으로서 이 에칭공법을 이용하는 LSI 또는 다른 반도체 장치의 성능이 개선될 수 있고 처리조건의 시간에 따른 변동을 방지할 수 있기 때문에 수율이 증대될 수 있다.
추가의 이점 및 변경은 이 기술분야의 숙련자에게는 용이하게 알 수 있을 것이다. 따라서 광범한 양태에 있어 본 발명은 위에서 예시 및 기재한 특정 상세 및 실시예에 한정되지 않는다. 따라서, 첨부된 특허청구의 범위와 그것에 대등한 것에 의해 정의된 전반적 발명개념의 정신 또는 범위에서 벗어남이 없이 여러 변형을 실시할 수 있을 것이다.

Claims (7)

  1. 에칭할 물체를 저압 증기상 처리실내에 장입하는 단계; 산소 첨가가스 또는 적어도 산소를 함유한 첨가가스의 소량을 에칭에 사용되는 반응가스에 첨가함에 의해 얻은 에칭가스를 상기 저압 증기상 처리실에 공급하는 단계; 및 에칭가스로 에칭할 상기 물체를 건식 에칭하는 단계로 되어 있는 것을 특징으로 하는 건식 에칭방법.
  2. 제1항에 있어서, 상기 첨가가스에 함유된 산소의 유량이 상기 반응가스의 총 유량의 1% 이하인 것을 특징으로 하는 건식 에칭방법.
  3. 제1항에 있어서, 상기 반응가스가 할로겐 원소를 함유하는 것을 특징으로 하는 건식 에칭방법.
  4. 제1항에 있어서, 상기 첨가가스는 산소와 질소의 가스혼합물, 산소와 희유가스의 가스혼합물 및 수증기를 함유한 가스혼합물로 구성되는 군으로 부터 선택되는 적어도 하나의 가스혼합물인 것을 특징으로 하는 건식 에칭방법.
  5. 제1항에 있어서, 상기 에칭되는 물체의 표면이 폴리실리콘이나 금속으로 형성되는 것을 특징으로 하는 건식 에칭방법.
  6. 제1항에 있어서, 상기 저압 증기상 처리실이 표면이 양극처리된 알루미늄으로 형성되는 것을 특징으로 하는 건식 에칭방법.
  7. 제1항에 있어서, 상기 저압 증기상 처리실이 스테인레스 스틸로 형성되는 것을 특징으로 하는 건식 에칭방법.
KR1019950014670A 1994-06-02 1995-06-02 건식에칭방법 KR0174777B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP94-142213 1994-06-02
JP6142213A JPH07331460A (ja) 1994-06-02 1994-06-02 ドライエッチング方法

Publications (2)

Publication Number Publication Date
KR960002624A KR960002624A (ko) 1996-01-26
KR0174777B1 true KR0174777B1 (ko) 1999-04-01

Family

ID=15310038

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950014670A KR0174777B1 (ko) 1994-06-02 1995-06-02 건식에칭방법

Country Status (4)

Country Link
US (1) US5785877A (ko)
JP (1) JPH07331460A (ko)
KR (1) KR0174777B1 (ko)
TW (1) TWI233647B (ko)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5908319A (en) * 1996-04-24 1999-06-01 Ulvac Technologies, Inc. Cleaning and stripping of photoresist from surfaces of semiconductor wafers
US6360754B2 (en) * 1998-03-16 2002-03-26 Vlsi Technology, Inc. Method of protecting quartz hardware from etching during plasma-enhanced cleaning of a semiconductor processing chamber
JP2002343770A (ja) * 2001-05-16 2002-11-29 Seiko Epson Corp エッチング方法、エッチング装置及び半導体装置の製造方法
US6846747B2 (en) * 2002-04-09 2005-01-25 Unaxis Usa Inc. Method for etching vias
US7553684B2 (en) * 2004-09-27 2009-06-30 Idc, Llc Method of fabricating interferometric devices using lift-off processing techniques
US20060065622A1 (en) * 2004-09-27 2006-03-30 Floyd Philip D Method and system for xenon fluoride etching with enhanced efficiency
EP2104948A2 (en) * 2007-02-20 2009-09-30 Qualcomm Mems Technologies, Inc. Equipment and methods for etching of mems
US7719752B2 (en) 2007-05-11 2010-05-18 Qualcomm Mems Technologies, Inc. MEMS structures, methods of fabricating MEMS components on separate substrates and assembly of same
US7569488B2 (en) * 2007-06-22 2009-08-04 Qualcomm Mems Technologies, Inc. Methods of making a MEMS device by monitoring a process parameter
RU2471210C2 (ru) 2007-07-25 2012-12-27 Квалкомм Мемс Текнолоджис, Инк. Дисплеи на основе микроэлектромеханических систем и способы их изготовления
US8023191B2 (en) * 2008-05-07 2011-09-20 Qualcomm Mems Technologies, Inc. Printable static interferometric images
US7719754B2 (en) * 2008-09-30 2010-05-18 Qualcomm Mems Technologies, Inc. Multi-thickness layers for MEMS and mask-saving sequence for same
US8659816B2 (en) 2011-04-25 2014-02-25 Qualcomm Mems Technologies, Inc. Mechanical layer and methods of making the same
KR20150061393A (ko) * 2013-11-27 2015-06-04 삼성전자주식회사 메모리 장치로부터 읽은 데이터를 고속으로 전송하는 메모리 컨트롤러 및 그것의 데이터 전송 방법.
JP2015211156A (ja) * 2014-04-28 2015-11-24 東京エレクトロン株式会社 ドライクリーニング方法及びプラズマ処理装置
WO2016168649A2 (en) * 2015-04-15 2016-10-20 Treadstone Technologies, Inc. Method of metallic component surface moodification for electrochemical applications
CN112312660A (zh) * 2019-08-01 2021-02-02 睿明科技股份有限公司 基板形成通孔的制作方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL8004005A (nl) * 1980-07-11 1982-02-01 Philips Nv Werkwijze voor het vervaardigen van een halfgeleiderinrichting.
US4505782A (en) * 1983-03-25 1985-03-19 Lfe Corporation Plasma reactive ion etching of aluminum and aluminum alloys
US4620208A (en) * 1983-11-08 1986-10-28 Energy Conversion Devices, Inc. High performance, small area thin film transistor
US4468285A (en) * 1983-12-22 1984-08-28 Advanced Micro Devices, Inc. Plasma etch process for single-crystal silicon with improved selectivity to silicon dioxide
US4595484A (en) * 1985-12-02 1986-06-17 International Business Machines Corporation Reactive ion etching apparatus
FR2616030A1 (fr) * 1987-06-01 1988-12-02 Commissariat Energie Atomique Procede de gravure ou de depot par plasma et dispositif pour la mise en oeuvre du procede
US5203956A (en) * 1990-01-08 1993-04-20 Lsi Logic Corporation Method for performing in-situ etch of a CVD chamber
US5160407A (en) * 1991-01-02 1992-11-03 Applied Materials, Inc. Low pressure anisotropic etch process for tantalum silicide or titanium silicide layer formed over polysilicon layer deposited on silicon oxide layer on semiconductor wafer
US5560804A (en) * 1991-03-19 1996-10-01 Tokyo Electron Limited Etching method for silicon containing layer
JP3088178B2 (ja) * 1991-04-22 2000-09-18 日本電気株式会社 ポリシリコン膜のエッチング方法
JP3210359B2 (ja) * 1991-05-29 2001-09-17 株式会社東芝 ドライエッチング方法
JPH0521385A (ja) * 1991-07-10 1993-01-29 Nippon Steel Corp アルミニウム合金薄膜の製造方法
US5256245A (en) * 1992-08-11 1993-10-26 Micron Semiconductor, Inc. Use of a clean up step to form more vertical profiles of polycrystalline silicon sidewalls during the manufacture of a semiconductor device
US5354417A (en) * 1993-10-13 1994-10-11 Applied Materials, Inc. Etching MoSi2 using SF6, HBr and O2
JP2639369B2 (ja) * 1994-12-22 1997-08-13 日本電気株式会社 半導体装置の製造方法

Also Published As

Publication number Publication date
JPH07331460A (ja) 1995-12-19
TWI233647B (en) 2005-06-01
KR960002624A (ko) 1996-01-26
US5785877A (en) 1998-07-28

Similar Documents

Publication Publication Date Title
KR0174777B1 (ko) 건식에칭방법
JP5319782B2 (ja) トレンチ及びビアの断面形状を変形させる方法及び装置
KR100305508B1 (ko) 수소라디칼을포함하는반응성이온에칭방법
EP0376252B1 (en) Method of removing an oxide film on a substrate
KR100781408B1 (ko) 반도체 처리 장치에서의 처리실의 클리닝 방법
JP3086719B2 (ja) 表面処理方法
KR100274306B1 (ko) 에칭방법
US5431772A (en) Selective silicon nitride plasma etching process
JP2981243B2 (ja) 表面処理方法
US20110053380A1 (en) Silicon-selective dry etch for carbon-containing films
US5188704A (en) Selective silicon nitride plasma etching
JP2017098478A (ja) エッチング方法
JPH09186143A (ja) プラズマチャンバ表面から副生成物をクリーニングするための方法及び装置
Oehrlein et al. Plasma-based dry etching techniques in the silicon integrated circuit technology
KR20020062367A (ko) 플라즈마 반응 챔버의 세정 및 조절 방법
JP2001284317A (ja) 固体表面及び半導体製造装置の処理方法並びにそれを用いた半導体装置の製造方法
US11495468B2 (en) Etching method and etching apparatus
US5972799A (en) Dry etching method
TWI686842B (zh) 電漿處理方法及電漿處理裝置
JP2015211156A (ja) ドライクリーニング方法及びプラズマ処理装置
US11557486B2 (en) Etching method, damage layer removal method, and storage medium
JP2024016143A (ja) ドライエッチング方法、ドライエッチング剤、及びその保存容器
JPH11140675A (ja) 真空チャンバーのクリーニング方法
US20050072444A1 (en) Method for processing plasma processing apparatus
US7560083B2 (en) Method for removing water molecules from vacuum chamber, program for executing the method, and storage medium storing the program

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121023

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20131101

Year of fee payment: 16

FPAY Annual fee payment

Payment date: 20141021

Year of fee payment: 17

EXPY Expiration of term