KR0171917B1 - 정전기 방지용 트랜지스터 - Google Patents

Abstract

본 발명은 반도체 소자가 정전기 방전에 직접 노출되었을 때, 소자가 파괴되는 현상을 방지하기 위한 정전기 방지용 트랜지스터에 관한 것으로, 특히 정전기 방지용 필드산화막 게이트 트랜지스터를 제작할 시, 능동영역의 모서리부에 다수개의 콘택을 형성하되, 모서리부로부터 형성되어질 다수개의 각 콘택에 이르는 거리가 동일한 거리가 되도록 단자연결용 콘택을 방사형으로 배열하여 전류 흐름 집중 현상을 방지 하는 정전기 방지용 트랜지스터에 관한 것이다.

Description

정전기 방지용 트랜지스터

제1도는 일반적인 정전기 방지용 회로도.

제2도는 종래기술에 의해 정전기 방지용 트랜지스터를 제조하되 능동 영역에 다수의 콘택을 일렬로 구비한 평면도.

제3도는 종래기술에 의해 필드산화막 게이트 트랜지스터의 드레인 영역과 소오스 영역에 콘택되는 소오스 전극과 드레인 전극을 도시한 평면도.

제4도는 본 발명의 기술에 따라 정전기 방지용 트랜지스터를 제조하되 능동영역의 단부에 다수의 콘택을 방사형으로 구비한 평면도.

제5도는 본 발명의 기술에 의해 필드산화막 게이트 트랜지스터의 드레인 영역과 소오스 영역에 콘택되는 소오스 전극과 드레인 전극을 도시한 평면도.

* 도면의 주요부분에 대한 부호의 설명

1 : 드레인 능동영역 2 : 소오스 능동영역

3 : 콘택 4 : 게이트 영역

5 : 소오스 전극 6 : 드레인 전극

본 발명은 반도체 소자가 정전기 방전(Electrostatic Discharge)에 직접 노출되었을 때 소자가 파괴되는 현상을 막기위한 정전기방지용 트랜지스터에 관한 것이다.

일반적으로 반도체 소자가 정전기 방전에 노출되었을 때 내부회로가 손상을 받게되어 소자가 오동작하거나 신뢰성에 문제가 발생하게 된다.

이는 정전기 방전때 핀으로 주입된 전하가 내부회로를 통해 빠져나갈 때 발생되는 주울(Joule) 열이 취약한 곳에서 접합 파괴(Junction Spiking)를 일으키기 때문이다.

그리하여 정전기 방전때 주입된 전하가 내부회로를 통해 빠져나가기 전에 입력단자에서 전하를 곧바로 파우어 핀(Power Pin)쪽으로 방전(Discharge)시킬수 있는 정전기 방지용 회로를 삽입함에 의해 상기한 문제를 해결할 수 있다.

한편, 정전기 방지용 회로로서 입력단 바로 다음에 필드 산화막 게이트 트랜지스터를 사용하는데 등가회로는 제1도와 같다.

즉, 반도체 소자의 입력단자에 정전기가 방전되었을 때 대부분의 정전기 전하들이 필드 산화막 게이트 트랜지스터 Q1을 통해서 빠져나가게된다.

제2도는 종래기술에 의해 정전기 방지용 트랜지스터를 제조하되 능동 영역에 다수의 콘택을 일렬로 구비한 평면도이고, 제3도는 종래기술에 의해 필드산화막 게이트 트랜지스터의 드레인 영역과 소오스 영역에 콘택되는 소오스 전극과 드레인 전극을 도시한 평면도이다.

상기 제2도에서 도시한 바와같이, 필드 산화막 게이트영역(4)의 좌우에 트랜지스터의 드레인 능동영역(1)과 소오스 능동영역(2)이 직사각형 형태로 배열되고, 상기 능동영역(1), (2)에 콘택(3)을 다수개 배열하되 상기 능동영역(1),(2)에 콘택(3)을 일렬로 평행하게 배열됨을 도시한다.

이와같이 소오스 능동영역(2)과 드레인 능동영역(1)이 직사각형 형태를 가지고 있기 때문에 전류흐름이 능동영역(1), (2)의 내측 모서리(A)에서 전류흐름 집중현상(Current Crowding effect)이 나타난다.

상기한 전류흐름 집중현상으로 인해 능동영역 양단부의 내측 모서리부에 있는 콘택(3)의 전류흐름 밀도가 다른 콘택에 비해 커짐에 따라 주울 열로 인한 콘택 파괴현상이 나타나게 되는 문제점이 있다.

따라서, 본 발명은 상기와 같은 문제점을 해결하기 위하여 정전기 방지용 필드산화막 게이트 트랜지스터를 제작할 시, 능동영역의 단부에 단자연결용 콘택을 방사형으로 배열하여 전류흐름 집중 현상을 방지 할수 있도록 한 정전기 방지용 트랜지스터를 제공하는데 그 목적이 있다.

상기한 목적을 달성하기 위한 본 발명의 정전기 방지용 트랜지스터는, 트랜지스터의 필드 산화막겸 트랜지스터의 게이트영역의 좌우에 트랜지스터의 드레인 능동영역과 소오스 능동영역이 직사각형 형태로 배열되고, 상기 능동영역들에 콘택이 다수개 배열되는 정전기 방지용 트랜지스터에 있어서, 상기 능동영역의 모서리에 인접한 다수개의 콘택을 형성하되, 상기 능동영역의 모서리로부터 상기 다수개의 각 콘택에 이르는 거리가 동일하도록 방사형으로 구비하여 모서리 부위에서 전류흐름이 집중되는 것을 방지하는 것을 특징으로 한다.

이하, 첨부된 도면을 참조하여 본 발명을 상세히 설명하기로 한다.

제4도는 본 발명의 기술에 따라 정전기 방지용 트랜지스터를 제조하되, 능동영역의 단부에 다수의 콘택을 방사형으로 구비한 평면도이다.

상기 도면을 참조하면, 트랜지스터의 필드 산화막겸 트랜지스터의 게이트영역(4)의 좌우에 트랜지스터의 드레인 능동영역(1)과 소오스 능동영역(2)이 직사각형 형태로 배열되고, 상기 능동영역(1), (2)에 콘택(3)을 다수개 배열하되, 내측 모서리(A)에서 전류흐름이 집중되는 것을 방지하기 위하여 모서리(A)에서 콘택 B,C,D,E,F 의 거리가 동일하도록 제조한 것이다.

상기와 같이 형성하였을 경우, 모리서(A)로 전류가 흘러들어갈 때, 어느 한 콘택에 집중적으로 흐르지 않고 B,C,D,E,F의 콘택(3)에 골고루 흘러 들어가게 되고, 이로써 종래의 주울 열에 인한 콘택파괴 현상을 방지할 수 있다.

한편, 제5도는 본 발명의 기술에 의해 필드산화막 게이트 트랜지스터의 드레인 영역과 소오스 영역에 콘택되는 소오스 전극과 드레인 전극을 도시 한 평면도이다.

이상 상술한 바와 같이, 본 발명의 기술에 따라 트랜지스터의 필드 산화막겸 트랜지스터의 게이트영역의 좌우에 배열되는 직사각형태의 트랜지스터의 드레인 능동영역과 소오스 능동영역의 모서리에 인접되는 다수개의 콘택들의 거리가 동일하도록 방사형으로 구비함으로써, 종래의 전류흐름 집중현상으로 인해 능동영역 양단부의 내측 모서리부에 있는 콘택의 전류흐름 밀도가 다른 콘택에 비해 커짐에 따라 주울 열로 인한 콘택 파괴현상을 방지할 수 있다.

Claims (1)

1. 트랜지스터의 필드 산화막겸 트랜지스터의 게이트영역의 좌우에 트랜지스터의 드레인 능동영역과 소오스 능동영역이 직사각형 형태로 배열되고, 상기 능동영역들에 콘택이 다수개 배열되는 정전기 방지용 트랜지스터에 있어서, 상기 능동영역의 모서리에 인접한 다수개의 콘택을 형성하되, 상기 능동영역의 모서리로부터 상기 다수개의 각 콘택에 이르는 거리가 동일하도록 방사형으로 구비하여 모서리 부위에서 전류흐름이 집중되는 것을 방지하는 것을 특징으로 하는 정전기 방지용 트랜지스터.