KR0170907B1 - 반도체 소자의 무결함층 제조방법 - Google Patents
반도체 소자의 무결함층 제조방법 Download PDFInfo
- Publication number
- KR0170907B1 KR0170907B1 KR1019950037055A KR19950037055A KR0170907B1 KR 0170907 B1 KR0170907 B1 KR 0170907B1 KR 1019950037055 A KR1019950037055 A KR 1019950037055A KR 19950037055 A KR19950037055 A KR 19950037055A KR 0170907 B1 KR0170907 B1 KR 0170907B1
- Authority
- KR
- South Korea
- Prior art keywords
- defect
- layer
- semiconductor device
- manufacturing
- ion implantation
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 22
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 11
- 230000007547 defect Effects 0.000 claims abstract description 46
- 238000000034 method Methods 0.000 claims abstract description 35
- 239000000758 substrate Substances 0.000 claims abstract description 14
- 238000005468 ion implantation Methods 0.000 claims abstract description 13
- 239000012535 impurity Substances 0.000 claims description 5
- 239000007790 solid phase Substances 0.000 claims description 4
- 239000007787 solid Substances 0.000 abstract description 5
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 abstract description 2
- 229910052698 phosphorus Inorganic materials 0.000 abstract description 2
- 239000011574 phosphorus Substances 0.000 abstract description 2
- PXGOKWXKJXAPGV-UHFFFAOYSA-N Fluorine Chemical compound FF PXGOKWXKJXAPGV-UHFFFAOYSA-N 0.000 abstract 1
- 229910052731 fluorine Inorganic materials 0.000 abstract 1
- 239000011737 fluorine Substances 0.000 abstract 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 14
- 229910052710 silicon Inorganic materials 0.000 description 14
- 239000010703 silicon Substances 0.000 description 14
- 238000010438 heat treatment Methods 0.000 description 5
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
- H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
- H01L21/3225—Thermally inducing defects using oxygen present in the silicon body for intrinsic gettering
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Recrystallisation Techniques (AREA)
Abstract
본 발명은 반도체소자의 무결함층 제조방법에 관한 것으로, 반도체기판에 고에너지를 이용한 다단 이온주입방법으로 다수의 결함층을 형성하되, 불소와 인을 연속적으로 주입하고 고온 열공정을 실시하여 상기 결함층을 재결정화하여 무결함층을 형성하는 동시에 고상 에피택셜층을 형성함으로써 반도체소자의 특성, 신뢰성 및 생산성을 향상시킬 수 있는 기술이다.
Description
제1도는 본 발명의 실시예에 따른 반도체소자의 무결함층 제조방법을 도시한 단면도.
* 도면의 주요부분에 대한 부호의 설명
11 : 반도체기판 13 : 제1결함층
15 : 제2결함층 17 : 제3결함층
19 : 제4결함층 21 : 제5결함층
본 발명은 반도체소자의 무결함층 제조방법에 관한 것으로, 특히 다중 고에너지 이온주입 방법을 이용하여 반도체 소자의 제조에 사용되는 실리콘기판의 표면영역, 표면∼수 ㎛, 에 결함이 존재하지 않는 무결함층으로 형성하는 방법에 관한 것이다.
종래의 반도체소자 제조공정은 무결함 표면 영역을 얻기 위해 1150℃이상의 고온, 장시간 열처리 공정 및, 실리콘 기판에 비해 비저항값이 높은 에피택셜층을 형성하는 등의 방법들이 개발되어 왔다.
종래의 무결함층 형성 기술은 크게 두가지로 나눌 수 있다. 첫째로, 실리콘 기판 자체내에 포함되어 있는 산소, 탄소 및 금속불순물 등의 진선결함을 실리콘 표면으로 배출(outdiffusion) 시키거나 또는 실리콘 내부 영역 깊숙이 게더링(gettering) 하기 위해 1150℃ 정도에서 10시간 이상의 매우 높은 열처리 공정을 통하여 이를 수행해 왔다. 하지만 이러한 열공정은 생산단가를 증가시키고 공정이 복잡한 단점과 높은 열공정으로 인하여 웨이퍼가 물리적으로 변형될 수 있어 반도체소자의 수율 및 생산성을 저하시키는 문제점이 있다.
둘째로, 실리콘 단결정층을 씨드(seed)로 하여 비저항값이 높은 에피택셜층(epitaxial layer)을 형성하는 것인데 이 경우에는 소자 특성을 상당히 개선시킬 수 있지만 에피층을 형성하기 위해 전용 장비가 필요하며 또한 실리콘 기판과 에피층 계면, 그리고 에피층 자체내의 막질 특성을 보호하기 위해 전, 후 세정 공정 및 보관이 매우 까다로워진다는 단점이 있어 반도체소자의 생산성 및 수율을 저하시키는 문제점이 있다.
따라서, 본 발명은 종래기술의 문제점을 해결하기 위하여, 공정을 단순화시키면서 고에너지 이온주입 기술을 이용하여 반도체소자의 수율 및 생산성을 향상시킬 수 있는 반도체소자의 무결함층 제조방법을 제공하는데 그 목적이 있다.
이상의 목적을 달성하기 위한 본 발명인 반도체소자의 무결함층 제조방법은 특징은, 고에너지의 다단 이온주입방법으로 반도체기판에 불순물을 주입하여 다수의 결함층을 형성하는 공정과, 고온 열공정을 실시하여 상기 결함층을 재결정화시키는 동시에 결함이 없는 고상 에피택셜층(SPE:Solid Phase Epitaxial layer)을 형성하는 공정을 포함하는데 있다.
여기서, 상기 고온 열공정은 900 내지 1000℃ 온도에서 1 내지 30초 동안 실시되는 것이다.
본 발명의 원리 다음과 같이 두가지의 기술적 원리를 사용하였다. 첫째로, 다중 고에너지 이온 주입 방법을 이용하여 실리콘 기판의 각 깊이에 따라 이온 주입 에너지와 도우즈를 여러 차례로 나누어 boron 및 phosphorusion을 연속적으로 주입한다. 이때, 이온주입 에너지와 도우즈는 실리콘 기판의 표면으로부터 원하는 깊이까지 일정하게 격자 결함층이 형성될 수 있도록 결정해야 한다. 이 공정의 목적은 각 에너지의 해당하는 Rp(Projected Range), 즉 이온 주입시 최대 농도가 위치하는 지점을 중심으로 하여 이온 주입에 의한 반도체기판의 격자 결함을 발생시키는 것으로써 이온 주입이 진행됨에 따라 주입되는 불순물의 농도 분포가 중첩되게 되므로 일정 비율로 감소시키면서 진행해야 한다. 다음으로 이온 주입된 영역을 고상 에피택셜층으로 성장시키면서 동시에 실리콘 기판내에 원래 존재하는 진성결함들의 배출 및 게더링을 위하여 급속 열처리 공정을 수행한다. 이렇게 하여 최종적으로 결함들이 최소화된 고상 에피택셜층을 얻는 것이다.
이하, 첨부된 도면을 참고로 하여 본 발명을 상세히 설명하기로 한다.
제1도는 본 발명의 실시예에 따른 반도체소자의 무결함층 제조방법을 도시한 단면도이다.
제1도를 참조하면, 반도체기판(11)에 고에너지를 이용한 다단 이온주입방법으로 붕소와 인을 연속적으로 주입하여 여러개의 결함층을 형성한다. 이때, 상기 결함층을 불순물의 깊이에 따라 제1결함층(13), 제2결함층(15), 제3결함층(17), 제4결함층(19) 및 제5결함층(21)으로 형성된 것이다. 그리고, 상기 제1결함층(13)은 2.7∼3.0 MeV의 이온에너지 5.0E13∼1.0E14/㎠의 도즈량으로 형성된 것이다. 상기 제2결함층(15)은 2.0∼2.5 MeV의 이온에너지 2.0E13∼6.0E13/㎠의 도즈량으로 형성된 것이다. 상기 제3결함층(17)은 1.5∼2.0 MeV의 이온에너지 1.0E13∼5.0E13/㎠의 도즈량으로 형성된 것이다. 상기 제4결함층(19)은 1.0∼1.5 MeV의 이온에너지 8.0E12∼2.0E13/㎠의 도즈량으로 형성된 것이다. 상기 제5결함층(21)은 500KeV∼1.0 MeV의 이온에너지 5.0E12∼1.0E13/㎠의 도즈량으로 형성된 것이다. 그 다음에, 고상 에피택셜층을 형성하는 동시에 실리콘 기판내에 포함되어 있는 진성결함들의 배출 및 게더링을 함께 도모하기 위해 1000℃, 10sec의 급속 열처리하였다. 이로인하여, 상기 결함층은 고상 에패택셜층으로 재결정화되는 동시에 무결함층으로 형성된다. 참고로, 고상 에피택셜층을 형성하기 위해서 500∼650℃의 열확산로에서 1시간가량 진행된다.
여기서, 상기 결함층 형성시 에너지를 달리하는 이유는 실리콘 격자에 손상을 유발시키는 깊이(Rp:Projected Range)를 조절하기 위한 것으로, Rp는 2㎛, 1.7㎛, 1.5㎛, 1.1㎛, 0.6㎛이다. 그리고 도우즈를 표면쪽으로 가면서 낮아지는 이유는 격자 결함층이 실리콘 표면으로부터 원하는 깊이까지 일정하게 생성되게 하기 위함으로, 이온주입 도즈량은 실리콘 격자에 점결함과 같은 격자 손상층은 유발시키면서 열처리 공정으로 발생하는 2차 결함들이 생기지 않도록 도우즈의 한도를 1.0E14/㎠ 이하로 하여야 한다.
이상에서 설명한 바와 같이 본 발명에 따른 반도체소자의 무결함층 형성방법은, 고에너지를 이용한 다단 이온주입방법과 고온 열공정을 사용하여 공정을 단순화시키는 동시에 결함이 감소된 고상 에피택셜층을 형성함으로써 반도체소자의 특성, 신뢰성 및 생산성을 향상시킬 수 있는 잇점이 있다.
Claims (2)
- 고에너지의 다단 이온주입방법으로 반도체기판에 불순물을 주입하여 다수의 결함층을 형성하는 공정과, 고온 열공정을 실시하여 상기 결함층을 재결정화시키는 동시에 결함이 없는 고상 에피택셜층을 형성하는 공정을 포함하는 반도체소자의 무결함층 제조방법.
- 제1항에 있어서, 상기 고온 열공정은 900 내지 1000℃ 온도에서 1 내지 30초 동안 실시되는 것을 특징으로하는 반도체소자의 무결함층 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950037055A KR0170907B1 (ko) | 1995-10-25 | 1995-10-25 | 반도체 소자의 무결함층 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950037055A KR0170907B1 (ko) | 1995-10-25 | 1995-10-25 | 반도체 소자의 무결함층 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR970023613A KR970023613A (ko) | 1997-05-30 |
| KR0170907B1 true KR0170907B1 (ko) | 1999-03-30 |
Family
ID=19431251
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019950037055A KR0170907B1 (ko) | 1995-10-25 | 1995-10-25 | 반도체 소자의 무결함층 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR0170907B1 (ko) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100735936B1 (ko) * | 2004-11-10 | 2007-07-06 | 동경 엘렉트론 주식회사 | 기판처리장치용 부품 및 그 제조방법 |
| US8058186B2 (en) | 2004-11-10 | 2011-11-15 | Tokyo Electron Limited | Components for substrate processing apparatus and manufacturing method thereof |
-
1995
- 1995-10-25 KR KR1019950037055A patent/KR0170907B1/ko not_active IP Right Cessation
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100735936B1 (ko) * | 2004-11-10 | 2007-07-06 | 동경 엘렉트론 주식회사 | 기판처리장치용 부품 및 그 제조방법 |
| US8058186B2 (en) | 2004-11-10 | 2011-11-15 | Tokyo Electron Limited | Components for substrate processing apparatus and manufacturing method thereof |
Also Published As
| Publication number | Publication date |
|---|---|
| KR970023613A (ko) | 1997-05-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5198371A (en) | Method of making silicon material with enhanced surface mobility by hydrogen ion implantation | |
| JP3384506B2 (ja) | 半導体基板の製造方法 | |
| US6274464B2 (en) | Epitaxial cleaning process using HCL and N-type dopant gas to reduce defect density and auto doping effects | |
| US3128530A (en) | Production of p.n. junctions in semiconductor material | |
| US4401506A (en) | Process for producing semiconductor device | |
| JPH0738102A (ja) | 高耐圧半導体装置の製造方法 | |
| JP2006216934A (ja) | エピタキシャル半導体基板の製造方法及び半導体装置の製造方法 | |
| KR0170907B1 (ko) | 반도체 소자의 무결함층 제조방법 | |
| JPH0693441B2 (ja) | 半導体集積回路装置の加熱処理方法 | |
| JPS6151930A (ja) | 半導体装置の製造方法 | |
| CN111512421A (zh) | 复合寿命的控制方法 | |
| JP3450163B2 (ja) | 半導体装置の製造方法 | |
| JPH0658893B2 (ja) | 熱処理方法 | |
| WO2013125014A1 (ja) | 半導体装置の製造方法 | |
| JPH05152304A (ja) | 半導体基板の製造方法 | |
| US20240203743A1 (en) | Method for precision oxidation control by ion implantation | |
| JPS6312376B2 (ko) | ||
| KR960012288A (ko) | 반도체 소자 제조용 웨이퍼 및 그 제작방법 | |
| JPH06163574A (ja) | 半導体装置の製造方法 | |
| JPH0590272A (ja) | 半導体装置およびその製造方法 | |
| US20030094435A1 (en) | Epitaxial cleaning process using HCL and N-type dopant gas to reduce defect density and auto doping effects | |
| SU563704A1 (ru) | Способ изготовлени полупроводниковых структур | |
| JPS6149427A (ja) | 半導体装置の製造方法 | |
| JPH0661234A (ja) | 半導体装置の製造方法 | |
| JPS5984422A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20100920 Year of fee payment: 13 |
|
| LAPS | Lapse due to unpaid annual fee |