KR0167707B1

KR0167707B1 - 주파수 체배기

Info

Publication number: KR0167707B1
Application number: KR1019950047957A
Authority: KR
Inventors: 장동비
Original assignee: 김광호; 삼성전자주식회사
Priority date: 1995-12-08
Filing date: 1995-12-08
Publication date: 1999-03-20
Also published as: KR970055237A

Abstract

본 발명은 공정 파라미터에 의해 듀티비가 변하지 않은 임의 입력 주파수를 2체배할 수 있으며, 입력주파수를 가변 가능한 듀티비를 갖는 주파수로 2체배할 수 있는 2배 주파수 체배기에 관한 것이다.

본 발명의 주파수 체배기는 입력단에 인가되는 입력신호를 미분하여 (+),(-)스파이크 신호를 출력하는 미분부와, 미분부로부터 인가되는 (+),(-)스파이크 신호를 입력하여 발진하여 입력신호의 주파수가 2체배된 펄스를 출력하는 단안정발진부와, 단안정 발진부로부터 출력되는 펄스의 듀티비를 조정하기 위한 듀티비 조정 전압과 듀티비 조정 전류를 출력하는 듀티비 조정부로 이루어진다.

Description

주파수 체배기

제1도는 본 발명의 실시예에 따른 주파수 체배기의 블록도.

제2도는 제1도의 주파수 체배기의 상세 회로도.

제3(a)-(d)도는 제2도의 각 노드의 출력파형도.

제4(a)-(e)도는 제2도의 전압(Vcon)의 변화에 따른 주파수 체배기의 출력 파형도.

제5(a)-(d)도는 제2도의 전류(Is)의 변화에 따른 주파수 체배기의 출력 파형도.

* 도면의 주요부분에 대한 부호의 설명

10 : 미분부 20 : 단안정 발진부

21 : 전류원 22 : 듀티비 조정 단자

30 : 듀티비 조정부 R1-R5 : 저항

Q1-Q3 : 트랜지스터 C1-C3 : 콘덴서

D1,D2 : 다이오드 Is : 듀티비 조정용 전류

Vcon : 듀티비 조정용 전압

본 발명은 주파수 체배기에 관한 것으로서, 특히 공정 파라미터에 의해 듀티비가 변하지 않은 임의 입력 주파수를 2체배 할 수 있으며, 입력주파수를 가변가능한 듀티비를 갖는 주파수로 2체배할 수 있는 2배 주파수 체배기에 관한 것이다.

종래의 2배 주파수 체배기는 딜레이 소자를 이용하여 구성하여, 딜레이 소자의 딜레이 값을 적당히 조정함으로써, 듀티(duty)비를 조정하여 입력 주파수를 2배 체배 하였었다.

그러나, 딜레이 소자의 딜레이 값은 공정 파라미터에 의해 변하기 때문에, 듀티비가 변하게 되는 문제점이 있었다.

본 발명은 상기한 바와 같은 종래 기술의 문제점을 해결하기 위한 것으로서, 공정 파라미터에 의해 듀티비가 변하지 않은 임의 입력 주파수를 2체배할 수 있는 2배 주파수 체배기를 제공하는 데 그 목적이 있다.

본 발명의 다른 목적은 입력주파수를 가변가능한 듀티비를 갖는 주파수로 2체배할 수 있는 2배 주파수 체배기를 제공하는 데 그 목적이 있다.

상기의 목적을 달성하기 위한 본 발명의 주파수 체배기는 입력단에 인가되는 입력신호를 미분하는 것에 의해 제1 및 제2스파이크 신호를 발생하는 미분부와; 상기 제1 및 제2 스파이크 신호를 입력하여 발진 동작하여 상기 입력신호의 주파수가 2체배된 출력신호를 출력하는 단안정 발진부와; 상기 출력신호의 듀티비 조정을 위한 전압 조정 단자를 갖고, 상기 전압 조정 단자로 입력되는 듀티비 조정 전압을 상기 단안정 발진부로 제공하는 듀티비 조정부를 포함하여, 상기 단안정 발진부는 상기 듀티비 조정 전압의 전압 레벨에 대응하는 듀티비를 갖는 상기 출력신호를 출력한다.

상기의 주파수 체배기에 있어서, 미분부는 상기 입력신호를 입력하여 입력신호의 하강시에 상기 제1 스파이크 신호를 출력하는 제1 미분기와; 상기 입력신호를 입력하여 입력신호의 상승시에 상기 제2 스파이크신호를 출력하는 제2 미분기로 구성된다.

상기의 주파수 체배기에 있어서, 단안정 발진부는 입력신호 하강시 미분부로 부터 출력되는 제1 스파이크 신호에 따라 구동되어 비교신호를 출력하기 위한 제1 비교신호 출력수단과; 입력신호 상승시 미분부로 부터 출력되는 제2 스파이크 신호에 따라 구동되어 비교신호를 출력하기 위한 제2 비교신호 출력수단과; 상기 제1 비교신호 출력수단 또는 상기 제2 비교신호출력 수단으로부터 출력되는 비교신호와 듀티비 조정 전압을 비교하는 것에 의해 상기 입력신호의 주파수가 2체배된 상기 출력신호를 출력하는 비교수단과; 비교수단으로 부터 출력되는 출력신호의 펄스 폭을 일정하게 유지시켜 주기 위한 충전수단으로 구성된다.

상기의 주파수 체배기에 있어서, 듀티비 조정부는 상기 충전수단에 충전용 전류를 공급하는 전류원을 포함하고, 상기 충전용 전류의 전류량을 가변하는 것으로 상기 비교 수단으로부터 출력되는 입력신호의 주파수가 2체배된 상기 출력신호의 듀티비를 조정할 수 있다.

이하 본 발명의 실시예를 첨부된 도면에 의거하여 설명하면 다음과 같다.

제1도는 본 발명의 실시예에 따른 2배 주파수 체배기의 블록도를 도시한 것이다.]

제1도를 참조하면, 본 발명의 실시예에 따른 2배 주파수 체배기는 입력단에 인가되는 입력신호(Vin)를 미분하여 (+),(-)스파이크(spike or pip) 신호를 출력하는 미분부(10)와, 미분부(10)로부터 인가되는 (+),(-)스파이크 신호에 의해 발진 동작을 하여 입력신호(Vin)의 주파수가 2체배된 펄스를 출력하는 단안정발진부(20) 및 단안정 발진부(20)로부터 출력되는 펄스의 폭을 조정하기 위해 듀티비 조정용의 전류와 및 듀티비 조정용의 전압을 상기 단안정 발진부(20)로 인가하는 듀티비 조정부(30)로 이루어진다. 상기 미분부(10)가 입력신호를 미분하는 것에 의해 (+),(-)스파이크 신호를 출력하는 동작을 일반적으로 피이킹(peacking)이라 한다.

제2도는 제1도의 본 발명의 2배 주파수 체배기의 상세회로도를 도시한 것이다.

제2도를 참조하면, 본 발명의 2배 주파수 체배기에 있어서, 미분부(10)는 입력단에 인가되는 입력신호(Vin)를 입력하고, 입력신호(Vin)의 하강(하강에지)시에 (-)스파이크 신호(Ve)를 출력하는 저항(R1)과 콘덴서(C1)로 구성된 제1미분수단과, 입력단에 인가되는 입력신호(Vin)를 입력하고, 입력신호(Vin)의 상승(상승에지)시에 (+)스파이크 신호(Ve)를 출력하는 저항(R1)과 콘덴서(C2)로 구성된 제2미분수단으로 구성된다.

미분부(10)의 제1미분수단은 상기 콘덴서(C1)에 일단이 연결되고, 타탄에 전원전압(Vcc)이 인가되는 저항(R3)과, 상기 저항(R3)과 병렬 연결된 다이오드(D2)를 더 포함한다. 또한, 제2미분수단은 상기 콘덴서(C2)에 일단이 연결되고, 타단이 접지된 저항(R2_과, 상기 저항(R2)과, 병렬 연결된 다이오드(D1)를 더 포함한다.

단안정 발진부(20)는, 입력신호(Vin)의 하강시 미분부(10)의 제1미분수단으로부터 출력되는 (-)스파이크 신호(Ve)에 따라 구동되어 비교신호(Vm)를 출력하기 위한 제1비교신호 출력수단과, 입력신호(Vin)의 상승시 미분부(10)의 제2미분수단으로부터 출력되는 (+)스파이크 신호(Ve)에 따라 구동되어 비교신호(Vm)를 출력하기 위한 제2비교신호 출력수단과, 상기 제1비교신호 출력수단으로부터 출력되는 제1비교신호 또는 제2비교신호 출력수단으로부터 출력되는 제2비교신호와 기준신호(Vcon)를 비교하여 입력주파수가 2체배된 펄스를 발생하는 비교수단과, 상기 듀티비 조정부(30)로부터 제공되는 전류(이는 후술하겠지만 전류원(21)으로부터 제공되는 전류(Is임)에 의해 충전되는 충전수단으로 구성된다.

단안정 발진부(20)의 제1 비교신호 출력수단은 미분부(10)의 제1 미분수단에 의해 출력되는 (-)스파이크 신호(Ve)에 따라 구동되는 pnp 트랜지스터(Q2)와, 상기 트랜지스터(Q2)에 의해 구동되는 npn트랜지스터(Q3) 및 상기 트랜지스터(Q2,Q3)에 연결된 저항(R4,R5)으로 구성된다.

제2비교신호 출력수단은 미분부(10)의 제2미분수단에 의해 출력되는 (+)스파이크 신호(Ve)에 따라 구동되는 npn 트랜지스터(Q1)로 구성되고, 비교수단은 상기 단안정 발진부(20)의 제1또는 제2 비교신호 출력수단의 출력을 반전단자(-)의 입력신호로 하고, 상기 기준전압(Vcon)을 비반전단자(+)의 입력신호로 하는 비교기(OP)로 구성되며, 충전수단은 상기 제1 비교신호 출력수단의 트랜지스터(Q3) 및 제2 비교신호 출력수단의 트랜지스터(Q1)와 병렬로 연결되어, 일단이 비교기(OP)의 반전단자(-)에 연결된 콘덴서(C3)로 구성된다.

또한, 듀티비 조정부(30)는 상기 단안정 발진부(20)의 충전수단인 콘덴서(C3)에 충전전류를 인가하기 위한, 듀티비 조정용 전류(Is)를 출력하는 전류원(21)과, 듀티비 조정을 위한 전압 조정 단자(22)를 갖고 이로부터 입력되는 전압을 상기 비교기(OP)의 비반전입력단자(+)에 입력되는 기준전압(Vcon)으로 제공한다.

상기한 바와 같은 구성을 갖는 본 발명의 주파수 체배기의 동작을 제3도 내지 제4도를 참조하여 설명하면 다음과 같다.

주파수 체배기는 입력단에 주파수가 없는 입력신호(Vin)가 인가되는 경우에는 미분부(10)로부터 단안정 발진부(20)에 스파이크 신호(Ve)가 인가되지 않으므로, 단안정 발진부(20)의 제1 및 제2 비교신호 출력수단의 트랜지스터(Q1,Q2)의 베이스는 로우상태로 되어 오프된다.

따라서, 트랜지스터(Q1,Q2)가 오프됨에 따라, 듀티비 조정부(30)의 듀티비 조정용 전류원(21)을 통해 흐르는 전류(Is)는 충전수단인 콘덴서(C3)에 충전된다.

콘덴서(C3)가 충전됨에 따라 비교기(OP)의 반전단자(-)에 입력되는 비교신호(Vm)의 전압 레벨이 증가한다. 하이상태의 충전전압(Vm)이 인가되고, 비교기(OP)의 비반전 단자(+)에는 일정 기준전압(Vcon)이 인가된다. 따라서, 주파수가 없는 입력신호가 미분부(10)로 인가되는 경우에는, 비교기(OP)의 출력(Vcout)은 로우상태로 된다.

한편, 입력단에 제3(a)도와 같은 임의의 주파수를 갖는 펄스 형태의 입력신호(Vin)가 미분부(10)에 인가되었을 때, 미분부(10)에서는 저항(R1)과 콘덴서(C1)로 구성된 제1미분수단과, 저항(R1)과 콘덴서(C2)로 구성된 제2미분수단에 의해 (+),(-)스파이크 신호(Ve)가 단안정 발진부(20)로 출력된다.

따라서, 미분부(10)에 의해 단안정 발진부(20)의 트랜지스터(Q1,Q2)의 베이스에는 제3(b)도와 같은 (+),(-)스파이크 신호(Ve)가 인가된다. 입력신호(Vin)의 상승시, 즉 입력신호의 상승에지에서 미분부(10)의 제2미분수단에 의해 (+)스파이크 신호(Ve)가 단안정 발진부(20)로 인가된다. 따라서, 트랜지스터(Q1)는 포화상태, 트랜지스터(Q2)는 오프상태로 각각 되고, 이에 따라 콘덴서(C3)에 충전된 전하(Charge)는 트랜지스터(Q1)를 통해 방전되어 제3(c)도에 도시된 바와 같이 로우상태로 된다.

이에 따라 비교기(OP)의 반전 입력단자(-)는 로우상태로 되고, 비교기(OP)의 비반전 입력단자(+)에는 일정 기준전압(Vcon)이 인가되므로, 출력(Vout)은 제3(d)도에 도시된 바와 같이, 하이상태로 된다.

(+)스파이크 신호가 발생된 후, 이 (+)스파이크 신호(Ve)의 전압은 서서히 감소되고, 이에 따라 (+)스파이크 신호(Ve)에 의해 구동되는 트랜지스터(Q1)는 오프된다. 트랜지스터(Q1)가 오프되면, 듀티비 조정부(30)의 듀티비 조정용 전류원(21)으로부터 출력되는 전류(Is)에 의해 콘덴서(C3)는 충전되어 비교 신호(Vm)의 전압은 제3(d)도와 같이 증가된다.

비교기(OP)의 반전입력단자(-)에 인가되는 비교신호(Vm)의 전압 레벨이 비반전 입력단자(+)에 인가되는 기준전압(Vcon)보다 커지면 비교기(OP)의 출력(Vout)은 제3(d)도와 같이 하이상태에서 로우상태로 된다. 따라서, 본 발명의 주파수 체배기는 입력신호가 상승시 즉, 입력신호의 상승에지로부터 일정한 시간의 펄스 폭을 갖는 출력신호(Vout)를 출력하게 된다.

한편, 입력신호(Vin)가 하강시 즉, 하강 에지에서 미분부(10)의 제2미분수단에 의해 (-)스파이크 신호(Ve)가 발생되어 단안정 발진부(20)로 인가된다.

(-)스파이크 신호에 의해 단안정 발진부(20)의 제2 비교신호 발생수단의 트랜지스터(Q1)는 오프되고, 제1 비교신호 발생수단의 트랜지스터(Q2)는 온된다. 트랜지스터(Q2)가 구동됨에 따라 트랜지스터(Q3)가 포화되고, 이에 따라 콘덴서(C3)에 충전된 전하는 트랜지스터(Q3)를 통해 방전되어 비교신호(Vm)의 전압 레벨을 로우상태로 된다.

따라서, 비교신호(Vm)를 반전단자(-)의 입력신호로 하는 비교기(OP)의 출력(Vout)은 제3(d)도에 도시된 바와 같이 하이상태로 된다. 이어, (-)스파이크 전압(Ve0이 서서히 증가하여 트랜지스터(Q2)가 오프되면 이에 따라 트랜지스터(Q3)도 오프된다. 그러므로 듀티비 조정부(30)의 듀티비 조정용 전류원(21)으로부터 출력되는 전류(Is)에 의해 콘덴서(C3)에 전하가 충전되어 제3(d)도에 도시된 바와 같이 비교신호(Vm)의 전압레벨이 증가한다.

비교신호(Vm)의 전압레벨이 비교기(OP)의 비반전단자(+)로 입력되는 기준전압(Vcon)보다 커지면 비교기(OP)의 출력(Vout)은 제3(d)와 같이 하이상태에서 로우상태로 반전되게 된다. 따라서, 본 발명의 주파수 체배기는 입력신호의 하강시 즉, 하강에지에서 일정 시간의 펄스 폭을 가진 출력신호(Vout)를 출력하게 된다.

그러므로, 본 발명의 주파수 체배기는 제3(a)도에 도시된 바와 같이 입력신호의 상승 및 하강 시 즉, 입력신호의 상승에지 및 하강에지 마다 비교기(OP)의 출력단을 통해 제3(d)도에 도시된 바와 같이 입력신호(Vin)가 2배 체배된 파형을 출력한다.

그리고 2체배된 파형의 펄스 폭은 단안정 발진부(20)의 충전수단인 콘덴서(C3)에 공급되는 전류(Is)와, 비교기(OP)의 비반전단자(+)에 인가되는 기준전압(Vcon)의 전압 레벨에 의해 결정된다. 즉, 콘덴서(C3)가 방전된 후 전류원(21)으로부터 공급되는 전류(Is)에 의해 충전되어 비교전압(Vm)의 전압 레벨이 기준전압(Vcon)의 전압레벨과 동일해지기까지의 충전시간(Tr)이 비교기(OP)로부터 출력되는 펄스의 폭(즉, 듀티비)을 결정한다. 이를 수식으로 나타내면,

상기의 식(1)에서 충전시간(Tr)은 콘덴서(C3)를 충전시키는 전류(Is)와 비교기(OP)의 비반전단자에 인가되는 기준전압(Vcon)에 의해 조정됨을 알 수 있다. 따라서, 콘덴서(C3)를 충전시키는 전류(Is)와 비교기(OP)의 기준전압(Vcon)을 조정함으로서 2체배된 출력파형의 듀티비를 조정할 수 있다. 일 예로서, 제4도에 비교기(90)의 입력전압(Vcon)이 변화되는 경우와, 제5도에 전류원(21)의 출력 전류(Is)가 변화되는 경우에 비교기(OP)의 출력 파형의 듀티비가 변화되는 것을 보여주고 있다.

즉, 제4도에 도시된 바와 같이, 비교기(OP)의 비반전단자(+)에 인가되는 기준전압(Vcon)의 크기가 제4(b)도와 같이 Vcon1, Vcon2, Vcon3로 각각 변함에 따라, 주파수 체배기의 출력신호(Vout)의 듀티비는 제4(c)-(e)도와 같이 Vout1, Vout2, Vout3으로 변하게 되는데, 기준전압(Vcon)의 크기가 증가하면 듀티비도 증가하고, 기준전압(Vcon)의 크기가 감소하면, 듀티비가 감소함을 알 수 있다. 그러므로, 비교기(OP)의 비반전단자(+)에 인가되는 기준전압(Vcon)을 조정함에 따라 듀티비를 조정할 수 있다.

또한, 제5도에 도시된 바와 같이, 듀티비 조정부(30)의 전류원(21)으로부터 콘덴서(C3)에 인가되는 전류(Is)의 크기가 제5(b)도와 같이 Is1, Is2, Is3로 각각 변함에 따라, 주파수 체배기의 출력신호(Vout)의 듀티비는 제5(c)-(e)도와 같이 Vout4, Vout5, Vout6으로 변하게 되는데, 콘덴서(C3)에 인가되는 전류(Is)가 증가하면 듀티비는 반대로 감소하고, 전류(Is)가 감소하면 듀티비는 증가함을 알 수 있다. 그러므로, 콘덴서(C3)에 인가되는 듀티비 조정비(30)의 전류원(21)으로부터의 전류(Is)를 변화 시켜 줌에 따라 듀티비를 조정할 수 있다.

상기한 바와 같은 본 발명에 따르면, 종래에서와 같이 공정 파라미터에 의해 듀티비가 변하지 않는 임의 입력 주파수를 2체배할 수 있는 2배 주파수 체배기를 제공할 수 있다.

또한, 비교기의 기준전압을 조정하여 주거나, 또는 듀티비 조정부로터 콘덴서에 인가되는 충전전류를 변화시켜 줌으로써, 입력주파수를 임의로 조절가능한 듀티비를 갖는 주파수로 2체배 할 수 있다.

Claims

입력단에 인가되는 입력신호(Vin)를 미분하는 것에 의해 제1 및 제2 스파이크 신호(Ve)를 발생하는 미분부와; 상기 제1 및 제2 스파이크 신호(Ve)를 입력하여 발진 동작하여 상기 입력신호(Vin)의 주파수가 2체배된 출력신호(Vout)를 출력하는 단안정 발진부(20)와; 상기 출력신호(Vout)의 듀티비 조정을 위한 전압 조정 단자(22)를 갖고, 상기 전압 조정 단자(22)로 입력되는 듀티비 조정 전압(Vcon)을 상기 단안정 발진부(20)로 제공하는 듀티비 조정부(30)를 포함하여, 상기 단안정 발진부(20)는 상기 듀티비 조정 전압(Vcon)의 전압 레벨에 대응하는 듀티비를 갖는 상기 출력신호(Vout)를 출력하는 것을 특징으로 하는 주파수 체배기.
제1항에 있어서, 미분부(10)는 상기 입력신호(Vin)를 입력하여 입력신호(vin)의 하강시에 상기 제1 스파이크 신호(Ve)를 출력하는 제1 미분기와, 상기 입력신호(Vin)를 입력하여 입력신호(Vin)의 상승시에 상기 제2 스파이크신호(Ve)를 출력하는 제2미분기로 구성되는 것을 특징으로 하는 주파수 체배기.
제2항에 있어서, 제1 미분기는 저항(R1)과 콘덴서(C1)로 구성되고, 제2미분기는 저항(R1)과 콘덴서(C2)로 구성되는 것을 특징으로 하는 주파수 체배기.
제1항에 있어서, 단안정 발진부(20)는 입력신호(Vin)하강 시 미분부(10)로부터 출력되는 제1 스파이크 신호(Ve)에 따라 구동되어 비교신호(Vm)를 출력하기 위한 제1 비교신호 출력수단과, 입력신호(Vin)상승 시 미분부(10)로부터 출력되는 제2스파이크 신호(Ve)에 따라 구동되어 비교신호(Vm)를 출력하기 위한 제2비교신호 출력수단과, 상기 제1비교신호 출력수단 또는 상기 제2 비교신호 출력수단으로부터 출력되는 비교신호(Vm)와 듀티비 조정 전압(Vcon)을 비교하는 것에 의해 상기 입력신호(Vin)의 주파수가 2체배된 상기 출력 신호(Vout)를 출력하는 비교수단과, 비교수단으로부터 출력되는 출력신호(Vout)의 펄스 폭을 일정하게 유지시켜 주기 위한 충전수단으로 구성되는 것을 특징으로 하는 주파수 체배기.
제4항에 있어서, 제1 비교신호 출력수단은 미분부(10)의 제1 스파이크 신호에 의해 구동되는 pnp 트랜지스터(Q2)와, 상기 트랜지스터(Q2)에 의해 구동되는 npn 트랜지스터(Q3)와, 상기 트랜지스터(Q2,Q3)에 연결된 저항(R4,R5)으로 구성되는 것을 특징으로 하는 주파수 체배기.
제4항에 있어서, 제2 비교신호 출력수단은 미분부(10)의 제2 스파이크 신호에 따라 구동되는 npn 트랜지스터(Q1)로 구성되는 것을 특징으로 하는 주파수 체배기.
제4항에 있어서, 비교수단(OP)은 상기 단안정 발진부(20)의 제1 또는 제2 비교신호 출력수단으로부터 출력되는 비교신호(Vm)를 반전단자(-)의 입력신호로 하고, 듀티비 조정 전압(Vcon)을 비반전단자(+)의 입력신호로 하는 비교기(OP)로 구성되는 것을 특징으로 하는 주파수 체배기.
제4항에 있어서, 충전수단은 상기 제1 비교신호 출력수단의 트랜지스터(Q3) 및 제 2비교신호 출력수단의 트랜지스터(Q1)와 병렬 연결되어, 일단이 비교수단의 비교신호(Vm)입력단에 연결된 콘덴서(C3)로 구성되는 것을 특징으로 하는 주파수 체배기.
제4항에 있어서, 듀티비 조정부(30)는 상기 충전수단에 충전용 전류(Is)를 공급하는 전류원(21)을 포함하고, 상기 충전용 전류(Is)의 전류량을 가변하는 것으로 상기 비교 수단으로부터 출력되는 입력신호(Vin)의 주파수가 2체배된 상기 출력신호(Vout)의 듀티비를 조정할 수 있는 것을 특징으로 하는 주파수 체배기.