KR0167009B1 - 와이어본딩용 어레이형 칩저항기의 제조방법 - Google Patents
와이어본딩용 어레이형 칩저항기의 제조방법 Download PDFInfo
- Publication number
- KR0167009B1 KR0167009B1 KR1019950028919A KR19950028919A KR0167009B1 KR 0167009 B1 KR0167009 B1 KR 0167009B1 KR 1019950028919 A KR1019950028919 A KR 1019950028919A KR 19950028919 A KR19950028919 A KR 19950028919A KR 0167009 B1 KR0167009 B1 KR 0167009B1
- Authority
- KR
- South Korea
- Prior art keywords
- resistor
- array
- photoresist
- wire bonding
- forming
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 35
- 238000004519 manufacturing process Methods 0.000 title claims description 17
- 239000000758 substrate Substances 0.000 claims description 19
- 239000011241 protective layer Substances 0.000 claims description 17
- 229920002120 photoresistant polymer Polymers 0.000 claims description 15
- 239000010410 layer Substances 0.000 claims description 14
- 239000000463 material Substances 0.000 claims description 10
- 229910052737 gold Inorganic materials 0.000 claims description 7
- PXHVJJICTQNCMI-UHFFFAOYSA-N nickel Substances [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 claims description 7
- 239000011521 glass Substances 0.000 claims description 6
- 229910052697 platinum Inorganic materials 0.000 claims description 6
- 229910052709 silver Inorganic materials 0.000 claims description 6
- 238000004544 sputter deposition Methods 0.000 claims description 6
- 238000010329 laser etching Methods 0.000 claims description 5
- 239000011248 coating agent Substances 0.000 claims description 4
- 239000011247 coating layer Substances 0.000 claims description 4
- 238000000576 coating method Methods 0.000 claims description 4
- 238000010438 heat treatment Methods 0.000 claims description 4
- 229910052763 palladium Inorganic materials 0.000 claims description 4
- 238000000151 deposition Methods 0.000 claims description 3
- 239000007772 electrode material Substances 0.000 claims description 3
- 229910052759 nickel Inorganic materials 0.000 claims description 3
- 230000001681 protective effect Effects 0.000 claims description 3
- 238000007740 vapor deposition Methods 0.000 claims description 3
- 239000000853 adhesive Substances 0.000 claims description 2
- 230000001070 adhesive effect Effects 0.000 claims description 2
- 230000008021 deposition Effects 0.000 claims description 2
- 239000002003 electrode paste Substances 0.000 claims description 2
- 238000005530 etching Methods 0.000 claims description 2
- 238000003672 processing method Methods 0.000 claims description 2
- 238000010304 firing Methods 0.000 claims 2
- 230000002708 enhancing effect Effects 0.000 claims 1
- 238000000206 photolithography Methods 0.000 claims 1
- 239000004065 semiconductor Substances 0.000 abstract description 9
- 239000002131 composite material Substances 0.000 abstract description 5
- 239000003990 capacitor Substances 0.000 abstract description 4
- 238000003491 array Methods 0.000 abstract 1
- 239000010408 film Substances 0.000 description 12
- 238000005516 engineering process Methods 0.000 description 10
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 5
- 229910052710 silicon Inorganic materials 0.000 description 5
- 239000010703 silicon Substances 0.000 description 5
- 239000000919 ceramic Substances 0.000 description 4
- 238000005476 soldering Methods 0.000 description 4
- 239000010409 thin film Substances 0.000 description 4
- 230000017525 heat dissipation Effects 0.000 description 3
- 238000004806 packaging method and process Methods 0.000 description 3
- 238000002161 passivation Methods 0.000 description 3
- 239000013078 crystal Substances 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- -1 inductors Substances 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 238000001259 photo etching Methods 0.000 description 2
- 239000000654 additive Substances 0.000 description 1
- 230000000996 additive effect Effects 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 238000005266 casting Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000007730 finishing process Methods 0.000 description 1
- 229910010272 inorganic material Inorganic materials 0.000 description 1
- 239000011147 inorganic material Substances 0.000 description 1
- 238000003780 insertion Methods 0.000 description 1
- 230000037431 insertion Effects 0.000 description 1
- 238000012966 insertion method Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 230000007774 longterm Effects 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 238000013021 overheating Methods 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 239000004033 plastic Substances 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
- 229910052718 tin Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Parts Printed On Printed Circuit Boards (AREA)
- Apparatuses And Processes For Manufacturing Resistors (AREA)
Abstract
본 발명은 와이어본딩용 어레이형 수동 칩부품, 즉 저항기, 캐패시터, 인덕터의 어레이, 그리고 이 부품들로 구성된 복합부품인 LC 필터, RC 필터, 트랜스퍼머 등의 단일형 또는 그 어레이에 있어서, 기판(10)위에 이 부품들의 기계적 고정이 다이본딩에 의해서 이루어지고, 단자간의 전기적 연결이 와이어 본딩에 의해 이루어지는 형태를 가진 수동부품, 복합 수동부품, 및 그 어레이에 관한 것으로, 기존의 수동부품 또는 그 어레이는 표면실장법을 채택하여 탑재함으로써 단자간의 거리가 약 1.0㎜이하로 하기가 어려웠으나, 본 발명은 와이어본딩에 의해 단자를 연결함으로써 단자간 거리를 200㎛ 이하까지 낮추는 것에 의해 단자의 선실장밀도를 5배 이상 높일 수 있다. 또한, 반도체 칩과 동일한 방법으로 팩키징하므로 동일한 팩키지 안에 한 모듈로서 팩키지를 행할 수 있다.
Description
제1도는 반도체 집적회로 본체의 다이본딩과 단자부의 와이어본딩이 이루어진 것을 세라믹 팩키지에 팩키징한 상태를 나타낸 개념도.
제2a도∼제2d도는 본 발명에 따른 와이어본딩용 어레이형 수동 칩부품 중 1005 크기의 칩에 5개의 저항이 어레이형태로 구성된 예로 박막 제조공정을 이용하여 나타낸 도면.
제3a도∼제3e도는 본 발명에 따른 와이어본딩용 어레이형 수동 칩부품중 1005 크기의 칩에 5개의 저항이 어레이형태로 구성된 예로 후막 제조공정을 이용하여 나타낸 도면이다.
* 도면의 주요부분에 대한 부호의 설명
1 : 다이본딩부 2 : 와이어본딩부
3 : 외부단자(리드프레임) 10 : 기판
11 : 전극단자 12 : 저항체
13 : 보호층 15 : 레이저식각된 부분
[산업상의 이용분야]
본 발명은 반도체 집적회로의 실장기술인 다이본딩 및 와이어본딩을 응용하여 각종 기판, 리드프레임 등에 실장 가능한 수동부품 또는 그 복합체를 제조하기 위한 것으로, 특히 실장기술에 의해 단자를 연결함으로써 단자간 거리를 200㎛이하까지 낮추어 단자의 선실장밀도를 5배이상 높일 수 있고, 반도체 칩과 동일한 방법으로 팩키징하므로 동일한 팩키지 내에 하나의 모듈로서 팩키지를 행할 수 있도록 되며, 궁극적으로 한 개의 도륨이 한 개의 칩화를 이룰 수 있도록 되어 부품의 실장밀도와 기능의 신뢰도를 크게 높일 수 있도록 된다.
[종래의 기술 및 문제점]
제1도는 반도체 집적회로가 다이본딩 및 와이어본딩에 의해 소자와 단자가 연결되고, 세라믹 팩키지에 의해 패시베이션된 모양을 나타내고 있다. 즉 반도체 집적회로는 다이본딩과 와이어본이 및 팩키징에 의한 패시베이션 후, 핀 삽입 또는 표면실장에 의해 기판(10)위에 탑재한다. 여기서 다이본딩에 의해 기계적인 고정, 열방산 등의 기능을 부여하고, 와이어본딩에 의해 단자를 전기적으로 연결해 준다. 능동부품은 상대적으로 외부의 노출에 약해 소자를 보호해 주어야만 장기간 신뢰성을 확보할 수 있고, 따라서 능동부품의 팩키징은 기본적인 마무리 공정으로 이해되고 있으며 세라믹, 메탈, 또는 플라스틱 재질을 이용하녀 팩키징 한다. 이때 다이본딩은 Si-Au의 공정반응을 이용하거나 수지 접착재를 사용하고, 본딩용 와이어는 25㎛ 내지 500㎛의 직경을 가진 고순도 A 또는 Au 선을 사용한다. 와이어본딩을 위한 IC칩 상의 전극은 약 100㎛ 정도의 크기를 가진 Al 및 Au 등의 재질로 된 패드로 이루어져 있으며 패드간 거리는 200㎛이다. 한편 팩키징된 능동부품은 일반적인 부품의 실장기술인 핀 삽입법, 또는 플로우, 리플로우 솔더링에 의한 면실장에 의해 기판(10)위에 탑재되고 다른 수동부품과 함께 복합화된 기능을 수행한다. 여기서 팩키징 후의 단자간 거리는 표면실장부품의 한계인 최소 0.7㎜(표면실장형 세라믹 칩캐리어의 경우 알려진 최소선폭)이상을 가진다. 즉 원래의 능동부품의 단자밀도보다 실장후의 단위면적당 단자밀도가 훨씬 낮게 된다.
또한, 종래의 수동 칩부품, 즉 저항기, 캐패시터, 인덕터 등은 리드가 부착된 것이거나 솔더 리플로우 방식에 의해 부품을 탑재하는 형태의 것이 일반화 되고 있다. 이때 탑재하는 목적으로서는 단자의 전기적 연결과 기계적 부품의 고정, 열의 방산 등이 있다. 특히, 표면실장주품은 후막제조공정과 플로우 또는 리플로우 솔더링 공정을 거치기 때문에 부품 한 개의 크기가 1.0㎜ℓ×0.5㎜W 정도 내외로 단자와 단자 사이의 거리에도 이에 부응하는 한계(즉, 1.0㎜ 이상)가 있다. 그러나 아직까지 수동부품이거나 그 어레이에서 다이본딩 및 와이어본딩을 응용한 부품은 발표되지 않았다.
복합기능을 수행하는 소자를 소형으로 만들기 위해서는 반도체 칩이 수동기능을 직접 설계하는 방식으로 하나의 기능을 한 칩에 모듈화 하는 방법이 주로 실현되고 있었다. 그러나, 이 경우 기능별로 소재의 재질(즉, 첨가재의 종류, 또는 양)을 변화시켜야 한다. 따라서, 제조공정이 복잡해 질 뿐 아니라, 때로는 불가능할 수도 있고, 모재물성(즉 열팽창율, 열전도율 등)이 기능부분마다 변화하므로 열이력 등이 발생할 때 불량을 유발할 가능성이 크다. 또한, 집적도가 너무 높아 상호 부작용 또는 과열 등을 유발할 수도 있다.
또한, 상기와 같은 단점을 보완하면서 기능을 집적화된 모듈로 만드는 또다른 방법으로서 다층 하이브리드 IC를 많이 사용하고 있다. 이것은 다층절연체의 층 사이에 수동부품과 배선을 내장하고 표면에 IC등 능동부품 및 칩형 수동부품을 장착하는 형태로 하여 집적도를 높인 것이다. 그러나, 이 때에도 층사이에 내장된 부품별 소재가 달라 열팽창계수의 차이 등에 의해 내장이 쉽지 않고 표면실장때에도 리플로우 솔더링방식에 의해 이루어지므로 단자간의 간격에 한계가 여전히 존재하여 집적도가 충분히 낮아지지 않는다.
[발명의 목적]
본 발명은 상기한 점을 감안하여 발명된 것으로, 수동부품, 즉 저항기, 캐패시터, 인덕터, 또는 이러한 수동부품이 조합되어 능동부품을 형성하는 경우인 LG 필터, RC 필터, LCR필터, 트랜스퍼머 등의 제조에 있어서 반도체 집적회로의 실장기술인 다이본딩 및 와이어본딩을 응용하여 각종 기판, 리드프레임 등에 실장 가능한 어레이형 수동 칩부품을 제조하여 집적회로의 실장기술 즉, 다이본딩 및 200㎛의 단자간격을 갖는 와이어본딩을 이용함으로써 부품자체에서는 단자의 선실장 밀도를 5배 이상(또는, 면실장 밀도를 25배 이상) 획기적으로 높여 부품의 실장 밀도와 기능의 신뢰도를 크게 높이는 것을 그 목적으로 한다.
[발명의 구성]
상기 목적을 달성하기 위한 본 발명은 어레이형 수동 칩부품, 즉 저항기, 캐패시터, 인덕터의 어레이, 그리고 이 부품들로 구성된 복합부품, 즉 LC 필터, RC 필터, 트랜스퍼머 등의 단일형, 또는 그 어레이에 있어서, 기판(10)위에 이 부품들의 기계적 고정이 다이본딩에 의해서 이루어지고, 단자간의 전기적 연결이 와이어본딩에 의해서 이루어는 것을 형태를 가진 수동부품, 복합 수동 부품, 및 그 어레이로 구성되고, 능동부품과 동일한 팩키지 내에 실장되도록 되어 있는 것으로, 한 팩키지가 한 모듈이 되도록 구성된다.
또한, 와이어본딩용 패드의 일변이 0.5㎜이하 0.005㎜ 이상의 다변형이거나, 직경이 0.5㎜ 이하, 0.005㎜ 이상의 원형 패드가 구성되고 수동부품, 복합 수동부품, 또는 그 어레이는 부품 자체내에서는 패시베이션 처리로서 보호되지 않거나 패시베이 처리에 의해 보호된 경우, 보호층(13)은 1층 및 그 이상으로 이루어진다.
[작용]
상기와 같이 구성된 본 발명은, 다이본딩에 의해 기계적인 고정, 열방산 등의 기능을 부여하고, 와이어본딩에 의해 단자를 전기적으로 연결해 준다. 또한, 능동부품은 때때로 상기 발명품과 같이 사용가능하며 이때, 능동부품의 기능으로서는 온도, 압력, 가스센서의 역할 등 수동부품의 수동적 또는 능동적 기능을 보조해 주거나, 그 기능의 내부에 포함되는 것에 한한다.
[실시예]
이하, 예시도면을 참조하여 본 발명에 따른 실시예를 상세히 설명한다.
이 어레이형 수동 칩부품을 제조하는 방법으로서 200㎛의 이하의 단자캐드 및 기능소자를 재현성이 있으며 정밀하게 만들어 주기 위해 후막인쇄 및 레이저 식각, 또는 박막 및 광식각 기술을 이용할 수 있다. 즉, 후막기술, 박막기술, 레이저식각 기술, 광식각 기술 및 도금 기술이 1개 이상 혼용되어 제조된다.
하기의, 본 발명에 따라 제조된 어레이형 칩부품의 일종인 저항어레이를 실제 PCB 또는 HIC 기판에 장착하는 경우는 다음의 공정을 따라 장착시킨다.
(1) 각각의 어레이형 부품을 기판에서 분리한다. (2) 어레이형 부품 1개를 기판위에 올려놓는다. 이때, 보호층에 의해 보호된 기능소자 부위는 상부에 위치하고 어레이 부품의 배면이 기판과 접촉하도록 한다. 플로우 또는 리플로우의 방법으로 열처리하여 상기 기판 위에 어레이형 부품이 고정되도록 다이본딩을 실시한다. Au 미세선 등을 이용하여 부품의 상면에 노출된 단자부위와 기판 위의 회로선을 와이어본딩법으로 연결한다. 이와 같이 접속하여 장착공정을 마친다. 때로는, 즉, 능동부품과 같이 장착하는 경우에는 와이어본딩후 다시 패시베이션의 공정을 추가하기도 한다. 이때는 어레이형 수동부품보다는 능동부품의 보호를 위해서 수행하지만, 수동부품의 본딩된 와이어를 외부의 접촉으로부터 보호하기 위해서도 할 수 있다.
[실시예 1]
제2a∼제2d도에 1005(즉, 1.0㎜L×0.5㎜W)크기의 칩에 5개의 저항이 어레이형태로 구성된 예의 제조공정을 나탸내는 바, 이 저항 어레이는 아래와 같은 방법에 의해 제조된다.
① 표면에 절연막이 형성된 실리콘 단결정 기판(10) 재료 위에 광식각기술을 이용하여 원하는 배선의 형태로 감광저항체 마스크를 만든 후 증착법으로 Au, Ag/Pd 또는 Pt를 함유한 금속물질을 코팅하여 단자부를 만들고, 감광저항체를 제거한다.
② 다시 감광저항체 마스크를 만들고 저항체를 스퍼터링으로 코팅한 다음 감광저항체를 제거한다.
③ 열처리를 하여 코팅층의 접착력을 증진시킨 다음, 그 위에 감광저항체를 얇게 입힌 후, 레이저가공을 이용하여 저항치를 정확하게 맞추고 나서 감광저항층을 다시 없앤 다음, 유리질을 스퍼터링하여 저항체 위에 보호층(13)을 만들어 준다. 실리콘 기판의 배면에 Au, Ag/Pt, Ni, Sn/Pb의 1층 이상의 물질을 후막 또는 박막법으로 전면에 균일하게 형성하여 플로우 또는 리플로우 솔더링 공정시 다이본딩이 이루어질 수 있도록 한다.
여기서 능동소자인 반도체 집적회로와 같이 팩키지 내에 실장하는 경우는 별도로 다이본딩용 패드는 만들지 않았는 바, 그 이유는 저항체(12)의 기판(10)인 실리콘과 실장용 기판(10)의 다이본딩부(1)인 Au층이 초음파를 부여한 접촉공정시 공정합금을 이루어 접착열을 부여하므로 별도로 저항기의 기판(10)에 다이본딩용 패드가 필요하지 않기 때문이다.
[실시예 2]
① 단자전극의 패턴, 저항체의 패턴 및 유리보호층의 패턴이 만들어진 하드마스크를 제작한다.
② 실리콘 단결정 기판 재료 위에 하드마스크를 위치시키고 증착법으로 Au, Ag/Pd 또는 Pt를 함유한 금속물질을 코팅함으로써 감광저항체 마스트를 사용하는 대신 증착과 동시에 단자전극의 형상을 직접 형성하게 된다.
③ 다시, 저항소자 형상의 하드마스크를 위치시키고 저항체를 스퍼터링방법으로 코팅하면 단자전극의 사이에 저항체의 형상이 코팅과 동시에 이루어진다.
④ 열처리를 하여 각 코팅층의 접착력을 증진시킨 다음, 그 위에 전면에 감광저항체를 얇게 입힌 후, 레이저 가공법을 이용하여 저항치를 정확하게 맞추고 나서 감광저항층을 다시 없앤다. 이때, 감광저항체 대신에 유리질 보호층(보호 1층)을 후막인쇄법으로 입히고 열처리 할 수도 있다. 유리보호층의 패턴이 구성된 하드마스크를 위치시키고 보호층용 유리질을 스퍼터링하면, 저항체 위에만 부분적으로 스퍼터링과 동시에 보호층(보호 2층)이 만들어 진다. 배면의 다이본딩용 전극은 상기 실시예 1과 동일한 방법으로 만들어 준다.
[실시예 3]
제3a도∼제3f도에는 1005 크기의 칩에 5개의 저항이 어레이형태로 구성된 예의 제조공정을 나타내는 바, 이 저항 어레이는 후막법에 의해 제조되는 경우의 제조 공정으로서 아래와 같은 공정을 선택하였고, 이 방법에서 사용하는 페이스트는 기존의 후막용 페이스트를 그대로 사용할 수 있다. 단, 페이스트의 품질을 안정화시키기 위해 페이스트를 내부의 무기물질의 입자크기나 형상을 개선시킬 필요는 있다. 구체적인 제조방법은 아래와 같다.
① 배면에 분할용 슬릿(Slit)이 형성된 후막용 알루미나 기판을준비한다.
② 기판의 상면에 후막전극용 페이스트 즉, Ag/Pd계 전극, 양 전극의 사이에 저항체 페이스트 및 저항 상에 보호층(보호 1층)용 유리질 페이스트를 후막 인쇄하고 소성한다.
③ 각 소자 사이의 전극물질을 레이저식각법을 이용하여 제거함으로써 각 소자 사시의 전극을 분리한다.
④ 각 소자의 저항을 측정하면서 레이저식각법을 이용하여 원하는 저항치로 저항을 조절해 준다.
⑤ 레이저식각이 끝난 저항소자의 상면에 보호층(보호 2층)용 유리질을 인쇄하고 마킹까지 완료한 다음 소성한다.
⑥ 기판의 배면에 다이본딩용 Ni를 후막인쇄하고 소성한다.
⑦ 이렇게 형성된 니켈의 위에 Sn/Pb를 선택적으로 도포하여 플로우 또는 리플로우 공정에 의해 다이본딩이 이루어지도록 한다.
[발명의 효과]
이상 설명한 바와 같이 본 발명에 의하면, 어레이 형 수동 칩 부품은 능동부품과 함께 동일한 실장기술인 다이본딩 및 와이어본딩법을 이용하여 실장함으로써 한 팩키지 내에 함께 실장이 가능하고, 한 팩키지의 형태에서 복합기능이 실현되도록 모듈화 할 수 있다. 이렇게 구성된 모듈은 한 실리콘 칩 내에 구성된 모듈에 비해 각 구성부품이 훨씬 단순해지므로 제조하기가 쉽고, 어떠한 형태의 기능부품도 한번에 다이본딩 및 와이어본딩으로 실장할 수 있어 복합한 모듈을 만들 수 있으며, 한 팩키지 내에 한꺼번에 실장하므로 실장밀도가 크게 높아질 뿐 아니라 임의의 형태로 실장할 때 수동부품은 한 디바이스에 한 개의 수동부품이 형성(즉, 단일형)되었거나, 동일 또는 유사기능의 다수개의 수동 부품이 집적된 구조(즉, 어레이형)를 갖는다. 또한, 한 디바이스에 서로 다른 기능의 수동부품이 복수개 집적되어 하나의 기능을 발휘할 수 있는 LC필터, 트랜스퍼머, 또는 센서내장형 부품 등에 이용되기도 한다.
Claims (3)
- 기판(10) 상에 광식각기술에 의해 감광저항체를 만들고, 증착법에 의한 Au, Ag/Pd, Pt, Au/Pt 등의 1종 이상의 코팅으로 단자부를 형성한 다음, 상기 감광저항체를 제거하는 단계와, 재차 감광저항체를 형성하고, 저항체를 스퍼터링 코팅한 다음, 상기 감광저항체를 제거하는 단계 및, 열처리에 의해 코팅층의 접착력을 증진시킨 다음, 저항체의 저항치를 레이저 가공에 의해 맞춘 후, 감광저항체를 제거한 다음, 보호층을 형성하는 단계를 주공정으로 하여 이루어진 것을 특징으로 하는 와이어본딩용 어레이형 칩저항기의 제조 방법.
- 기판(10) 상에 하드마스크를 위치시키고, 증착법에 의한 Au, Ag/Pt 또는 Pt 코팅으로 증착과 더불어 단자전극의 형상을 형성하는 단계와, 재차, 저항소자 형상의 하드마스크를 위치시키고, 스퍼터링법에 의한 저항체 코팅으로 단자전극 사이에 저항체의 형상이 이루어지는 단계, 열처리에 의해 코팅층의 접착력을 증진시킨 다음, 저항체의 저항치를 레이저 가공법에 의해 맞춘 후, 감광저항체를 제거한 다음 보호층을 형성하는 단계를 주공정으로 하여 이루어진 것을 특징으로 하는 와이어본딩용 어레이형 칩저항기의 제조방법.
- 기판(10) 상에 후막전극용 페이스트 즉, Ag/Pd 또는 Ag계 전극, 양전극의 사이에 저항체 페이스트 및 저항 상에 보호층(보호 1층)용 유리질 페이스트를 후막인쇄하고 소성하는 단계와, 레이저식각법에 의해 소자 사이의 전극물질을 제거하여 소자 사이의 전극을 분리하는 단계, 레이저식각법에 의해 소자의 저항을 측정하면서 원하는 저항치로 저항을 조절하는 단계, 레이저 식각이 끝난 저항소자 상면에 보호층(보호 2층)용 유리질을 인쇄하고 마킹한 후 소성하는 단계, 기판(10) 배면에 다이본딩용 Ni를 후막인쇄하고 소성하는 단계 및, 니켈 상에 Sn/Pb를 선택적으로 도포하여 플로우 또는 리플로우 공정에 의해 다이본딩이 이루어진 단계를 주공정으로 하여 이루어진 것을 특징으로 하는 와이어본딩용 어레이형 칩저항기의 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950028919A KR0167009B1 (ko) | 1995-09-05 | 1995-09-05 | 와이어본딩용 어레이형 칩저항기의 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950028919A KR0167009B1 (ko) | 1995-09-05 | 1995-09-05 | 와이어본딩용 어레이형 칩저항기의 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR970018288A KR970018288A (ko) | 1997-04-30 |
| KR0167009B1 true KR0167009B1 (ko) | 1999-02-01 |
Family
ID=19426075
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019950028919A KR0167009B1 (ko) | 1995-09-05 | 1995-09-05 | 와이어본딩용 어레이형 칩저항기의 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR0167009B1 (ko) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100426702B1 (ko) * | 2001-08-27 | 2004-04-13 | 엘지이노텍 주식회사 | 계단식 다층 기판을 이용한 와이어 본딩 구조 |
-
1995
- 1995-09-05 KR KR1019950028919A patent/KR0167009B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR970018288A (ko) | 1997-04-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7746212B2 (en) | Temperature sensor and method for its production | |
| KR960019670A (ko) | 반도체칩 패키지 및 그의 제조 방법 | |
| JPH0332914B2 (ko) | ||
| EP0540070B1 (en) | Method for forming an electrical connection for an integrated circuit | |
| US5371029A (en) | Process for making a leadless chip resistor capacitor carrier using thick and thin film printing | |
| US6529115B2 (en) | Surface mounted resistor | |
| KR0167009B1 (ko) | 와이어본딩용 어레이형 칩저항기의 제조방법 | |
| JP3560996B2 (ja) | 実装用配線板およびこれを用いた実装方法 | |
| US5962151A (en) | Method for controlling solderability of a conductor and conductor formed thereby | |
| KR0157671B1 (ko) | 전자 회로 장치 | |
| JP4574025B2 (ja) | 配線モジュール | |
| KR920005986B1 (ko) | 인쇄회로판 어셈블리, 이의 형성방법 및 이에 사용되는 조성물 | |
| JP2008227055A (ja) | 回路基板 | |
| JPH0595071U (ja) | 厚膜回路基板 | |
| EP0117211B1 (en) | Method for fabricating a package for an integrated circuit | |
| JPH0666544B2 (ja) | 回路基板の製造方法 | |
| JPS61148859A (ja) | 混成集積回路装置およびその製造方法 | |
| JPH02260592A (ja) | 回路基板 | |
| JPH0344945A (ja) | 半導体装置の実装体およびその実装方法 | |
| JPH0365034B2 (ko) | ||
| JP3890850B2 (ja) | 電子回路装置 | |
| JP2949072B2 (ja) | ボールグリッドアレイタイプ部品の製造方法 | |
| JP2703757B2 (ja) | 電子部品 | |
| JPH01238132A (ja) | 半田接続用電極及び半田接続用電極の製造方法 | |
| JPS59161056A (ja) | セラミツクパツケ−ジ半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| LAPS | Lapse due to unpaid annual fee |