KR0165451B1 - 위치 제어신호 발생회로 - Google Patents
위치 제어신호 발생회로 Download PDFInfo
- Publication number
- KR0165451B1 KR0165451B1 KR1019950035862A KR19950035862A KR0165451B1 KR 0165451 B1 KR0165451 B1 KR 0165451B1 KR 1019950035862 A KR1019950035862 A KR 1019950035862A KR 19950035862 A KR19950035862 A KR 19950035862A KR 0165451 B1 KR0165451 B1 KR 0165451B1
- Authority
- KR
- South Korea
- Prior art keywords
- signal
- terminals
- pulse
- output
- signals
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B19/00—Programme-control systems
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Automation & Control Theory (AREA)
- Control Of Stepping Motors (AREA)
- Control Of Position Or Direction (AREA)
Abstract
본 발명에 따른 위치 제어신호 발생회로는 펄스 발생부, 게이트 회로부 및 정.역 결정부를 포함한다. 펄스 발생부는 제어부의 속도 명령에 따른 주파수의 펄스열을 발생시킨다. 게이트 회로부는, 제어부로부터의 제1 및 제2 형태 결정신호들이 제1 논리 조건이면, A1 및 B1 단자들에 펄스열이, A2 및 B2 단자들에 로우 논리 상태의 신호가 출력되게 하고, 제1 및 제2 형태 결정신호들이 제2 논리 조건이면, A2 및 B1 단자들에 펄스열이, A1 단자에 로우 논리 상태의 신호가, 그리고 B2 단자에 하이 논리 상태의 신호가 출력되게 한다. 정.역 결정부는 제어부로부터의 정.역 선택신호가 제1 논리 상태이면 A1 및 A2 단자들의 신호들을 출력하고, 제2 논리 상태이면 B1 및 B2 단자들의 신호들을 출력한다.
Description
제1도는 CW+CCW 신호를 나타낸 예시도이다.
제2도는 Pulse+Sign 신호를 나타낸 예시도이다.
제3도는 별도의 선택 스위치가 적용된 위치 제어신호 발생회로의 블록도이다.
제4도는 본 발명의 일 실시예에 따른 위치 제어신호 발생회로의 블록도이다.
제5도는 제4도의 게이트 회로부를 나타낸 예시도이다.
제6도는 제5도와 관련하여 제4도의 정.역 결정부를 나타낸 예시도이다.
제7도는 제6도의 정.역 결정부로서 적용된 멀티플렉서의 기능표(Function table)이다.
제8도는 제5도, 제6도, 및 제7도에 의거하여 작성된 제4도의 기능표(Function table)이다.
* 도면의 주요부분에 대한 부호의 설명
9 : 제어부 10 : 펄스 발생부
11 : 게이트 회로부 12 : 래치부
13 : 정.역 결정부 14 : 외부 드라이브 접속부
본 발명은 위치 제어신호 발생회로에 관한 것으로서, 특히 PLC(Programmable Logic Controller), 로봇(Robot), 및 컴퓨터 수치제어(CNC, Computer-aided Numerical Control) 등의 제어부에 포함되는 위치 제어신호 발생회로에 관한 것이다.
위치 제어신호란, 해당 시스템의 제어부에서 발생되어 외부 드라이브 예를 들어, 전동기 드라이브(Motor Drive)에 인가되는 신호를 의미한다. 이와 같은 위치 제어신호에는, CW+CCW 신호 및 Pulse+Sign 신호의 두 가지로 분류된다. 제1도는 CW+CCW 신호를 나타낸 예시도이다. 제1도에 도시된 바와 같이 CW(Clockwise) 신호 및 CCW(Counter Clockwise) 신호의 형태는 서로 같지만, CW 신호에 펄스가 발생되고 CCW 신호에 펄스가 발생되지 않은 경우에는 제어 대상 예를 들어, 전동기는 정역회전하게 되고, 그 반대의 경우에는 역회전하게 된다. 제2도는 Pulse+Sign 신호를 나타낸 예시도이다. 제2도에 도시된 바와 같이 Pulse 신호는 일정하게 해당 구동장치에 인가되고, Sign 신호에 의하여 정, 역방향이 결정된다.
종래의 위치 제어신호 발생회로는 그 적용 방식에 따라 다음 두가지로 구분될 수 있다.
첫째, 해당 구동장치에 따라 CW+CCW 신호 또는 Pluse+Sign 신호 중의 한 가지만 발생시키는 회로가 있다. 이와 같은 회로는 그 구성 및 제어방법이 간단하다는 장점이 있는 반면, 제어부의 호환성이 결여되는 문제점이 있다.
둘째, CW+CCW 신호 또는 Pulse+Sign 신호를 동시에 발생시키면서, 별도의 선택 스위치로써 해당 신호를 선택하는 회로가 있다. 제3도는 별도의 선택 스위치가 적용된 위치 제어신호 발생회로의 블록도이다. 그 동작 과정을 간략히 살펴 보면, 먼저 MPU(Microprocessor Unit) 및 주변 회로로 이루어진 제어부(1)는, 펄스 발생부(2)를 제어하여 소정의 펄스신호를 발생시킨다. 펄스 발생부(2)에서 출력되는 펄스 신호는 CW+CCW 회로부(3)를 통하여 CW+CCW 신호로 변환되는 한편, Pulse+Sign 회로부(4)를 통하여 Pulse+Sign 신호로 변환된다. 다음에 제1 정.역 결정부(5)에서는 CW+CCW 신호의 정회전 신호 또는 역회전 신호를 출력하는 한편, 제2 정.역 결정부(6)에서는 Pulse+Sign 신호의 정회전 신호 또는 역회전 신호를 출력한다. 그리고 선택 스위치(7)는 상기 제1 정.역 결정부(5) 또는 제2 정.역 결정부(6)의 출력 신호를 선택하여 외부 드라이브 접속부(8)에 입력시킨다. 이와 같은 위치 제어신호 발생회로는, 별도의 선택 스위치를 작업자가 조작해야 하는 번거러움이 있다.
한편 별도의 선택 스위치 대신 제어부(1)에 의하여 해당 위치 제어신호를 선택하는 회로가 존재하지만, 그 하드웨어 및 소프트웨어가 복잡하다는 문제점을 안고 있다.
본 발명은 상기와 같은 문제점들을 개선하기 위하여 창안된 것으로서, 간단한 하드웨어 및 소프트웨어로써 별도의 선택 스위치 없이 해당 위치 제어신호를 발생시킬 수 있는 회로를 제공하는 것에 그 목적이 있다.
상기 목적을 달성하기 위한 본 발명의 위치 제어신호 발생회로는 펄스 발생부, 게이트 회로부 및 정.역 결정부를 포함한다. 상기 펄스 발생부는 제어부의 속도 명령에 따른 주파수의 펄스열을 발생시킨다. 상기 게이트 회로부는, 상기 제어부로부터의 제1 및 제2 형태 결정신호들이 제1 논리 조건이면, A1 및 B1 단자들에 상기 펄스열이, A2 및 B2 단자들에 로우 논리 상태의 신호가 출력되게 한다. 또한, 상기 게이트 회로부는, 상기 제1 및 제2 형태 결정신호들이 제2 논리 조건이면, 상기 A2 및 B1 단자들에 상기 펄스열이, 상기 A1 단자에 로우 논리 상태의 신호가, 그리고 상기 B2 단자에 하이 논리 상태의 신호가 출력되게 한다. 상기 정.역 결정부는 상기 제어부로부터의 정.역 선택신호가 제1 논리 상태이면 상기 A1 및 A2 단자들의 신호들을 출력하고, 제2 논리 상태이면 상기 B1 및 B2 단자들의 신호들을 출력한다.
이하 첨부된 도면들을 참조하면서 본 발명에 따른 바람직한 실시예를 설명하기로 한다.
제4도는 본 발명의 일 실시예에 따른 위치 제어신호 발생회로의 블록도이다. 제4도를 중심으로 그 동작 과정을 살펴 보면 다음과 같다. 먼저 MPU 및 주변 회로로 이루어진 제어부(9)는, 펄스 발생부(10)를 제어하여 소정의 펄스열을 발생시킨다. 한편 래치부(12)에는 제어부(9)로부터 발생된 제1 형태 결정신호(D0), 제2 형태 결정신호(D1), 및 정.역 선택신호(D2)가 저장된다. 이와 같이 저장된 제어 신호(D0, D1, D2)는, 제어부(9)의 래치 인에이블 신호(EN)에 의하여 게이트 회로부(11) 및 정.역 결정부(13)에 입력된다. 즉, 제1 형태 결정신호(D0) 및 제2 형태 결정신호(D1)는 게이트 회로부(11)에, 그리고 정.역 선택신호(D2)는 정.역 결정부(13)에 입력된다. 게이트 회로부(11)에서는 상기 펄스열 및 형태 결정신호(D0, D1)를 논리 결합시킴으로써 각 경우의 신호(A1, B1, A2, B2)를 출력한다. 그리고 정.역 결정부(13)에서는 상기 정.역 선택신호(D2)에 따라 상기 각 경우의 신호(A1, B1, A2, B2)를 조합하여 해당 위치 제어신호(Y1, Y2)를 발생시킨다. 예를 들어, 상기 두 위치 제어신호(Y1, Y2)는 각 출력 형태에 따라 정회전 CW+CCW 신호, 역회전 CW+CCW 신호, 정회전 Pulse+Sign 신호 및 역회전 Pulse+Sign 신호의 네 가지로 구분될 수 있으며, 그 중에서 해당되는 신호는 외부 드라이브 접속부(14)에 인가된다.
제5도는 제4도의 게이트 회로부를 나타낸 예시도이다. 제5도에 도시된 바와 같이 본 실시예에 따른 게이트 회로부(11)는, 두 개의 OR 게이트(15, 16)와 한 개의 AND 게이트(17)를 갖추고 있다. 여기서 제1 OR 게이트(15)에는, 펄스 발생부(제4도의 10)에서 출력되는 펄스열 및 제1 형태 결정신호(D0)가 입력된다. 아울러 제2 OR 게이트(16)에는, 펄스 발생부(제4도의 10)에서 출력되는 펄스열 및 제2 형태 결정신호(D1)가 입력된다. 제1 OR 게이트(15)의 출력 신호는 제2신호(B1)로서 출력되고, 제2 OR 게이트(16)의 출력 신호는 제4신호(B2)로서 출력된다. 한편 제2 형태 결정신호(D1)는 제3신호(A2)로서 직접 출력된다. 그리고 상기 두 OR 게이트(15, 16)의 출력 신호는 AND 게이트(17)에 입력되고, 그 출력 신호는 제1신호(A1)로서 출력된다.
제6도는 제5도와 관련하여 제4도의 정.역 결정부를 나타낸 예시도이다. 본 실시예에 적용된 정.역 결정부로는 HC158 멀티플렉서 소자를 적용하였다. 제6도에 도시된 바와 같이 정.역 선택신호(D2)는선택단자에, 제1신호(A1)는 데이터 입력단자 1A에, 제2신호(B1)는 데이터 입력단자 1B에, 제3신호(A2)는 데이터 입력단자 2A에, 그리고 제4신호(B2)는 데이터 입력단자 2B에 각각 인가된다. 여기서 출력단자 IY 및 2Y에서 발생된 신호는 제4도의 두 위치 제어신호(Y1, Y2)로서 작용할 수 있다.
제7도는 제6도의 정.역 결정부로서 적용된 멀티플렉서의 기능표(Function table)이다. 제7도에 도시된 바와 같이 HC158 멀티플렉서 소자는, 스트로브 입력가 하이(High) 상태이면 다른 입력 조건에 관계 없이 모든 출력이 하이(High) 상태가 된다. 따라서 본 실시예에서는 제6도에 도시된 바와 같이 스트로브 입력를 로우(Low) 상태로 고정하였다. 그러나 상황에 따라서 제어부(제4도의 9) 및 래치부(제4도의 12)를 통하여 스트로브 입력를 이용할 수도 있다. 한편 스트로브 입력가 로우(Low)인 상태에서 선택 입력가 로우(Low) 상태이면, 데이터 입력 A의 상태와 반전된 상태가 출력된다. 반대로 스트로브 입력가 로우(Low)인 상태에서 선택 입력가 하이(High) 상태이면, 데이터 입력 B의 상태와 반전된 상태가 출력된다.
제8도는 제5도, 제6도, 및 제7도에 의거하여 작성된 제4도의 기능표이가. 제8도에서 D0은 제1 형태 결정신호, D1은 제2 형태 결정신호, D2는 정.역 선택신호, Y1은 제1 위치 제어신호, 그리고 Y2는 제2 위치 제어신호를 나타낸다. 또한 데이터 '0'은 로우(Low) 상태를, '1'은 하이(High) 상태를 나타낸다. 도시된 바와 같이, 펄스 발생부(제4도의 10)로부터 발생된 펄스열 가 게이트 회로부(제4도의 11)에 인가된 상태에서, D0, D2, 및 D3의 데이터가 '010'이면 정방향의 CW+CCW 신호가, '011'이면 역방향의 Pulse+Sign 신호가, '100'이면 정방향의 Pulse+Sign 신호가, 그리고 '101'이면 역방향의 CW+CCW 신호가 발생하게 된다. 한편 해당 전동기를 정지키려면, 상기 데이터를 '111'로 하여 두 위치 제어신호(Y1, Y2)를 모두 로우(Low) 상태로 하면 된다.
이상 설명된 바와 같이 본 발명에 따른 위치 제어신호 발생회로에 의하면, 간단한 하드웨어 및 소프트웨어로써 별도의 선택 스위치 없이 해당 위치 제어신호를 발생시킬 수 있음에 따라, 제어부의 생산성 및 호환성을 향상시킬 수 있다.
본 발명은 상기 실시예에 한정되지 않고, 당업자의 수준에서 그 변형 및 개량이 가능하다.
Claims (2)
- 제어부의 속도 명령에 따른 주파수의 펄스열을 발생시키는 펄스 발생부; 상기 제어부로부터의 제1 및 제2 형태 결정신호들이 제1 논리 조건이면, A1 및 B1 단자들에 상기 펄스열이, A2 및 B2 단자들에 로우 논리 상태의 신호가 출력되게 하고, 상기 제1 및 제2 형태 결정신호들이 제2 논리 조건이면, 상기 A2 및 B1 단자들에 상기 펄스열이, 상기 A1 단자에 로우 논리 상태의 신호가, 그리고 상기 B2 단자에 하이 논리 상태의 신호가 출력되게 하는 게이트 회로부; 및 상기 제어부로부터의 정.역 선택신호가 제1 논리 상태이면 상기 A1 및 A2 단자들의 신호들을 출력하고, 제2 논리 상태이면 상기 B1 및 B2 단자들의 신호들을 출력하는 정.역 결정부;를 포함한 것을 특징으로 하는 위치 제어신호 발생회로.
- 제1항에 있어서, 상기 게이트 회로부는, 상기 펄스열 및 제1 형태 결정신호가 입력되는 제1 OR 게이트; 상기 펄스열 및 제2 형태 결정신호가 입력되는 제2 OR 게이트; 및 상기 제1 및 제2 OR 게이트들의 각 출력 신호가 입력되는 AND 게이트;를 갖춘 것을 그 특징으로 하는 위치 제어신호 발생회로.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950035862A KR0165451B1 (ko) | 1995-10-17 | 1995-10-17 | 위치 제어신호 발생회로 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950035862A KR0165451B1 (ko) | 1995-10-17 | 1995-10-17 | 위치 제어신호 발생회로 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR970022623A KR970022623A (ko) | 1997-05-30 |
| KR0165451B1 true KR0165451B1 (ko) | 1999-03-20 |
Family
ID=19430468
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019950035862A KR0165451B1 (ko) | 1995-10-17 | 1995-10-17 | 위치 제어신호 발생회로 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR0165451B1 (ko) |
-
1995
- 1995-10-17 KR KR1019950035862A patent/KR0165451B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR970022623A (ko) | 1997-05-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0114739B2 (ko) | ||
| KR0165451B1 (ko) | 위치 제어신호 발생회로 | |
| US4820963A (en) | Driving device for step motor | |
| US5966303A (en) | Position control signal generating circuit | |
| US5555267A (en) | Feedforward control system, method and control module | |
| US5687277A (en) | Motor drive control device which uses pulse width modulation to control the speed of a motor | |
| JP3266675B2 (ja) | コントローラ | |
| EP0445880B1 (en) | Write-acknowledge circuit comprising a write detector and a bistable element for four-phase handshake signalling | |
| KR100304393B1 (ko) | 모터제어장치 | |
| US5590035A (en) | Output control circuit | |
| US6166511A (en) | Energization controller for a phase coil of an electric motor | |
| JPH10301631A (ja) | 位置制御信号の発生回路 | |
| JP7348232B2 (ja) | 入出力インタフェースユニット | |
| JP3358089B2 (ja) | 光電スイッチ | |
| JP2002223584A (ja) | 直流モータ用制御装置 | |
| JPH01190125A (ja) | カウンタユニット | |
| KR940004957B1 (ko) | 모터의 위치결정 펄스출력 시스템 | |
| SU1615744A2 (ru) | Цифровой линейный интерпол тор | |
| KR940003719Y1 (ko) | 아날로그 입력형 서보 드라이버와 모터의 위치제어회로 | |
| KR100200206B1 (ko) | 서보구동기의 지령공급회로 | |
| JP2722912B2 (ja) | アラーム信号調整回路 | |
| SU1524028A1 (ru) | Контроллер многоскоростного реверсивного электропривода (контроллер Михайлова) | |
| JPH0825261A (ja) | モータの制御装置 | |
| KR100186321B1 (ko) | 메모리 제어 모듈 | |
| JPS6358176A (ja) | エンコ−ダ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20060830 Year of fee payment: 9 |
|
| LAPS | Lapse due to unpaid annual fee |